JPH02187831A - 仮想計算機システムにおける例外処理方式 - Google Patents

仮想計算機システムにおける例外処理方式

Info

Publication number
JPH02187831A
JPH02187831A JP697389A JP697389A JPH02187831A JP H02187831 A JPH02187831 A JP H02187831A JP 697389 A JP697389 A JP 697389A JP 697389 A JP697389 A JP 697389A JP H02187831 A JPH02187831 A JP H02187831A
Authority
JP
Japan
Prior art keywords
exception
instruction
processing
guest
privileged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP697389A
Other languages
English (en)
Inventor
Masajiro Fukunaga
雅次郎 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP697389A priority Critical patent/JPH02187831A/ja
Publication of JPH02187831A publication Critical patent/JPH02187831A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想計算機システムにおける例外処理方式に関
し、特に個々の仮想計算機のゲストO3が特権命令を実
行した際に発生する例外にかかる例外処理方式に関する
〔従来の技術〕
同一の実計算機上で複数の仮想計算機を実現する仮想計
算機システムにおいては、個々の仮想計算機のゲストO
3(O3;オペレーティングシステム)上の特権命令、
例えば周辺装置に対するI10命令や中央処理装置の状
態を変更する命令等は、実際にはその仮想計算機上では
直接には実行されず、いわゆる一般保護例外として取り
扱って実計算機上でその特権命令をシミュレートする即
ち代替処理するようにしている。このようなゲストO3
上の特権命令の実行にかかる例外処理は従来次のように
して行われていた。
先ず、ゲストO3が特権命令を実行すると、不正命令検
出機構がそれを検出し、一般保護例外を発生して一般保
護例外全般を扱う例外処理手段に制御を渡す0例外処理
手段は、今回の一般保護例外の要因が何であるか等を例
外を発生させた特権命令を解析して調べ、その特権命令
を代替処理する命令エミュレータで必要な情報を求める
。次に、その求められた情報に従って命令エミュレータ
が特権命令の代替処理を行う。命令エミュレータによる
特権命令の代替処理が完了すると、上記の例外処理手段
が例外処理後に復帰すべきアドレスを計算し、そのアド
レスに従って制御をゲストOSに戻す再開処理を行う。
このような、■特権命令の解析、■特権命令の代替処理
、■例外処理後の再開処理を、特権命令による一般保護
例外が発生する毎に実行するものである。
〔発明が解決しようとする課題〕
仮想計算機システムの利点は、同一の実計算機上に種類
の異なる複数の計算機(仮想計算II)を実現できるこ
とにあるが、その反面、仮想計算機上で特権命令を直接
に実行できず実計算機上での代替処理が必要となること
から、それにかかるオーバーヘッドが大きく、システム
のスループットが低下するという問題点を有している。
特に、従来の例外処理方式では、ゲストOSが特権命令
を実行する毎に、■特権命令の解析、■特権命令の代替
処理、■復帰アドレスの算出処理を含む例外処理後の再
開処理を必要とし、上記のオーバーヘッドはかなり大き
なものであった。
本発明はこのような従来の問題点を解決したものであり
、その目的は、ゲストO5の特権命令の実行にかかる例
外処理に要する時間を短縮し得る仮想計算機システムに
おける例外処理方式を提供することにある。
〔課題を解決するための手段〕
本発明は上記の目的を達成するために、仮想計算機シス
テムを構成する仮想計算機のゲストosによる特権命令
の実行にかかる例外処理方式において、前記特権命令の
実行によって発生した例外にかかる例外情報を例外発生
アドレスをキーとして記憶する連想記憶装置を設け、前
記ゲストOSの命令実行によって例外が発生したとき、
前記連想記憶装置にその例外発生アドレス対応の例外情
報が記憶されていれば、その記憶された例外情報に従っ
て前記特権命令の代替処理、この代替処理後の再開処理
を行い、そのような例外情報が記憶されていなければ、
今回の例外状況を解析して得た例外情報をその例外発生
アドレスをキーとして前記連想記憶装置に記憶すると共
にその記憶した例外情報に従って前記特権命令の代替処
理、この代替処理後の再開処理を行うように構成されて
いる。
〔作用〕
本発明の仮想計算機システムにおける例外処理方式にお
いては、ゲストO3による特権命令の実行によって例外
が発生したとき、その例外アドレスに対応する例外情報
が連想記憶装置に記憶されていなければ、今回の例外状
況を解析して得られた例外情報がその例外発生アドレス
をキーとして連想記憶装置に記憶された後に今回の特権
命令の代替処理、再開処理が行われ、その例外アドレス
に対応する例外情報が連想記憶装置に記憶されていれば
、その記憶された例外情報に従うて特権命令の代替処理
、再開処理が行われる。
〔実施例〕
次に、本発明の実施例について図面を参照して詳細に説
明する。
第1図は本発明の仮想針゛算機システムにおける例外処
理方式の一実施例の構成図である。
同図において、ゲストos i a〜ゲスト03Inは
、同一の実計算機上に実現された個々の仮想計算機上で
動作するOSであり、仮想計算機システムの制御の対象
である。
不正命令検出機構2は、ゲスl−031j(j=a −
n )が実行する命令を監視し、特権命令を実行したと
きは一般保護例外として例外処理プロセ・ンサ3を呼び
出し、ブレークポイント命令を実行したときはブレーク
ポイント例外としてブレークポイント処理プロセッサ4
を呼び出す、なお、実割り込み記述子テーブル7には各
種の例外が発生したときの処理プロセッサのエントリポ
イントが記述されており、不正命令検出機構2はそのテ
ーブル7を参照することにより例外の要因に応じた処理
プロセッサを呼び出すものである。
例外情報記憶テーブル8は、連想記憶装置により構成さ
れたテーブルであり、例外発生アドレスをキーとして例
外情報を記憶する。第2図に例外情報記憶テーブル8の
論理的な構成を、第3図に例外情報記憶テーブル8の1
つのエントリに記憶される情報の名称、サイズおよび同
エントリの先頭からのオフセットを示す、第2図に示す
ように例外情報記憶テーブル8は複数のエントリ(同図
では512個)から構成され、各エントリにl&1の情
報が記憶される。情報中の各要素の意味等は次の通りで
ある。
・例外アドレス 特権命令によって一般保護例外が発生した論理アドレス
であり、連想記憶装置のキーとなる。後述するブレーク
ポイント処理プロセッサ4は、この例外アドレスをキー
として例外情報記憶テーブル8から高速に例外情報を取
得することができる。
・復帰アドレス 後述する命令エミュレータが特権命令の代替処理を行っ
た後、復帰ずべきゲスト0S1jのアドレスである。復
帰アドレスは例外アドレスからのオフセットで表される
例外オペコード 特権命令の先頭の1バイトの内容に相当する。
・参照カウンタ 当該エントリの参照頻度を計測するカウンタである。エ
ントリ登録時に0クリアされ、参照される都度、lだけ
インクリメントされる。
・擬似オペコードおよび擬似オペランド擬似オペコード
は命令エミュレータ5のファンクションコードであり、
擬似オペランドはその引数である。擬似オペランドには
!10アドレス。
I10データ等がある。
再び第1図を参照rると、例外処理プロセッサ3は、−
g保護例外が発生したときに不正命令検出機構2から起
動され、その一般保護例外を発生させた特権命令の解析
1例外情報の生成、生成した例外情報の例外情報記憶テ
ーブル8への記憶ゲスト03Ij上の特権命令のブレー
クポイント命令への置換、命令エミュレータ5の起動、
再開処理等を行う手段である。
ブレークポイント処理プロセッサ4は、ブレークポイン
ト例外が発生したときに不正命令検出機構2から起動さ
れ、例外情報記憶テーブル8の検索による例外情報の取
得、命令エミュレータ5の起動、再開処理等を行う手段
である。
命令エミュレータ5は、例外処理プロセンサ3またはブ
レークポイント処理プロセンサ4から起動され、ゲスト
031jが実行しようとした特権命令の代替処理を実計
算機環境を乱さないように注意しながら実行する手段で
ある。
リアルタイムカーネル6は、ゲストos1」。
例外処理プロセッサ3.ブレークポイント処理プロセッ
サ4および命令エミュレータ5の実行を管理するモニタ
である。
次に、このように構成された本実施例の仮想計算機シス
テムにおける例外処理方式の動作の概要を第1図を参照
して説明する。
仮想計算機のゲストOS1jが特権命令αを実行すると
、−a保護例外となり、それが不正命令検出機構2で検
出され、実割り込み記述子テーブル7に従って例外処理
プロセッサ3が起動される。
例外処理プロセッサ3は起動されると、特権命令αを解
析して例外情報を求め、それを例外発生アドレスをキー
として例外情報記憶テーブル8に記憶する。また、ゲス
)O5lj上の特権命令αをブレークポイント命令βに
置換し、例外情報記憶テーブル8に記憶した例外情報を
指定して命令エミュレータ5を起動する。命令エミュレ
ータ5は指定された例外情報に従って特権命令αの代替
処理を行う。例外処理プロセッサ3は命令エミュレータ
5の動作が終了すると、例外情報中の復帰アドレスに従
ってゲス!−03IJの特権命令αの次の命令に制御を
戻す再開処理を行う、これで、ゲスl−031jが今回
実行した特権命令αにかかる例外処理が終了したことに
なる。
その後、ゲスト031jが再び特権命令αを実行しよう
とした場合、その特権命令αはブレークポイント命令β
に置換されているので、一般保護例外ではなくブレーク
ポイント例外となり、それを検出した不正命令検出機構
2によりブレークポイント処理プロセッサ4が起動され
る。ブレークポイント処理プロセッサ4は起動されると
、例外アドレスをキーとして例外情報記憶テーブル8を
検索して例外情報を取得し、それを指定して命令エミュ
レータ5を起動する。命令エミュレータ5は指定された
例外情報に従って特権命令αの代替処理を行う。ブレー
クポイント処理プロセッサ4は命令エミュレータ5の動
作が終了すると、例外情報中の復帰アドレスに従ってゲ
スト031jのブレークポイント命令βの次の命令に制
御を戻す再開処理を行う。これで、ゲスト03ljが今
回実行しようとした特権命令α(但し、ゲスト08lj
上ではブレークポイント命令βに置換されている)にか
かる例外処理が終了したことになる。
次に、第4図の動作説明図および第5図の処理の流れ図
を参照し、第1図の実施例における例外処理プロセッサ
3の動作を詳しく説明する。
第4図に示すようにゲスト081jのi番目i+1番目
の命令(IPi、IPi+1)がそれぞれ特権命令1通
常命令であるとき、ゲストOS2が命令IPiを実行す
ると一般保護例外となり、不正命令検出機構2により例
外処理プロセッサ3が起動される。
例外処理プロセッサ3は起動されると第5図に示す処理
を行う。先ず、例外情報記憶テーブル8(第5図および
後述の第7図ではERTと略称している)に空きエント
リがあるか否かを調べ(Sl)、あればその空きエント
リを求める(S2)。
空きエントリがなければ、例外情報記憶テーブル8 (
ERT)内で参照率の低いエントリを参照カウンタの値
に基づいて調べ(S3)、そのエントリの例外情報中の
例外オペコード、例外アドレスにより、ブレークポイン
ト命令(第5図ではBP命令と略称している)に置換さ
れたゲストOSのオブジェクトコードを復元して空きエ
ントリを確保する(S4)。1つの空きエントリを取得
すると、特権命令である命令IP+を解析する等により
得た例外オペコード(命令IPiの先頭1バイトの内容
)1例外アドレス、復帰アドレス、擬似オペコード、擬
似オペランド5値Oの参照カウンタを、その空きエント
リに記憶する(S5)。次に、ゲスト081jの命令I
Piの先頭1バイトの例外オペコードをブレークポイン
ト命令に置換しくS6)、命令エミュレータ5を呼び出
す(S7)、このとき例外処理プロセッサ3は命令エミ
ュレータ5に例外情報記憶テーブル8に例外情報を記憶
したエントリのポインタを引数として通知する。このポ
インタを基に命令エミュレータ5は例外情報記憶テーブ
ル8から必要な情報を参照し、特権命令である命令IP
iの代替処理を行う。最後に例外処理プロセンサ3は、
命令エミュレータ5からのリターン情報を基にゲストO
Siのレジスタ、メモリの内容を更新し、復帰アドレス
に従って命令IPi+1から処理を再開させる(S8)
次に、第6図の動作説明図および第7図の処理の流れ図
を参照して、第1図の実施例におけるブレークポイント
処理プロセッサ4の動作を詳しく説明する。
第6図に示すように再びゲストOSl」の1番目の命令
IPiが実行されると、前回と異なりその命令IPiは
特権命令ではなくブレークポイント命令なので、一般保
護例外ではなくブレークポイント例外が発生し、ブレー
クポイント処理プロセッサ4が起動される。
ブレークポイント処理プロセッサ4は起動されると、第
7図に示す処理を行う。先ず、ブレークポイント例外を
起こしたアドレス(例外アドレス)をキーにして、その
アドレスにかかる例外情報が例外情報記憶テーブル8 
(ERT)に登録されているか否かを調べる(311)
、登録されているときはそのエントリを取得してその参
照カウンタの値を1だけインクリメントしく512)、
そのエントリポインタを引数として命令エミュレータ5
を呼び出す(S13)、命令エミュレータ5はそのポイ
ンタを基に例外情報記憶テーブル8から必要な情報を参
照し、ブレークポイント命令と置換された元の特権命令
の代替処理を行う。そしてこの代替処理後、ブレークポ
イント処理プロセッサ4は命令エミュレータ5からのリ
ターン情報を基にゲスト○SIJのレジスタ、メモリの
内容を更新し、復帰アドレスに従って命令IP++1か
ら処理を再開させる(S14)、なお、例外アドレスを
キーとした例外情報記憶テーブル8 (ERT)の検索
時に未登録が判明したときは、ゲスト031jの仮想割
り込み記述子テーブル(図示せず)を参照して、ゲスト
03ljの例外処理プロセッサ(図示せず)を呼び出す
ものである(S15)。
第8図は本発明の別の実施例の構成図であり、第1図と
同一符号は同一部分を示し、30は例外処理プロセッサ
、80は連想記憶装置で構成された例外情報記憶テーブ
ルである0本実施例が第1図の実施例と相違するところ
は、ゲストosの特権命令の実行によって一般保護例外
が発生した際にその特権命令をブレークポイント命令に
置換せずにそのままにして置き、その代わりに例外処理
プロセッサ30が例外情報記憶テーブル80を毎回検索
するようにした点等にある。ブレークポイント命令への
置換を行わないので、例外情報記憶テーブル80には第
9図および第10図と第2図および第3図とを対比する
と明らかなように、例外オペコードは記憶されず、サイ
ズが小さくなっている。
次に、本実施例の仮想計算機システムにおける例外処理
方式の動作の概要を第8図を参照して説明する。
仮想計算機のゲスト031jが特権命令αを実行すると
、一般保護例外となり、それが不正命令検出機構2で検
出され、実割り込み記述子テーブル7に従って例外処理
プロセッサ30が起動される。例外処理プロセッサ30
は、今回の例外アドレスをキーとして例外情報記憶テー
ブル8oを検索し、該当する例外情報を見つけると、そ
の例外情報を指定して命令エミュレータ5を起動する。
また、今回の例外アドレスに対応する例外情報が記憶さ
れていなければ、今回の例外状況を解析して例外情報を
生成し、これを例外情報記憶テーブル80に記憶させた
後、その例外情報を指定して命令エミュレータ5を起動
する。命令エミュレータ5は指定された例外情報に従っ
て特権命令αの代替処理を行い、その終了後に例外処理
プロセッサ30は例外情報中の復帰アドレスに従ってゲ
スト051jの特権命令αの次の命令に制御を戻す再開
処理を行う。
次に、第11図の動作説明図および第12図の処理の流
れ図を参照して、第8図の実施例における例外処理プロ
セッサ30の動作を詳しく説明する。
第11図に示すようにゲスト03ljが特権命令である
i番目の命令IPiを実行すると、一般保護例外となり
、不正命令検出機構2により例外処理プロセッサ30が
起動される。
例外処理プロセッサ30は起動されると第12図に示す
処理を行う。先ず、例外情報記憶テーブル80(第12
図ではERTと略称している)に今回の例外発生アドレ
スに対応する例外情報が登録されているか否かを調べる
(S21)。今、そのような例外情報が登録されていな
いとすると、例外処理プロセッサ30は処理S22に進
んで例外情報記憶テーブル80中に空きエントリがある
か否かを調べ、あればその空きエントリを取得しく52
3)、なければ参照率の低いエントリを参照カウンタの
値に基づいて調べる(S 24 )。そして、処理S2
3で求めた1つの空きエントリ或いは処理S24で調べ
た参照率の低い1つのエントリに、今回の命令IPiの
実行によって発生した例外を解析して得た例外情報を記
憶する(S25)。なお、そのエントリ中の参照カウン
タの値は0にする。その後、例外処理プロセッサ3oは
、例外情報を記憶したエントリのポインタを引数として
命令エミュレータ5を呼び出す(S27)。
命令エミュレータ5は上記のポインタを基に例外情報記
憶テーブル80から必要な情報を参照し、特権命令であ
る命令IP+の代替処理を行う。最後に例外処理プロセ
ンサ30は、命令エミュレータ5からのリターン情報を
基にゲスト031jのレジスタ、メモリの内容を更新し
、復帰アドレスに従い命令rPi+1から処理を再開さ
せる(328)。
次に、再びゲストOS1jのi番目の命令IPiが実行
されたとすると、再び一般保護例外が発生して例外処理
プロセッサ30が起動される。例外処理プロセッサ30
は起動されると第12図の処理を開始するが、前回の命
令fPiの実行によりその例外情報が既に例外情報記憶
テーブル80に登録されているので、処理S21から処
理S26へ進んで例外情報記憶テーブル80から該当す
る例外情報を取得してその参照カウンタの値を1だけイ
ンクリメントし、そのエントリのポインタを引数にして
命令エミュレータ5を起動する(S27)、その後は上
述したと同様の動作が行われ、ゲスト031jのi+1
番目の命令IP++1から処理が再開される。
〔発明の効果〕
以上説明したように、本発明の仮想計算機システムにお
ける例外処理方式においては、ゲストOSが特権命令を
実行したとき、それにかかる例外処理の過程で解析して
得られた例外情報を例外発生アドレスをキーとして連想
記憶装置に記憶しておき、ゲストOSがその後再び同一
箇所の命令を実行したことにより例外が発生したときは
、連想記憶装置に記憶された例外情報を使って例外処理
を行うようにしたので、次のような効果を得ることがで
きる。
(1)ゲストO3が実行する特権命令は、通常率さな領
域に閉じており、繰り返し同一の特権命令が実行される
ことが多い。本発明では、同一の特権命令にかかる2度
目以降の例外処理においては、例外情報が連想記憶装置
に記憶されているので、特権命令を解析し例外情報を求
める処理が不要となり、その分、例外処理時間が短縮す
る。特に、C■sc(コンプレックス・インストラクシ
ョン・セット・コンピュータ)型の中央処理装置の場合
、例外発生命令を解析する時間はその代替処理時間の数
倍(2乃至3倍)の時間を要するので、特に短縮効果が
大きい。
(2)同じく、同アの特権命令にかかる2度目以降の例
外処理においては、例外処理後に復帰すべきアドレスが
例外情報の一部として連想記憶装置に記憶されているの
で、復帰アドレスを計算する処理が不要となり、その分
、特権命令の代替処理後の再開処理に要する時間が短縮
される。
(3)連想記憶装置に例外情報を記憶するため、例外情
報の参照を高速に行える。更に、前述した如くゲストO
Sでは繰り返し同一の特権命令が実行されることが多い
ので、連想記憶装置のサイズは小さくても、システムの
スループットが大幅に改善される。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、 第2図は例外情報記憶テーブル8の構成例を示す図、 第3図は例外情報記憶テーブル8の1つのエントリに記
憶される情報の説明図、 第4図は例外処理プロセッサ3の動作説明図、第5図は
例外処理プロセッサ3の処理例を示す流れ図、 第6図はブレークポイント処理プロセッサ4の動作説明
図、 第7図はブレークポイント処理プロセッサ4の処理例を
示す流れ図である。 第8図は本発明の別の実施例の構成図、第9図は例外情
報記憶テーブル80の構成例を示す図、 第1O図は例外すn報記憶テーブル80の1つの工〉・
トリに記憶される情報の説明図、第11図は例外処理プ
ロセッサ30の動作説明図および、 第12図は例外処理プロセッサ30の処理例を示す流れ
図である。 図において、 18〜1n・・・ゲストO5 2・・・不正命令検出機構 3.30・・・例外処理プロセッサ 4・・・ブレークポイント処理プロセッサ5・・・命令
エミュレータ 6・・・リアルタイムカーネル 7・・・実割り込み記述子テーブル 8.80・・・例外情報記憶テーブル(連想記憶装置)

Claims (1)

  1. 【特許請求の範囲】 仮想計算機システムを構成する仮想計算機のゲストOS
    による特権命令の実行にかかる例外処理方式において、 前記特権命令の実行によって発生した例外にかかる例外
    情報を例外発生アドレスをキーとして記憶する連想記憶
    装置を設け、 前記ゲストOSの命令実行によって例外が発生したとき
    、前記連想記憶装置にその例外発生アドレス対応の例外
    情報が記憶されていれば該記憶された例外情報に従って
    前記特権命令の代替処理。 該代替処理後の再開処理を行い、そのような例外情報が
    記憶されていなければ今回の例外状況を解析して得た例
    外情報をその例外発生アドレスをキーとして前記連想記
    憶装置に記憶すると共に該記憶した例外情報に従って前
    記特権命令の代替処理、該代替処理後の再開処理を行う
    ことを特徴とする仮想計算機システムにおける例外処理
    方式。
JP697389A 1989-01-13 1989-01-13 仮想計算機システムにおける例外処理方式 Pending JPH02187831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP697389A JPH02187831A (ja) 1989-01-13 1989-01-13 仮想計算機システムにおける例外処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP697389A JPH02187831A (ja) 1989-01-13 1989-01-13 仮想計算機システムにおける例外処理方式

Publications (1)

Publication Number Publication Date
JPH02187831A true JPH02187831A (ja) 1990-07-24

Family

ID=11653145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP697389A Pending JPH02187831A (ja) 1989-01-13 1989-01-13 仮想計算機システムにおける例外処理方式

Country Status (1)

Country Link
JP (1) JPH02187831A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009134565A (ja) * 2007-11-30 2009-06-18 Hitachi Ltd 仮想計算機システム及び仮想計算機システムの制御方法
JP2010198398A (ja) * 2009-02-26 2010-09-09 Hitachi Ltd 計算機装置および制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009134565A (ja) * 2007-11-30 2009-06-18 Hitachi Ltd 仮想計算機システム及び仮想計算機システムの制御方法
JP2010198398A (ja) * 2009-02-26 2010-09-09 Hitachi Ltd 計算機装置および制御方法

Similar Documents

Publication Publication Date Title
US6694457B2 (en) System and method for monitoring execution of privileged instructions
US6708326B1 (en) Method, system and program product comprising breakpoint handling mechanism for debugging and/or monitoring a computer instruction sequence
US9304794B2 (en) Virtual machine control method and virtual machine system using prefetch information
EP2825965B1 (en) Transformation of a program-event-recording event into a run-time instrumentation event
US7191440B2 (en) Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
CA2866792C (en) Controlling operation of a run-time instrumentation facility from a lesser-privileged state
JP3004013B2 (ja) サブル―チン呼び出しおよび復帰動作を実行するための装置および方法
US20080127182A1 (en) Managing Memory Pages During Virtual Machine Migration
EP2825963B1 (en) Run-time instrumentation reporting
US7752427B2 (en) Stack underflow debug with sticky base
EP2810167B1 (en) Run-time instrumentation monitoring of processor characteristics
US20030135720A1 (en) Method and system using hardware assistance for instruction tracing with secondary set of interruption resources
EP2825961B1 (en) Run-time instrumentation directed sampling
KR20080028827A (ko) 마이크로프로세서에서 복수의 인스트럭션 스트림/복수의데이터 스트림 확장을 인에이블링하는 방법, 시스템 및기계-판독 가능한 기록 매체
JP6153534B2 (ja) 命令オペレーション・コードによるランタイム計装間接サンプリング
JPH02187831A (ja) 仮想計算機システムにおける例外処理方式
US6772372B2 (en) System and method for monitoring unaligned memory accesses
KR20040058228A (ko) 낮은 오버헤드의 예외 체킹
JPS6382525A (ja) トレ−ス機能付マイクロプロセツサ
JPH01321523A (ja) データ処理装置
JPH0772874B2 (ja) 割込み受取り装置
JPH04287135A (ja) 電子計算機用処理装置
JPH05250215A (ja) デバッグサポート機能内蔵データ処理装置
JPH0581068A (ja) デバツグ支援装置
JPS6240550A (ja) プログラムデバツク装置