JPH02186714A - Analogue switch - Google Patents
Analogue switchInfo
- Publication number
- JPH02186714A JPH02186714A JP621089A JP621089A JPH02186714A JP H02186714 A JPH02186714 A JP H02186714A JP 621089 A JP621089 A JP 621089A JP 621089 A JP621089 A JP 621089A JP H02186714 A JPH02186714 A JP H02186714A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- whose
- transistors
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログスイッチに関し、特に電子回路におけ
る電気信号を安定して切り換えるアナログスイッチに関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an analog switch, and particularly to an analog switch that stably switches electrical signals in an electronic circuit.
従来、かかるアナログスイッチは差動増幅回路、例えば
オープンルーズの差動増幅回路等により形成されている
。Conventionally, such analog switches are formed by differential amplifier circuits, such as open-loose differential amplifier circuits.
第2図は従来の一例を示すアナログスイッチの回路図で
ある。FIG. 2 is a circuit diagram of a conventional analog switch.
第2図に示すように、かかるアナログスイッチは第一お
よび第二のトランジスタ1,2と抵抗器8.9および1
3.14により構成される第一の差動増幅器、並びに第
三および第四のトランジスタ3.4と抵抗器8.9およ
び16.17により構成される第二の差動増幅器を有し
ている。これら第一および第二の差動増幅器は第五およ
び第六のトランジスタ5および6で構成された差動対に
より制御される。すなわち、トランジスタら、6からな
る差動対はこれに接続される第一および第二の制御端子
22および23からの制御入力電圧により制御され、活
性状態あるいは遮断状態の差動増幅器の入力端子20あ
るいは21からの入力信号に対応した信号が出力される
。要するに、制御端子22あるいは23からの制御入力
電圧により第一の入力端子20または第二の入力端子2
1からの電気信号の切り換えを行ったことになる。As shown in FIG. 2, such an analog switch includes first and second transistors 1, 2 and resistors 8.9 and 1.
3.14, and a second differential amplifier consisting of third and fourth transistors 3.4 and resistors 8.9 and 16.17. . These first and second differential amplifiers are controlled by a differential pair made up of fifth and sixth transistors 5 and 6. That is, the differential pair consisting of transistors 6 is controlled by control input voltages from the first and second control terminals 22 and 23 connected thereto, and the input terminal 20 of the differential amplifier is in an active state or a cutoff state. Alternatively, a signal corresponding to the input signal from 21 is output. In short, the control input voltage from the control terminal 22 or 23 causes the first input terminal 20 or the second input terminal 2 to
This means that the electrical signal has been switched from 1.
尚、抵抗8.9の他端と、第二のトランジスタ2および
第四のトランジスタ4のベースとにそれぞれ続される電
J12.15. 1sは定電圧源とする。Note that the electric currents J12, 15, . 1s is a constant voltage source.
上述した従来のアナログスイッチは、オープンルーズの
差動増幅器を用いているので、これにより使用する素子
の値および特性が直接出力電圧に影響し、入出力電圧範
囲を狭くしてしまったり、素子変動によって入力信号に
対する出力信号の変動を大きくしてしまうという欠点が
ある。The conventional analog switches mentioned above use open-loose differential amplifiers, so the values and characteristics of the elements used directly affect the output voltage, narrowing the input/output voltage range and causing element fluctuations. This has the disadvantage that the fluctuation of the output signal with respect to the input signal becomes large.
本発明の目的は、かかる入出力電圧範囲を広く確保する
とともに、素子変動の影響を抑制しうるアナログスイッ
チを提供することにある。An object of the present invention is to provide an analog switch that can secure a wide input/output voltage range and suppress the effects of element fluctuations.
本発明のアナログスイッチは、コレクタが第一の抵抗器
を介して定電圧源に接続され且つベースが第一の入力端
子に接続される第一のトランジスタと、コレクタが第二
の抵抗器を介して前記定電圧源に接続され且つベースが
出力端子に接続される第二のトランジスタと、コレクタ
が前記第一のトランジスタのコレクタに且つベースが第
二の入力端子に接続される第三のトランジスタと、コレ
クタが前記第二のトランジスタのコレクタに且つベース
が前記出力端子に接続される第四のトランジスタと、コ
レクタが前記第一および第二のトランジスタのエミッタ
に接続され且つベースが第一の制御端子に接続される第
五のトランジスタと、コレクタが前記第三および第四の
トランジスタのエミッタに接続され且つベースが第二の
制御端子に接続される第六のトランジスタと、前記第五
および第六のトランジスタのエミッタに共に接続される
第一の定電流源と、コレクタが前記定電圧源に接続され
且つエミッタが前記出力端子に接続されるとともにベー
スが前記第四のトランジスタのコレクタに接続される第
七のトランジスタと、前記出力端子に接続される第二の
定電流源とを有して構成される。The analog switch of the present invention includes a first transistor whose collector is connected to a constant voltage source through a first resistor and whose base is connected to a first input terminal; a second transistor whose collector is connected to the constant voltage source and whose base is connected to the output terminal; and a third transistor whose collector is connected to the collector of the first transistor and whose base is connected to the second input terminal. , a fourth transistor whose collector is connected to the collector of the second transistor and whose base is connected to the output terminal; and a fourth transistor whose collector is connected to the emitters of the first and second transistors and whose base is connected to the first control terminal. a sixth transistor whose collectors are connected to the emitters of the third and fourth transistors and whose bases are connected to the second control terminal; a first constant current source both connected to the emitter of the transistor; and a fourth transistor whose collector is connected to the constant voltage source and whose emitter is connected to the output terminal and whose base is connected to the collector of the fourth transistor. 7 transistors and a second constant current source connected to the output terminal.
次に、本発明の実施例について図面を用いて説明する。 Next, embodiments of the present invention will be described using the drawings.
第1図は本発明の一実施例を示すアナログスイッチの回
路図である。FIG. 1 is a circuit diagram of an analog switch showing an embodiment of the present invention.
第1図に示すように、本実施例のアナログスイッチは前
述した第2図のアナログスイッチと比軸して異なる点は
、抵抗器13,14.1617を用いるのを止めて第二
のトランジスタ2および第三のトランジスタ3のベース
に出力電圧を帰還させるようにしたこと、および第七の
トランジスタおよび第二の定電流源11を設けてエミッ
タ側から出力電圧をとり出すようにしたことにある。As shown in FIG. 1, the analog switch of this embodiment differs from the analog switch of FIG. Another feature is that the output voltage is fed back to the base of the third transistor 3, and that the seventh transistor and the second constant current source 11 are provided to extract the output voltage from the emitter side.
まず、第一のトランジスタ1のコレクタか第一の抵抗器
8を介して定電圧源12に接続され、この第一のトラン
ジスタ1のベースが第一の入力端子20に接続される。First, the collector of the first transistor 1 is connected to the constant voltage source 12 via the first resistor 8, and the base of the first transistor 1 is connected to the first input terminal 20.
また、この第一のトランジスタ1のエミッタは第二のト
ランジスタ2のエミッタと共に第五のトランジスタ5の
コクタに接続され、第二のトランジスタ2のコレクタは
第二の抵抗器9を介して定電圧源12に接続される。こ
の第二のトランジスタ2のベースは前述したように出力
端子24に接続される。第一のトランジス夕1のコレ2
と第一の抵抗器8の接続点は第三のトランジスタ3のコ
レクタに接続され、また第二のトランジスタ2のコレク
タと第二の抵抗器9の接続点は第四のトランジスタ4の
コレクタと第七のトランジスタ7のベースとに接続され
る。この第七の1〜ランジスタフのエミッタは前述した
ように第二の定電流源11と出力端子24と第四のトラ
ンジスタ4のベースとに接続され且つ第七のトランジス
タ7のコレクタは定電圧源12に接続される。また、第
三のトランジスタ3のベースは第二の入力端子21に接
続され、このエミッタは第四のトランジスタ4のエミッ
タと共に第六のトランジスタ6のコレクタに接続される
。一方、第五のトランジスタ5のベースは第一の制御端
子22に接続され且つそのエミッタは前記第六のトラン
ジスタ6のエミッタと共に第一の定電流源10に接続さ
れる。この第六のトランジスタ6のベースは第二の制御
端子23に接続している。Further, the emitter of the first transistor 1 is connected to the collector of the fifth transistor 5 together with the emitter of the second transistor 2, and the collector of the second transistor 2 is connected to a constant voltage source via a second resistor 9. 12. The base of this second transistor 2 is connected to the output terminal 24 as described above. First Transis evening 1 this 2
and the first resistor 8 are connected to the collector of the third transistor 3, and the connection point between the collector of the second transistor 2 and the second resistor 9 is connected to the collector of the fourth transistor 4 and the third transistor 3. It is connected to the base of the seventh transistor 7. As described above, the emitters of the seventh transistors 1 to 1 are connected to the second constant current source 11, the output terminal 24, and the base of the fourth transistor 4, and the collector of the seventh transistor 7 is connected to the constant voltage source 12. connected to. Further, the base of the third transistor 3 is connected to the second input terminal 21, and its emitter is connected to the collector of the sixth transistor 6 together with the emitter of the fourth transistor 4. On the other hand, the base of the fifth transistor 5 is connected to the first control terminal 22, and its emitter, together with the emitter of the sixth transistor 6, is connected to the first constant current source 10. The base of this sixth transistor 6 is connected to the second control terminal 23.
次に、かかる構成のアナログスイッチの回路動作につい
て説明する。Next, the circuit operation of the analog switch having such a configuration will be explained.
まず、このアナログスイッチは第一および第二のトラン
ジスタ1.2とトランジスタ7と抵抗器8.9とから構
成される第一の全帰還増幅回路並びにトランジスタ3.
4とトランジスタ7と抵抗器8および抵抗器9とから構
成される第二の全帰還増幅回路とは、トランジスタ5お
よびトランジスタ6により構成される差動対の動作によ
って活性状態と遮断状態に制御される。これらトランジ
スタらおよびトランジスタ6により構成される差動対は
、従来例で説明したように、制御端子22および制御端
子23からの制御電圧を入力することにより制御できる
。したがって、制御電圧により活性状態となっている全
帰還増幅回路の入力が出力端子24に出力される。First, this analog switch includes a first all-feedback amplifier circuit consisting of first and second transistors 1.2, transistor 7 and resistor 8.9, as well as transistor 3.
A second full feedback amplifier circuit composed of a transistor 4, a transistor 7, a resistor 8, and a resistor 9 is controlled into an active state and a cutoff state by the operation of a differential pair composed of a transistor 5 and a transistor 6. Ru. The differential pair constituted by these transistors and the transistor 6 can be controlled by inputting control voltages from the control terminals 22 and 23, as described in the conventional example. Therefore, the input of the full feedback amplifier circuit activated by the control voltage is output to the output terminal 24.
このように、本実施例では従来のアナログスイッチにお
ける二組の差動増幅器の代わりに二組の全帰還増幅回路
を用いているので、負帰還回路の特徴である利得変動の
減少と広い入出力電圧範囲を確保することができる。In this way, in this example, two sets of full feedback amplifier circuits are used instead of two sets of differential amplifiers in a conventional analog switch, so that the characteristics of negative feedback circuits are reduced gain fluctuation and wide input/output range. A voltage range can be secured.
以上説明したように、本発明のアナログスイッチはオー
プンルーズの差動増幅器の変りに全帰還増幅回路を形成
することにより、広い入出力電圧範囲の確保と素子変動
による特性の変動を抑えることかできるという効果があ
る。As explained above, in the analog switch of the present invention, by forming a full feedback amplifier circuit instead of an open-loose differential amplifier, it is possible to secure a wide input/output voltage range and suppress fluctuations in characteristics due to element fluctuations. There is an effect.
第1図は本発明の一実施例を示すアナログスイッチの回
路図、第2[21は従来の一例を示すアナログスイッチ
の回路図である。
1〜7・・・トランジスタ、8.9・・!抵抗器、10
11・・・定電流源、12・・・定電圧源、20.21
・・・入力端子、22.23・・・制御端子、24・・
・出力端子。FIG. 1 is a circuit diagram of an analog switch showing an embodiment of the present invention, and FIG. 2 is a circuit diagram of an analog switch showing an example of the conventional art. 1-7...transistor, 8.9...! Resistor, 10
11... Constant current source, 12... Constant voltage source, 20.21
...Input terminal, 22.23...Control terminal, 24...
・Output terminal.
Claims (1)
つベースが第一の入力端子に接続される第一のトランジ
スタと、コレクタが第二の抵抗器を介して前記定電圧源
に接続され且つベースが出力端子に接続される第二のト
ランジスタと、コレクタが前記第一のトランジスタのコ
レクタに且つベースが第二の入力端子に接続される第三
のトランジスタと、コレクタが前記第二のトランジスタ
のコレクタに且つベースが前記出力端子に接続される第
四のトランジスタと、コレクタが前記第一および第二の
トランジスタのエミッタに接続され且つベースが第一の
制御端子に接続される第五のトランジスタと、コレクタ
が前記第三および第四のトランジスタのエミッタに接続
され且つベースが第二の制御端子に接続される第六のト
ランジスタと、前記第五および第六のトランジスタのエ
ミッタに共に接続される第一の定電流源と、コレクタが
前記定電圧源に接続され且つエミッタが前記出力端子に
接続されるとともにベースが前記第四のトランジスタの
コレクタに接続される第七のトランジスタと、前記出力
端子に接続される第二の定電流源とを有することを特徴
とするアナログスイッチ。a first transistor having a collector connected to a constant voltage source via a first resistor and a base connected to a first input terminal; a collector connected to the constant voltage source via a second resistor; a third transistor whose collector is connected to the collector of the first transistor and whose base is connected to the second input terminal; a fourth transistor whose collector is connected to the output terminal and whose base is connected to the output terminal; and a fifth transistor whose collector is connected to the emitters of the first and second transistors and whose base is connected to the first control terminal. a sixth transistor whose collector is connected to the emitters of the third and fourth transistors and whose base is connected to the second control terminal; the sixth transistor is connected together to the emitters of the fifth and sixth transistors; a seventh transistor having a collector connected to the constant voltage source, an emitter connected to the output terminal, and a base connected to the collector of the fourth transistor; and a second constant current source connected to the terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP621089A JPH02186714A (en) | 1989-01-13 | 1989-01-13 | Analogue switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP621089A JPH02186714A (en) | 1989-01-13 | 1989-01-13 | Analogue switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02186714A true JPH02186714A (en) | 1990-07-23 |
Family
ID=11632166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP621089A Pending JPH02186714A (en) | 1989-01-13 | 1989-01-13 | Analogue switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02186714A (en) |
-
1989
- 1989-01-13 JP JP621089A patent/JPH02186714A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5475981A (en) | Electronic switching circuit | |
JPH0766643A (en) | Voltage - current converter | |
KR970705229A (en) | IF Amplifiers / Limiters | |
JPH02186714A (en) | Analogue switch | |
JPH0226815B2 (en) | ||
JPS6382119A (en) | Comparator | |
JP3005730B2 (en) | OR circuit | |
JPS58103207A (en) | Power supply circuit of amplifier | |
JPH0527282B2 (en) | ||
JPH0633713Y2 (en) | Analog switch circuit | |
JP3103104B2 (en) | Buffer circuit | |
JPH03112214A (en) | Voltage comparator | |
TW361009B (en) | Variable gain amplifier circuit | |
JPH03196279A (en) | Operational amplifier | |
JPS6450603A (en) | Current amplifying circuit | |
JPH0754893B2 (en) | Level shift circuit | |
JP2782350B2 (en) | Low distortion current source | |
KR940003612Y1 (en) | Output voltage stabilization circuit for audio amplifier | |
JPH02100407A (en) | Gain control amplifier | |
JPS6143018A (en) | Signal switching circuit | |
JPS61237505A (en) | Amplifier circuit | |
JPH0462606B2 (en) | ||
JPH08222969A (en) | Voltage current conversion circuit | |
JPH03119813A (en) | Amplifying circuit | |
JPH06332547A (en) | Current generating circuit |