JP2782350B2 - Low distortion current source - Google Patents

Low distortion current source

Info

Publication number
JP2782350B2
JP2782350B2 JP1040487A JP4048789A JP2782350B2 JP 2782350 B2 JP2782350 B2 JP 2782350B2 JP 1040487 A JP1040487 A JP 1040487A JP 4048789 A JP4048789 A JP 4048789A JP 2782350 B2 JP2782350 B2 JP 2782350B2
Authority
JP
Japan
Prior art keywords
transistor
current
current source
collector
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1040487A
Other languages
Japanese (ja)
Other versions
JPH02223336A (en
Inventor
力 脇本
幸雄 赤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1040487A priority Critical patent/JP2782350B2/en
Publication of JPH02223336A publication Critical patent/JPH02223336A/en
Application granted granted Critical
Publication of JP2782350B2 publication Critical patent/JP2782350B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は歪および寄生容量の小さい低歪電流源に関す
るものである。
Description: TECHNICAL FIELD The present invention relates to a low-distortion current source having a small distortion and a small parasitic capacitance.

〔従来の技術〕[Conventional technology]

トランジスタで構成した従来の電流源において、その
出力端子電圧が数VPP程度の大振幅で動作する場合、上
記出力端子に接続された電流源用トランジスタのコレク
タ又はドレイン端子と、一定電位に固定された上記トラ
ンジスタのベース又はゲート端子との間が数VPPの大振
幅で動作するため、ベース・コレクタ間又はゲート・ド
レイン間の接合容量値の電圧依存性により、高調波歪を
発生するとともに、その容量値により信号帯域が制限さ
れるという問題があった。これらの問題は、上記電流源
で発生する歪が全体回路の性能に影響を及ぼすような技
術分野、すなわちスイッチ用ダイオードブリッヂを電流
源で駆動する形式のサンプルホールド回路または電流源
をアクティブ負荷として使用する増幅回路において特に
顕著であった。
When the output terminal voltage of a conventional current source composed of a transistor operates with a large amplitude of about several VPP , the collector or drain terminal of the current source transistor connected to the output terminal is fixed to a fixed potential. Since the transistor operates with a large amplitude of several VPP between the base and the gate terminal of the transistor, harmonic distortion occurs due to the voltage dependence of the junction capacitance between the base and collector or between the gate and drain, There is a problem that the signal band is limited by the capacitance value. These problems are caused in the technical field where the distortion generated by the current source affects the performance of the entire circuit, that is, a sample / hold circuit or a current source in which a switching diode bridge is driven by the current source is used as an active load. This was particularly remarkable in an amplifier circuit that performs the operation.

第9図にNPNトランジスタと抵抗で構成した従来の第
1の電流源を示す。本電流源において出力端子4すなわ
ちトランジスタ1のコレクタ端子電圧が大振幅で動作す
ると、トランジスタ1のベース・コレクタ間電圧が大振
幅で変化するため、ベース・コレクタ間接合容量値の電
圧依存性により高調波歪を発生するという問題があっ
た。なお第9図において、2は抵抗、3は電圧源であ
る。
FIG. 9 shows a conventional first current source composed of an NPN transistor and a resistor. When the output terminal 4, that is, the collector terminal voltage of the transistor 1 operates with a large amplitude in this current source, the voltage between the base and the collector of the transistor 1 changes with a large amplitude. There is a problem of generating wave distortion. In FIG. 9, 2 is a resistor, and 3 is a voltage source.

第10図に、PNPトランジスタと抵抗で構成した従来の
第2の電流源を示す。本電流源の場合にも、第9図の電
流源と同様、トランジスタ5のベース・コレクタ間接合
容量値の電圧依存性により高調波歪を発生するという問
題があった。なお第10図において、6は抵抗、7は出力
端子、8,9は電圧源である。
FIG. 10 shows a second conventional current source composed of a PNP transistor and a resistor. In the case of this current source as well, there is a problem that harmonic distortion is generated due to the voltage dependence of the junction capacitance between the base and the collector of the transistor 5, as in the current source of FIG. In FIG. 10, 6 is a resistor, 7 is an output terminal, and 8, 9 are voltage sources.

第11図は、スイッチとしてダイオードブリッヂを用い
たサンプルホールド回路において、ダイオードブリッヂ
を電流源で駆動する従来回路である。同図において、50
は入力信号端子、51は出力信号端子、52〜55はダイオー
ドブリッヂを構成するダイオード、56,57はダイオード
ブリッヂをオフさせるためのダイオード、58はブートス
トラップ用バッファアンプ、59はホールド容量、60,61
はクロック信号用入力端子である。トランジスタ63がオ
ンの時、ダイオード52〜55に電流が流れ、入力信号端子
51と出力信号端子51はオン状態すなわちサンプルモード
となる。一方、トランジスタ62がオンの時、ダイオード
56,57に電流が流れるため、入力信号端子50と出力信号
端子51はオフ状態すなわちホールドモードとなる。
FIG. 11 shows a conventional circuit in which a diode bridge is driven by a current source in a sample-and-hold circuit using a diode bridge as a switch. In the figure, 50
Is an input signal terminal, 51 is an output signal terminal, 52 to 55 are diodes constituting a diode bridge, 56 and 57 are diodes for turning off the diode bridge, 58 is a buffer amplifier for bootstrap, 59 is a hold capacitance, and 60 and 61
Is a clock signal input terminal. When the transistor 63 is on, current flows through the diodes 52 to 55, and the input signal terminal
The output signal terminal 51 and the output signal terminal 51 are in the ON state, that is, the sample mode. On the other hand, when transistor 62 is on,
Since current flows through 56 and 57, the input signal terminal 50 and the output signal terminal 51 are in the off state, that is, the hold mode.

本回路の場合には、入力信号振幅が通常2VPP程度と大
きいため、サンプルモードにおいて、トランジスタ62,6
3,66,67のベース・コレクタ間接合容量値の電圧依存性
により、高調波歪を発生するとともに、これらの容量に
より信号帯域が制限されるという問題があった。また、
サンプルモードからホールドモードに切り換わる場合に
も、上記接合容量に流れる過渡電流の信号レベル依存性
により高調波歪を発生するという問題があった。なお第
11図において、64,69,70は電流源、65,68,71は電圧源で
ある。
In the case of this circuit, since the input signal amplitude is usually as large as about 2 V PP , in the sample mode, the transistors 62, 6
Due to the voltage dependence of 3, 66, 67 base-collector junction capacitance values, there is a problem that harmonic distortion is generated and the signal band is limited by these capacitances. Also,
Also when switching from the sample mode to the hold mode, there is a problem that harmonic distortion is generated due to the signal level dependency of the transient current flowing through the junction capacitance. Note that
In FIG. 11, 64, 69, 70 are current sources, and 65, 68, 71 are voltage sources.

第12図は、電流源110と111,トランジスタ107と108で
構成した定電流回路を負荷(いわゆるアクティブ負荷)
として用いた従来の差動増幅器である。本回路におい
て、出力信号端子102,103の信号振幅が大きい時、トラ
ンジスタ107,108,104,105をベース・コレクタ間接合容
量値の電圧依存性により高調波歪が発生するという問題
があった。なお第12図において、100,101は入力信号端
子、106は電流源、109,112は電圧源である。
FIG. 12 shows a load of a constant current circuit composed of current sources 110 and 111 and transistors 107 and 108 (so-called active load).
This is a conventional differential amplifier used as a conventional differential amplifier. In this circuit, when the signal amplitude of the output signal terminals 102 and 103 is large, there is a problem that harmonic distortion occurs in the transistors 107, 108, 104 and 105 due to the voltage dependence of the junction capacitance between the base and the collector. In FIG. 12, 100 and 101 are input signal terminals, 106 is a current source, and 109 and 112 are voltage sources.

第13図は、カスコード接続された従来の差動増幅回路
である。本回路において、出力信号端子132,133の信号
振幅が大きい時、トランジスタ138,139のベース・コレ
クタ間接合容量値の電圧依存性によって高調波歪が発生
するという問題があった。なお第13図において、130,13
1は入力信号端子、134,135はトランジスタ、136は電流
源、137,142は電圧源、140,141は抵抗である。
FIG. 13 shows a cascode-connected conventional differential amplifier circuit. In this circuit, when the signal amplitude of the output signal terminals 132 and 133 is large, there is a problem that harmonic distortion occurs due to the voltage dependence of the base-collector junction capacitance value of the transistors 138 and 139. In FIG. 13, 130, 13
1 is an input signal terminal, 134 and 135 are transistors, 136 is a current source, 137 and 142 are voltage sources, and 140 and 141 are resistors.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、接合容量値の電圧依存性にと
もなう高調波歪の大幅な低減と動作速度の向上を図るも
のである。
The present invention has been made in view of such a point,
An object of the present invention is to greatly reduce harmonic distortion due to the voltage dependency of the junction capacitance value and improve the operation speed.

〔課題を解決するための手段〕[Means for solving the problem]

このような課題を解決するために本発明は、電流源の
出力端子における電圧変化を検出し、その出力端子に接
続されたトランジスタのベース・コレクタ間又はゲート
・ドレイン間の接合容量に流れる電流とすべてのバイア
ス状態において大きさの等しい補償電流を発生して上記
出力端子に供給するようにしたものである。
In order to solve such a problem, the present invention detects a voltage change at an output terminal of a current source, and detects a current flowing through a junction capacitance between a base and a collector or a gate and a drain of a transistor connected to the output terminal. A compensation current having the same magnitude is generated in all bias states and supplied to the output terminal.

〔作用〕[Action]

本発明による低歪電流源においては、電流源の出力端
子に接続されたトランジスタのベース・コレクタ間又は
ゲート・ドレイン間の接合容量値は等価的にゼロとな
る。
In the low distortion current source according to the present invention, the junction capacitance between the base and collector or the gate and drain of the transistor connected to the output terminal of the current source is equivalently zero.

〔実施例〕〔Example〕

第1図は、第9図に示す従来の電流源に本発明を適用
した第1の実施例を示す回路図である。本電流源は、ト
ランジスタ1と出力端子11との間にベース接地トランジ
スタ10を備えている。この場合には、トランジスタ10の
ベース・コレクタ間容量値の電圧依存性が歪の発生要因
となる。第1図において、トランジスタ13のコレクタ端
子電圧とベース端子電圧はそれぞれ、トランジスタ10の
コレクタ端子電圧とベース端子電圧からトランジスタの
ベース・エミッタ間電圧1段分下がった値であり、それ
ぞれのトランジスタのベース・コレクタ間電圧は信号振
幅に依存せず常に同じ値となる。従って、トランジスタ
10と13のサイズを等しくすることにより、それぞれのベ
ース・コレクタ間接合容量には同じ大きさの電流が流
れ、トランジスタ10のベース・コレクタ間接合容量に流
れる電流はトランジスタ13によって供給されるため、電
流源の出力端子11からみたトランジスタ10のベース・コ
レクタ間接合容量値は等価的にゼロとなり、高調波歪を
低減できる。トランジスタ14のサイズもトランジスタ10
のサイズに比べて十分小さい。従って、トランジスタ14
のベース・コレクタ間接合容量値の電圧依存性により発
生する高調波歪はトランジスタ10に比べて小さい。な
お、第1図において、2,15は抵抗、3,16,17は電圧源、1
2はトランジスタである。
FIG. 1 is a circuit diagram showing a first embodiment in which the present invention is applied to the conventional current source shown in FIG. The current source includes a common-base transistor 10 between the transistor 1 and the output terminal 11. In this case, the voltage dependency of the capacitance value between the base and the collector of the transistor 10 is a cause of distortion. In FIG. 1, the collector terminal voltage and the base terminal voltage of the transistor 13 are values that are one stage lower than the collector terminal voltage and the base terminal voltage of the transistor 10 by the base-emitter voltage of the transistor 10, respectively. • The collector-to-collector voltage always has the same value, independent of the signal amplitude. Therefore, the transistor
By making the sizes of 10 and 13 equal, a current of the same magnitude flows in each base-collector junction capacitance, and a current flowing in the base-collector junction capacitance of the transistor 10 is supplied by the transistor 13, The base-collector junction capacitance value of the transistor 10 viewed from the output terminal 11 of the current source is equivalently zero, and harmonic distortion can be reduced. The size of transistor 14 is also transistor 10.
Small enough compared to the size of. Therefore, transistor 14
The harmonic distortion generated due to the voltage dependence of the base-collector junction capacitance of the transistor 10 is smaller than that of the transistor 10. In FIG. 1, 2 and 15 are resistors, 3, 16 and 17 are voltage sources, 1
2 is a transistor.

第2図は、第1図におけるトランジスタ13のエミッタ
をトランジスタ12のコレクタ端子に接続したもので、ト
ランジスタ12がトランジスタ14から分離されるため、ト
ランジスタ14の負荷が軽くなる。その他の動作について
は第1図と同様である。
In FIG. 2, the emitter of the transistor 13 in FIG. 1 is connected to the collector terminal of the transistor 12. Since the transistor 12 is separated from the transistor 14, the load on the transistor 14 is reduced. Other operations are the same as those in FIG.

第3図および第4図は、第10図に示す第2の従来回路
に本発明を適用した実施例であり、それぞれの動作原理
は第1図,第2図の場合とほぼ同様である。なお第3
図,第4図において、5,31,32,33,35はトランジスタ、
6,30は抵抗、8,9,34は電圧源、36は出力端子である。
FIGS. 3 and 4 show an embodiment in which the present invention is applied to the second conventional circuit shown in FIG. 10, and the respective operating principles are substantially the same as those in FIGS. 1 and 2. The third
In FIG. 4 and FIG. 4, 5,31,32,33,35 are transistors,
6, 30 are resistors, 8, 9, and 34 are voltage sources, and 36 is an output terminal.

第5図は、第11図に示す従来のサンプルホールド回路
における高調波歪と信号帯域を改善するために本発明を
適用した実施例である。第2図,第4図で説明したのと
同じ原理に基づいて、トランジスタ73の歪はトランジス
タ79,81によって、トランジスタ74の歪はトランジスタ8
0,82によって、トランジスタ83の歪はトランジスタ86,9
2によって、トランジスタ84の歪はトランジスタ87,93に
よってそれぞれ補償される。この構成によって、トラン
ジスタ73と79、74と80、83と86および84と87は常に同じ
バイアスで動作するため、サンプルモードからホールド
モードに切り替わる時にトランジスタ73,74,83,84のベ
ース・コレクタ間接合容量に流れる過渡電流も補償で
き、これに起因する高調波歪も補償することができる。
本発明の適用により、第11図に示す従来のサンプルホー
ルド回路に比べて、高調波歪を約30分の1以下に低減で
きることを回路シミュレーションにより確認した。な
お、第5図において第11図と同一部分又は相当部分には
同一符号が付してあり、75〜78,88〜91は電流源、72,85
は電圧源である。
FIG. 5 shows an embodiment in which the present invention is applied to improve the harmonic distortion and the signal band in the conventional sample and hold circuit shown in FIG. Based on the same principle as described with reference to FIGS. 2 and 4, the distortion of the transistor 73 is reduced by the transistors 79 and 81, and the distortion of the transistor 74 is
0,82, the distortion of transistor 83 is reduced by transistors 86,9
Due to 2, the distortion of transistor 84 is compensated by transistors 87 and 93, respectively. With this configuration, the transistors 73 and 79, 74 and 80, 83 and 86, and 84 and 87 always operate with the same bias. Transient current flowing through the combined capacitor can be compensated, and harmonic distortion caused by the transient current can also be compensated.
It has been confirmed by circuit simulation that the application of the present invention can reduce harmonic distortion to about 1/30 or less as compared with the conventional sample and hold circuit shown in FIG. In FIG. 5, the same or corresponding parts as those in FIG. 11 are denoted by the same reference numerals, 75 to 78, 88 to 91 are current sources, and 72, 85
Is a voltage source.

第6図は、第12図に示す従来回路において、トランジ
スタ107,108のベース・コレクタ間接合容量値の電圧依
存性により発生する歪を低減するために本発明を適用し
た場合の実施例である。第4図で説明した動作原理に基
づいて、トランジスタ108の歪をトランジスタ113と114
で、またトランジスタ107の歪をトランジスタ115と116
と補償している。なお、第6図において第12図と同一部
分又は相当部分には同一符号が付してあり、117,118は
電流源である。
FIG. 6 shows an embodiment in which the present invention is applied in the conventional circuit shown in FIG. 12 in order to reduce the distortion caused by the voltage dependence of the base-collector junction capacitance of the transistors 107 and 108. Based on the operation principle described with reference to FIG.
Also, the distortion of the transistor 107 is reduced by the transistors 115 and 116.
And compensated. In FIG. 6, the same or corresponding parts as those in FIG. 12 are denoted by the same reference numerals, and 117 and 118 are current sources.

第7図は、第13図に示すカスコード接続された従来の
差動増幅回路において、トランジスタ138,139のベース
・コレクタ間容量の電圧依存性によって発生する歪を補
償するために本発明を適用した実施例である。第2図で
説明した動作原理に基づいて、トランジスタ138の歪を
トランジスタ143と144で、またトランジスタ139の歪を
トランジスタ146と147で補償している。なお、第7図に
おいて第13図と同一部分又は相当部分には同一符号が付
してあり、145,148は電流源である。
FIG. 7 shows an embodiment in which the present invention is applied in the conventional cascode-connected differential amplifier circuit shown in FIG. 13 to compensate for distortion caused by the voltage dependence of the base-collector capacitance of the transistors 138 and 139. It is. Based on the operation principle described in FIG. 2, the distortion of the transistor 138 is compensated by the transistors 143 and 144, and the distortion of the transistor 139 is compensated by the transistors 146 and 147. In FIG. 7, the same or corresponding parts as those in FIG. 13 are denoted by the same reference numerals, and 145 and 148 are current sources.

第8図は第6図の実施例と第7図の実施例を組み合わ
せた実施例である。これまでに説明した動作原理に基づ
いて、トランジスタ108の歪をトランジスタ113と114
で、トランジスタ107の歪をトランジスタ115と116で、
トランジスタ138の歪をトランジスタ143と144で、トラ
ンジスタ139の歪をトランジスタ146と147でそれぞれ補
償している。なお、第8図において第6図および第7図
と同一部分又は相当部分には同一符号が付してあり、14
9,150は出力信号端子である。
FIG. 8 shows an embodiment in which the embodiment of FIG. 6 and the embodiment of FIG. 7 are combined. Based on the operation principle described above, the distortion of the transistor 108 is reduced by the transistors 113 and 114.
Then, the distortion of the transistor 107 is changed by the transistors 115 and 116.
The distortion of the transistor 138 is compensated by the transistors 143 and 144, and the distortion of the transistor 139 is compensated by the transistors 146 and 147, respectively. In FIG. 8, the same or corresponding parts as in FIGS. 6 and 7 are denoted by the same reference numerals.
9,150 is an output signal terminal.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、出力端子の電位変動を
検出するエミッタホロワ回路又はソースホロワ回路と、
すべてのバイアス状態において出力端子にコレクタ端子
又はドレイン端子が接続されたトランジスタのコレクタ
電流又はドレイン電流の変化分と同じ大きさの補償電流
を発生する電流発生回路とを備え、補償電流を出力端子
に供給することにより、出力端子に接続されたトランジ
スタのベース・コレクタ間又はゲート・ドレイン間の接
合容量値を等価的にゼロにできるので、高調波歪と動作
速度を大幅に改善できる効果がある。
As described above, the present invention provides an emitter follower circuit or a source follower circuit that detects a potential change of an output terminal,
A current generating circuit for generating a compensation current having the same magnitude as a change in the collector current or the drain current of the transistor whose collector or drain is connected to the output terminal in all bias states, and providing the compensation current to the output terminal. By supplying, the junction capacitance between the base and the collector or the gate and the drain of the transistor connected to the output terminal can be equivalently reduced to zero, so that the harmonic distortion and the operation speed can be greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図〜第8図は本発明による低歪電流源の実施例を示
す回路図、第9図〜第13図は従来の電流源を示す回路図
である。 1,10,12,13,14……トランジスタ、2,15……抵抗、3,16,
17……電圧源。
1 to 8 are circuit diagrams showing an embodiment of a low-distortion current source according to the present invention, and FIGS. 9 to 13 are circuit diagrams showing a conventional current source. 1,10,12,13,14 …… Transistor, 2,15 …… Resistance, 3,16,
17 ... Voltage source.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】トランジスタで構成する電流源において、
出力端子の電位変動を検出するエミッタホロワ回路又は
ソースホロワ回路と、すべてのバイアス状態において前
記出力端子にコレクタ端子又はドレイン端子が接続され
たトランジスタのコレクタ電流又はドレイン電流の変化
分と同じ大きさの補償電流を発生する電流発生回路とを
備え、前記補償電流を前記出力端子に供給することを特
徴とする低歪電流源。
1. A current source comprising a transistor,
An emitter-follower circuit or a source-follower circuit for detecting a potential change of an output terminal, and a compensation current having the same magnitude as a change in a collector current or a drain current of a transistor having a collector terminal or a drain terminal connected to the output terminal in all bias states. And a current generation circuit for generating the compensation current, and supplying the compensation current to the output terminal.
JP1040487A 1989-02-21 1989-02-21 Low distortion current source Expired - Fee Related JP2782350B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1040487A JP2782350B2 (en) 1989-02-21 1989-02-21 Low distortion current source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1040487A JP2782350B2 (en) 1989-02-21 1989-02-21 Low distortion current source

Publications (2)

Publication Number Publication Date
JPH02223336A JPH02223336A (en) 1990-09-05
JP2782350B2 true JP2782350B2 (en) 1998-07-30

Family

ID=12581948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1040487A Expired - Fee Related JP2782350B2 (en) 1989-02-21 1989-02-21 Low distortion current source

Country Status (1)

Country Link
JP (1) JP2782350B2 (en)

Also Published As

Publication number Publication date
JPH02223336A (en) 1990-09-05

Similar Documents

Publication Publication Date Title
US4004245A (en) Wide common mode range differential amplifier
JPH0766643A (en) Voltage - current converter
JP2782350B2 (en) Low distortion current source
JPH10190375A (en) Operationnal amplifier circuit
US4994694A (en) Complementary composite PNP transistor
JPH0226815B2 (en)
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
JPS6047503A (en) Integrated transistor high frequency crystal oscillator circuit
JP3403242B2 (en) Voltage follower circuit
JP3103104B2 (en) Buffer circuit
JP2518320Y2 (en) Junction type FET input buffer
JP2500791B2 (en) Operational amplifier circuit
JPS5941617Y2 (en) Putushupurkaskodeemitsutafulowa
JPH0577205B2 (en)
JP2759226B2 (en) Reference voltage generation circuit
JPS6155200B2 (en)
JP2724134B2 (en) Sample and hold circuit
JPS6130327Y2 (en)
JPS601921A (en) Analog switch circuit
JP2661138B2 (en) Current amplifier circuit
SU1663752A1 (en) Chaiking amplifier stage
JPH036022Y2 (en)
JPH0638492Y2 (en) Analog switch circuit
JPH10308456A (en) Resistance generating circuit layout
JPH057887B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees