JPH02186655A - 半導体素子のシミュレーション方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、半導体素子の耐圧等を数値計算により評価す
るための、浮いた電位の拡散層を含む素子内部の電位分
布を求めるシミュレーション方法に関する。

（従来の技術） 半導体素子の耐圧は、素子の電位分布が与えられれば、
イオン化積分法等を用いて計算することができる。従来
、浮いた電位の拡散層を持つ素子の電位分布は次の二つ
の方法で求められていた。

第１の方法は、半導体の基本方程式をニュートン法を用
いて解く方法である。この方法では、浮いた電位の拡散
層に仮想的な電極を置き、この電極を通して流れる電流
が零になるようにその電極の電位を決定することにより
、求める電位分布を得る。半導体の基本方程式とは、次
のようなものである。

０＝　（−１／ｑ）　ｄｉｖ　］Ｉｐ　＋Ｇｐ　−Ｕｐ
Ｏ＝　（１／ｑ）　ｄｉｖ　ｉｎ　＋Ｇｎ　−Ｕｎｌｌ
　＝−ｑＩ）ｐｇｒａｄｐ−ｑμｐ　Ｉ）　　ｇｒａｄ
　ψｎ　＝　ｑ　Ｄｎ　ｇｒａｄｎ　−ｑ　Ｕｎ　Ｉ）
　　ｇｒａｄ　ψｄｉｖ　（ε・ｇｒａｄψ）　＝　　
Ｑ　（Ｎｄ　−Ｎａ　＋ｐ−ｎ）ここて、ｑは素電荷、
ｐは正孔密度、ｎは電子密度、ψは電位、Ｄｐは正孔の
拡散定数、Ｄｎは電子の拡散定数、Ｕｐは正孔の移動度
、Ｕｎは電子の移動度、Ｎｄはドナー不純物濃度、Ｎａ
はアクセプタ不純物濃度、εは半導体の誘電率、Ｇｐは
単位時間当りの正孔の発生率、Ｇｎは同じく電子の発生
率、Ｕｐは単位時間当りの正孔の消滅率、Ｕｎは同じく
電子の消滅率、１ｐは正孔の電流密度ベクトル、Ｉｎは
電子の電流密度ベクトルである。

しかしこの第１の方法では、ニュートン反復１回当りの
計算量が多い上、収束性もポアソンの方程式を解く場合
に比べて悪く、仮想的に与えた電極電位の予測が困難で
あるためこれを試行錯誤で求めなければならす、結果的
にコンピュータのＣＰＵ時間が長くなるという問題があ
った。複数の浮いた電位の層がある半導体素子の＝１算
では、これらの問題が更に顕著になり、実際上この方法
で電位分布を求めることは不可能になる。また浮いた電
位の層が仮想的な電極付近まで空乏化する場合には、計
算上では仮想的な電極付近では空乏化か起こらないこと
になっているので実際とは異なった値を出すことになる
。たとえこの問題が回避できたとしても、収束性が著し
く悪くなる。

第２の方法は、ポアソンの方程式のみを解いて電位分布
を求めるもので、例えばＭ、　　Ｓ、　Ａｄｌｅｒなど
によって提案されている（Ｍ、　　Ｓ、　Ａｄｉｅｒｅ
ｔ　　ａｌ　　　Ｔｈｅｏｒｙ　　ａｎｄ　　Ｂｒｅａ
ｋｄｏｗｎ　　　Ｖｏｌｔａｇｅｆ’ｏｒ　　Ｐ　１ａ
ｎａｒ　Ｄ　ｅｖｉｃｅ　　ｗｉｔｈ　ａ　　Ｓ　ｉｎ
ｇｌｅＦｉｅｌｃｌ−Ｌｉｍｉｔｉｎｇ　　　　Ｒｉｎ
ｇ　　　　　Ｉ　　ＥＥＥ　　　　Ｔｒａｎｓ。

Ｅ　Ｄ−２４，Ｎｏ、２　、　ｐｐｌｏ７（１９７７）
参照）。この方法では、浮いた層での多数キャリアの擬
フェルミ電位を次のように与える。即ち浮いた電位の層
がｐ型の場合は、正孔の擬フェルミ電位φｐを１９いた
電位の層の半導体内の境界での電位の最小値と一致する
ように、浮いた電位の層がｎ型の場合は、電子の擬フェ
ルミ電位φｎを浮いた電位の層の境界での電位の最大値
と一致するように、それぞれ与える。この方法は第１の
方法に比べると簡便であるが、浮いた層がある程度以上
空乏化する場合、あるいは空乏層が拡がることによって
浮いた電位の層かできる場合等には、実際の擬フェルミ
電位と前述の最大値あるいは最小値が大き（掛離れてし
まい、不都合か生じる。

第１１図は、その様な不都合が生じる場合の例を示して
いる。図に示すのは、高耐圧プレーナダイオードの要部
構造とその逆バイアス時のシリコン層表面の電位分布で
ある。高抵抗のｎ−型シリコン層１の表面にアノード層
としてｐ十型層２、ｐ−型層３が形成され、これにアノ
ード電極５がコンタクトしている。ｎ−型層１の裏面に
はｎ＋型層を介してカソード電極６が形成されている。

アノード層の周囲には所定距離おいてガードリングとし
て用いられる浮いた電位のｐ−型層４が形成されている
。このダイオードに大きい逆バイアスがかけられた時の
耐圧を評価するには、浮いた電位のｐ−型層４の電位を
求めることか必要である。いまｐ型領域が斜線で示す中
性領域７，８を残して空乏化したとする。このとき、ｐ
−型層４の中性領域８の擬フェルミ電位はφｐＯである
が、上述した第２の方法によれば、ｐ−型層４の境界上
で電位が最小になる点りの電位φｐ１を擬フェルミ電位
として求めることになる。

（発明が解決しようとする課題） 以上のように従来の半導体素子のシミュレション法では
、浮いた電位の層の擬フェルミ電位を求めることは容易
ではなく、特に浮いた電位の層が空乏化する場合には正
確な電位分布を求めることができない、という問題があ
った。

本発明はこの様な点に鑑みなされたもので、浮いた電位
の拡散層の擬フェルミ電位をポアソンの方程式のみを用
いて簡便にかつ正確に求めることを可能としたシミュレ
ーション方法を提供することを特徴とする特 許 ［発明の構成］ （課題を解決するための手段） 本発明の方法は、浮いた電位の拡散層を含む半導体素子
の電位分布を求めるに際し、電流の式や連続の式を用い
ず、電位分布の鞍点またはこれに準ずる特徴点と浮いた
電位の関係式をポアソンの方程式と連立させて解くこと
により、浮いた電位の層の擬フェルミ電位および電位分
布を求める。

より具体的には、浮いた電位の拡散層の擬フェルミ電位
の試行値φｒを与えてポアソンの方程式を解き、求まっ
た電位分布から電位分布の鞍点またはこれに準ずる特徴
点の電位ψＭを求め、この電位ψＭと試行値φｆとが所
定の関係式を満たすか否かを判定し、所定の関係を満た
さない場合には試行値φｆを修正して再度ポアソンの方
程式を解く、という過程を前記所定の関係を満たす末で
反復的に行う。

（作用） 本発明によれば、電流の式や連続の式を用いず、ポアソ
ンの方程式のみを解くので、二ニートン反復１回当りの
計算量が少なく、収束性が改善される。また浮いた電位
の層の擬フェルミ電位が自動的に求まるので、試行回数
が少なく、計算時間も大きく短縮される。複数の浮いた
層がある半導体素子の電位分布計算も可能である。また
浮いた電位の層が空乏化する場合にも、収束性の悪化を
招くことはなく正確な電位分布を求めることができる。

（実施例） 以下、本発明の詳細な説明する。

一般に半導体素子の内部電位分布ψは、次のポアソンの
方程式（１）を解くことにより得られる。

ｄｉｖ　（ε・ｇｒａｄψ）　−−ｑ　（ｐ−ｎｊＮｄ
　−Ｎａ　）・・・　（１） 正孔密度ｐ１電子密度ｎは、対応する擬フェルミ電位φ
ｐ、φｎを用いてそれぞれ次式（２）。

（３）で与えられる。

ｐ　ｍ＋−ｎｉ　　−ｅｘｐ　　［ｑ　（φｐ−ψ）／
ｋＴ］　・　（２）ｎ−ｎｉ　　−ｅｘｐ　　［Ｑ　（
ψ−φｎ　）／ｋＴ］　−（３）ここで、ｎｊは真性半
導体のキャリア密度であり、ｋはボルツマン定数である
。

一般に半導体素子のｐｎ接合に逆バイアスがかけられて
いる場合には、擬フェルミ電位φｐ。

φｎを領域中一定と見なし、それぞれ多数キャリア側の
電極電位でその値を与えて、（１）、（２）および（３
）式を解き、素子内部の電位分布を求めることかできる
。しかし、浮いた電位の拡散層がある場合には、そこで
の擬フェルミ電位は固定されないので、この方法をその
まま用いることはできない。そこで本発明では、浮いた
電位の層がある場合のその浮いた層の多数キャリアの擬
フェルミ電位を電位分布の様子から決定する次のような
手法を用いる。

説明の便宜のため、浮いた層がｐ型拡散層である場合と
して、第２図の素子モデルを考える。即ち、ｎ型半導体
層１１の表面にｎ型層１２が形成され、このｎ型層１２
には電極１３が設けられ、ｎ型半導体層１１の裏面にも
電極１４が設けられている。ｎ型半導体層１１の内部に
電極に接続されないｎ型層１５が埋設されている。電極
１３を接地電位とし、電極１４にｖＲを与えてｎ型層１
２とｎ型層１１の間に逆バイアスがかけられているとす
る。浮いたｎ型層１５を除く領域の擬フェルミ電位は少
数キャリアを無視することにより次のように与えられる
。

φｐ−ＶＲ（ｎ型層１１の領域） φｎ　−０（ｎ型層１２の領域） ｎ型層１５内での電位は固定されないが、ここでも擬フ
ェルミ電位φｐは一定と見なし、これをφｆで表わす。

この擬フェルミ電位φｒを決定するには、次の二つの場
合分けが必要である。

（Ｉ）ｎ型層１２とｎ型層１１間のｐｎ接合による空乏
層と、ｎ型層１５とｎ型層１１間のｐｎ接合による空乏
層が互いに干渉しない場合。

（ＩＩ）　ｎ型層１２とｎ型層１１間のｐｎ接合による
空乏層と、ｎ型層１５とｎ型層１１間のｐｎ接合による
空乏層が互いに干渉する場合。

（１）のときには、φｒ−ｖＲ・・・（４）（ｎ）のと
きには、φｆは電位分布ψの鞍点またはそれに準ずる特
徴点の電位の値と一致する。

（Ｉ）の場合は、ｎ型層１５の電位がｎ型層１１の電位
と一致するのであるがら、問題ない。

（ｎ）の場合の擬フェルミ電位φｒの設定の仕方につい
て以下に詳しく説明する。

一般にｐｎ接合では、逆方向の電流は殆ど零であり、順
方向は僅かなバイアスで大きな電流が流れる。第２図の
素子モデルにおいて、ｎ型層１２とｎ型層１１間に逆バ
イアスが印加された時の耐圧を考え、浮いた電位のｎ型
層１５がガードリングとして働いてこのｎ型層１５とｎ
型層１１間のｐｎ接合に電流が流れ始める瞬間を考える
と、このｐｎ接合の殆どは逆バイアスであっである一点
か順バイアスになる。この順バイアスとなっている点を
Ｆとし、第３図に示すようにこの点Ｆを通る（正孔）電
流の曲線ＡＢを想定する。このとき曲線ＡＢ上の電位分
布は、第４図のようになる。

曲線ＡＢ上で電位ψが極大になる点をＭとし、その極大
値をψ９とすると、順バイアス電流が流れる始める境界
条件は、ｎ型層１５の擬フェルミ電位φｐがφｐ＝ψＭ
となる。この関係を本発明ではより一般化して、次の関
係式を導入する。

φｆ＝ψＭ十α　　　　　　　　　　・・・（５）ここ
でαは補正項であり、通常Ｏとする。

この様な関係式（５）を導入して、耐圧計算に当たって
はφｒの試行値を与えながら関係式（５）を満たすよう
に、ポアソンの方程式を反復的に解く。

ここまでは、ｎ型層１５とｎ型層１１間のｐｎ接合のう
ち一点て順バイアスになり、その点を含む電流曲線ＡＢ
を考えたが、そこでの電位分布の極大値を示す特徴点Ｍ
は次のような条件により設定される。即ち一般の素子モ
デルでは、上述のように順方向電流が流れ始める場所（
曲線ＡＢ）が分っているとは限らない。そこで、次の条
件（ａ）または（ｂ）により電位分布の特徴点Ｍを定義
し、そこでの極大値電位ψＭを与える。

（ａ）電位分布の鞍点がある場合には、これを特徴点Ｍ
とする。例えば第２図の素子モデルでは、逆バイアス時
の第２図の面内での電位分布は第５図のように表わされ
る。ｎ型層１５とｎ型層１１間に順方向電流か流れ始め
る場所は、第５図の電位分布の鞍点Ｍとなっている。

（ｂ）浮いた電位の層が半導体領域の境界上にある場合
には、その境界上にあって次の条件を満たず点を特徴点
Ｍとする。

ａψ／９ｎ＜０，９ψ／ａσ ＝Ｏ，ａ：＋ψ／ａσ２＜０ 但し、ａ　／　ａ　ｎは、境界の外向き法線方向微分を
、ａ／ａσおよびａ２／ａσ２はそれぞれ境界の接線方
向の１階および２階微分を表わす。これは例えば、第２
図の素子モデルにおいてｎ型層１５がｎ型層１２と並ん
でｎ型層表面（即ちＳｔ／５ｉ０２界面）にある場合で
あり、そのときの電位分布は第５図に対して第６図によ
うに表わされるから、（ａ）の鞍点に準ずる点はｎ型層
の境界」二にあって上記式を満たす点Ｍということにな
る。

実際の数値計算に当たっては、上述の（Ｉ）。

（ＩＩ）の場合のそれぞれの条件式（４）、（５）をま
とめて、次の関係式（６）を用いる。

φｆ＝ｍｊｎ（ψＭ　＋ａ、ＶＲ）　　　−（６）この
関係式（６）と前述のポアソンの方程式（１）（２）お
よび（３）を連立させて解くことにより、浮いた電位の
層の電位φｒが求まる。具体的には、第１図に示すよう
に素子パラメータと共にまずｌｆいた層の擬フェルミ電
位φＦの試行値を与えてポアソンの方程式（１）（２）
および（３）を解き、これにより求まった電位分布から
鞍点位置またはこれに準ずる特徴点位置の電位ψＭを求
める。与えられた試行値φｒと求まった電位ψＭとが前
述の関係式（６）を満たすか否かを収束判定の条件とす
る。φｒがｍ１０　（ψ９＋α、Ｖｎ）より大きい場合
には、φｆを下方修正し、逆に小さい場合は上方修正し
て新たなφｆの試行値を与え、再度ポアソンの方程式を
解く、という過程を関係式（６）が満たされるまで反復
的に行う。

以上では、浮いた電位のｐ型層ｐｒが空乏化しないと仮
定して説明したが、空乏化する場合でも電位φｒが定義
される範囲を、ｐ型層ｐｒのうちキャリア密度がｎｉ以
上の領域とすることにより、同様に計算することができ
る。

本発明の方法が従来法（第１の方法）と比較して精度的
に問題ないことを、いくつかの素子構造に対して適用し
た場合について以下に説明する。

従来法では、仮想的な電極まで空乏層が広がる可能性あ
るものは、電極での境界条件を擬フェルミ電位でり、え
ている。即ち、半導体領域中ではポアソンの方程式と連
続の式を解き、仮想的な電極上では、φｎ、φｐを電極
電位ＶＦで与えてポアソンの方程式と次の２本の式 ｐ＝ｎｉ　　”ｅＸｐ　［ｑ　　（Ｖｐ−ψ）／ｋＴコ
ｎ＝ｎ１　　’ｅＸｐ　　［ｑ　（ψ−Ｖｐ）／ｋＴ］
を解くようにした。これにより、本来存在しない電極で
の境界条件か、その回りのキャリア密度を制限するのを
防ぐことができる。

比較を行った素子モデルは４種であり、その結果を以下
に示す。

■　−殻内なガードリング構造のプレーナダイオードの
場合。計算結果を第７図（ａ）に示し、素子構造と素子
パラメータを第７図（ｂ）に示す。

■　ガードリングであるｐ型層１５の不純物濃度が■よ
り低い場合。計算結果を第８図（ａ）に示し、その素子
構造と素子パラメータを第８図（ｂ）に示す。

■　耐圧が１００ＯＶ程度の高耐圧プレーナダイオード
の場合。計算結果を第９図（ａ）に示し、その素子構造
と素子パラメータを第９図（ｂ）に示す。

■　以上の■〜■におけるガードリング層であるｐ型層
１５が、ｎ型層１１内に埋設された状態（第２図のモデ
ル）、即ち浮いた電位のｐ型層１５からの順方向電流が
どこを流れるか分らない場合。計算結果を第１０図（ａ
）に示し、その素子構造と素子パラメータを第１０図（
ｂ）に示す。

以上の計算結果から明らかなように、本発明の方法によ
る結果は従来の第１の方法による場合とほぼ同じであり
、従って高い精度で電位が求まる。

そして本発明の方法では、ニュートン反復１回当りの計
算量は従来法に比べて１／３〜１／９であり、収束性も
大きく改善される。また浮いた電位の層の擬フェルミ電
位で自動的に決定されるので、試行回数は少なくて済み
、結果として計算時間が大きく減少する。本発明によれ
ば、複数の浮いた層を有する素子の計算も可能である。

また浮いた電位の層が空乏化する場合や空乏層が拡がる
ことにより浮いた電位の層ができる場合も本発明を適用
することができ、従来の第２の方法による場合の不都合
も解決される。

［発明の効果コ 以上述べたように本発明によれば、新しい関係式を導入
してこれとポアソンの方程式を連立させて解くことによ
り、浮いた電位の拡散層を持つ半導体素子のその拡散層
電位を、それが空乏化する場合であっても簡便にかつ正
確に数値計算により求めることができる。

【図面の簡単な説明】

第１図は本発明による数値計算の基本的なアルゴリズム
を示す図、第２図は本発明の詳細な説明するための素子
構造を示す図、第３図はその電位分布を求めるための順
方向電流に沿う曲線を示す図、第４図はその曲線上の電
位分布を示す図、第５図はその曲線上の電位分布の極大
値を示す点が半導体領域内の電位分布の鞍点になってい
る電位分布例を示す図、第６図は同じく極大値を示す点
が半導体領域境界にある電位分／Ｉｉ例を示す図、第７
図（ａ）（ｂ）はある素子構造に対する具体的な計算結
果とその素子構造を示す図、第８図（ａ）（ｂ）は他の
素子構造に対する計算結果とその素子構造を示す図、第
９図（ａ）（ｂ）は更に他の素子構造に対する計算結果
とその素子構造を示す図、第１０図（ａ）（ｂ）は更に
他の素子構造に対する計算結果とその素子構造を示す図
、第１１図は従来法による問題点を説明するための図で
ある。 １１・・・ｎ型層、１２・・・ｐ型層、１３，１．４・
・・電極、１５・・・電位の浮いたｐ型層。 出願人代理人　弁理士　鈴江武彦 第 図 （ｂ）

Claims (2)

【特許請求の範囲】
1. （１）浮いた電位の拡散層を含む半導体素子内部の電位
   分布を求めるに際し、電位分布の特徴的な値と前記浮い
   た電位の拡散層の擬フェルミ電位の関係式を、ポアソン
   の方程式と連立させて解くことを特徴とする半導体素子
   のシミュレーション方法。
2. （２）浮いた電位の拡散層を含む半導体素子内部の電位
   分布を求めるに際し、前記浮いた電位の拡散層の擬フェ
   ルミ電位の試行値φｆを与えてポアソンの方程式を解き
   、求まった電位分布から電位分布の鞍点位置またはこれ
   に準ずる位置の電位ψ＿Ｍを求め、求まった電位ψ＿Ｍ
   と前記試行値φｆとが所定の関係式を満たすか否かを判
   定し、所定の関係式を満たさない場合には前記試行値φ
   ｆを修正して再度ポアソンの方程式を解く、という過程
   を前記所定の関係式を満たすまで反復的に行うことを特
   徴とする半導体素子のシミュレーション方法。