JPH04255241A - デバイスシミュレーション方法 - Google Patents
デバイスシミュレーション方法Info
- Publication number
- JPH04255241A JPH04255241A JP3036924A JP3692491A JPH04255241A JP H04255241 A JPH04255241 A JP H04255241A JP 3036924 A JP3036924 A JP 3036924A JP 3692491 A JP3692491 A JP 3692491A JP H04255241 A JPH04255241 A JP H04255241A
- Authority
- JP
- Japan
- Prior art keywords
- fermi level
- equation
- carriers
- ccd
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000969 carrier Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000004088 simulation Methods 0.000 claims description 29
- 238000012546 transfer Methods 0.000 abstract description 8
- 238000004458 analytical method Methods 0.000 abstract description 5
- 238000001444 catalytic combustion detection Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の動作を解
析するデバイスシミュレータに利用され、特に、３次元
のデバイス構造を２次元的に解析するデバイスシミュレ
ータに関する。 【０００２】 【従来の技術】図５および図６は、それぞれ従来のデバ
イスシミュレータの第一および第二従来例を示すブロッ
ク構成図で、図５は順次法（デカップル法）および図６
は一括法（カップル法）を示す。（檀良編著「プロセス
・デバイスシミュレーション技術」Ｐ．４〜Ｐ．９、産
業図書 参照）。 【０００３】図５の第一従来例は、データ入力手段１０
と、シミュレーション手段２０ｃ と、データ出力手段
４０と、補助記憶装置５０とを備え、シミュレーション
手段２０ｃ は、電位設定手段２１、ポアソン方程式解
法手段２３、電子電流連続式解法手段２４、正孔電流連
続式解法手段２５および結果確認手段２８を含んでいる
。そして、データ入力手段１０により入力された半導体
基本方程式データについて、シミュレーション手段２０
ｃ は、電極に電位を与え、電極以外の全領域について
、順に、収束をチェックしながらポアソン方程式、電子
電流連続式、および正孔電流連続式を解いていき、結果
確認のうえ出力する。 【０００４】図６に示す第二従来例は、シミュレーショ
ン手段２０ｄ として、図５の各解法手段２３、２４お
よび２５の代わりに、ポアソン方程式・電流連続式解法
手段２９を設け、ポアソン方程式、電子電流連続式およ
び正孔電流連続式を一括して解き、その収束をチェック
していくようにしたものである。 【０００５】なお、前述の半導体基本方程式データの解
法は、２次元モデルの場合、差分法等の数値解析により
解く解法が確立されている。 【０００６】次に、３次元的な構造である電荷転送デバ
イス（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ
、以下、ＣＣＤという。）を、２次元のデバイスシミュ
レータを用いて解析するときの従来の解析方式について
述べる。ＣＣＤ６０は図７のように、ホトダイオード部
６１に入射した光によって発生したキャリアが、転送ゲ
ート部６２に印加した電位によって、垂直ＣＣＤ部６３
に転送される。垂直ＣＣＤ部６３に転送されたキャリア
は、ＣＣＤ６０の奥行き方向（図７の紙面に垂直な方向
）に印加された電位差によって、ＣＣＤ６０の奥行き方
向へ転送される。従来の解析方式では転送ゲート下の電
位分布を解析するときに、垂直ＣＣＤ部６３に仮想電極
を設けて、その仮想電極を含んだ領域が十分空乏化する
まで仮想電極に電圧を印加し、シミュレーションを行い
、その後仮想電極を取り外してからもう一度シミュレー
ションを行う方式で、半導体内部の物理量分布を調べて
いた。 （川添ら、「ＣＣＤイメージセンサ開発のため
の２次元デバイスシミュレータの適用」１９９０年春季
第３７回応用物理学会関係連合講演会講演予稿集第０文
冊、Ｐ．１２０８、北村ら、「フレームトランスファー
（ＦＴ）方式ＣＣＤの感度シミュレーション」１９９０
年春季第３７回応用物理学会関係連合講演会講演予稿集
第２文冊、Ｐ．６２９ 参照） 【０００７】 【発明が解決しようとする課題】前述した従来の川添、
北村らの２次元デバイスシミュレーション方式は、内部
の物理量を調べるために、垂直ＣＣＤ部へのキャリア転
送部として仮想的に設けた電極を取り外してシミュレー
ションを行うため、ホトダイオード部から垂直ＣＣＤ部
に転送されたキャリアを吸収する場所が無いため電流を
流すことができず、ホトダイオード部で発生したキャリ
アが垂直ＣＣＤ部に転送されている様子を解析すること
ができない欠点があった。 【０００８】本発明の目的は、前記の欠点を除去するこ
とにより、例えばＣＣＤのホトダイオード部で発生した
キャリアが垂直ＣＣＤ部に転送されている様子も正確に
解析できる精密なデバイスシミュレータを提供すること
にある。 【０００９】 【課題を解決するための手段】本発明は、電極に任意の
電位を設定する電位設定手段および半導体基本方程式解
放手段を含むシミュレーション手段を備えたデバイスシ
ミュレータにおいて、前記シミュレーション手段は、任
意の領域にフェルミレベルを設定するフェルミレベル設
定手段と、フェルミレベル設定領域ではキャリアのボル
ツマン分布式からキャリア濃度を求めるボルツマン分布
式解放手段とを含むことを特徴とする。 【００１０】 【作用】フェルミレベル設定手段により、フェルミレベ
ルをＣＣＤの垂直ＣＣＤ部へのキャリアの吸い込み口と
して設定し、ボルツマン分布解法手段により、キャリア
濃度を表すボルツマン分布式を解き、垂直ＣＣＤ部に転
送された電子および正孔の数を求める。 【００１１】従って、ＣＣＤにおいて、ホトダイオード
部で発生したキャリアが垂直ＣＣＤ部に転送される様子
を正確に解析することが可能となる。 【００１２】 【実施例】以下、本発明の実施例について図面を参照し
て説明する。 【００１３】図１は本発明の第一実施例を示すブロック
構成図で、順次法による場合を示す。 【００１４】本第一実施例は、半導体基本方程式のデー
タを入力する例えば磁気テープからなるデータ入力手段
１０と、入力されたデータについてシミュレーションを
行うシミュレーション手段２０ａ と、シミュレーショ
ン結果のデータを出力する例えばラインプリンタからな
るデータ出力手段４０と、処理データを記憶する補助記
憶手段５０とを備えている。 【００１５】そして、シミュレーション手段２０ａ は
、電極に任意の電位を設定する電位設定手段２１と、任
意の領域にフェルミレベルを設定するフェルミレベル設
定手段２２と、ポアソン方程式を解くポアソン方程式解
法手段２３と、電子電流連続式を解く電子電流連続式解
法手段２４と、電子ボルツマン分布式を解く電子ボルツ
マン分布式解法手段２５と、正孔電流連続式を解く正孔
電流連続式解法手段２６と、正孔ボルツマン分布式を解
く正穴ボルツマン分布式解法手段２７と、シミュレーシ
ョン結果の確認を行う結果確認手段２８とを含んでいる
。 【００１６】本発明の特徴とするところは、図１におい
て、シミュレーション手段２０ａ が、フェルミレベル
設定手段２２と、フェルミレベル設定領域ではボルツマ
ン分布式からキャリア濃度を求めるボルツマン分布式解
法手段としての、電子ボルツマン分布式解法手段２５お
よび正孔ボルツマン分布式解法手段２７とを含むことに
ある。なお、シミュレーション手段２０ａは例えば中央
処理装置内に構成される。 【００１７】次に、図１のシミュレーション手段２０ａ
の処理手順について図２に示す流れ図を用いて説明す
る。 始めに、電位設定手段２１によって、電極に任意の電位
を設定する （ステップＳ１）。次に、フェルミレベル
設定手段２２によって、任意の領域に任意のフェルミレ
ベルを設定する （ステップＳ２）。そして、ポアソン
方程式解法手段２３によって、ポアソン方程式を解く
（ステップＳ３）。次に、ステップＳ４において、フェ
ルミレベル設定領域か否かを判定し、フェルミレベル設
定領域以外の全領域については、電子電流連続式解法手
段２４により、電子電流連続式を解き（ステップＳ５）
、フェルミレベル設定領域では、電子ボルツマン分布式
解法手段２６により、ボルツマン分布から電子濃度を求
める （ステップＳ６）。 【００１８】次に、ステップＳ７において、フェルミレ
ベル設定領域か否かを判定し、フェルミレベル設定領域
以外の全領域については、正孔電流連続式解法手段２５
により、正孔電流連続式を解き （ステップＳ８）、フ
ェルミレベル設定領域では、正孔ボルツマン分布式解法
手段２７により、ボルツマン分布から正孔濃度を求める
（ステップＳ９）。最後に、結果確認手段２８によっ
て、求めた解が正しい値かどうかを判断し、正しければ
終了し、正しくない場合はステップＳ３まで戻り、解が
正しくなるまで繰り返す（ステップＳ１０） 。 【００１９】図３は本発明の第二実施例を示すブロック
構成図で、一括法による場合を示す。 【００２０】本第二実施例は、シミュレーション手段２
０ｂ として、図１の第一実施例のシミュレーション手
段２０ａ において、ポアソン方程式解法手段２３、電
子電流連続式解法手段２４および正孔電流連続式解法手
段２５に代えて、ポアソン方程式・電流連続式解法手段
２９を設け、さらに、ポアソン方程式解法手段２３、電
子ボルツマン分布式解法手段２６、および正孔ボルツマ
ン分布式解法手段２７に代えて、本発明の特徴とすると
ころの、ポアソン方程式・ボルツマン分布式解法手段３
０を設けたものである。 【００２１】次に、図３のシミュレーション手段２０ｂ
の処理手順について図４に示す流れ図を用いて説明す
る。 始めに、電位設定手段２１によって、電極に任意の電位
を設定する （ステップＳ１１） 。次に、フェルミレ
ベル設定手段２２によって、任意の領域に任意のフェル
ミレベルを設定する （ステップＳ１２） 。次に、ス
テップＳ１３において、フェルミレベル設定領域か否か
を判定し、フェルミレベル設定領域以外の全領域につい
ては、ポアソン方程式・電流連続式解法手段２９により
、ポアソン方程式、電子電流連続式および正孔電流連続
式を解き （ステップＳ１４） 、フェルミレベル設定
領域では、ポアソン方程式・ボルツマン分布式解法手段
３０により、ポアソン方程式と、キャリア濃度と電位の
関係をボルツマン分布で表した式を解く（ステップＳ１
５） 。 【００２２】最後に、結果確認手段２８により、求めた
解が正しい値かどうかを判断し、正しければ終了し、正
しくない場合はステップＳ１３まで戻り、解が正しくな
るまで繰り返す （ステップＳ１６） 。 【００２３】以上の説明は、特に、ＣＣＤを取り上げて
行ったけれども、他の半導体装置の場合にも同様に適用
できる。 【００２４】 【発明の効果】以上説明したように、本発明は、ＣＣＤ
のような３次元的な構造を２次元のデバイスシミュレー
タを使って解析するときに、フェルミレベルを設定し解
析を行っているため、ホトダイオード部から垂直ＣＣＤ
部にキャリアが転送される様子を正確に解析することが
できる効果がある。
析するデバイスシミュレータに利用され、特に、３次元
のデバイス構造を２次元的に解析するデバイスシミュレ
ータに関する。 【０００２】 【従来の技術】図５および図６は、それぞれ従来のデバ
イスシミュレータの第一および第二従来例を示すブロッ
ク構成図で、図５は順次法（デカップル法）および図６
は一括法（カップル法）を示す。（檀良編著「プロセス
・デバイスシミュレーション技術」Ｐ．４〜Ｐ．９、産
業図書 参照）。 【０００３】図５の第一従来例は、データ入力手段１０
と、シミュレーション手段２０ｃ と、データ出力手段
４０と、補助記憶装置５０とを備え、シミュレーション
手段２０ｃ は、電位設定手段２１、ポアソン方程式解
法手段２３、電子電流連続式解法手段２４、正孔電流連
続式解法手段２５および結果確認手段２８を含んでいる
。そして、データ入力手段１０により入力された半導体
基本方程式データについて、シミュレーション手段２０
ｃ は、電極に電位を与え、電極以外の全領域について
、順に、収束をチェックしながらポアソン方程式、電子
電流連続式、および正孔電流連続式を解いていき、結果
確認のうえ出力する。 【０００４】図６に示す第二従来例は、シミュレーショ
ン手段２０ｄ として、図５の各解法手段２３、２４お
よび２５の代わりに、ポアソン方程式・電流連続式解法
手段２９を設け、ポアソン方程式、電子電流連続式およ
び正孔電流連続式を一括して解き、その収束をチェック
していくようにしたものである。 【０００５】なお、前述の半導体基本方程式データの解
法は、２次元モデルの場合、差分法等の数値解析により
解く解法が確立されている。 【０００６】次に、３次元的な構造である電荷転送デバ
イス（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ
、以下、ＣＣＤという。）を、２次元のデバイスシミュ
レータを用いて解析するときの従来の解析方式について
述べる。ＣＣＤ６０は図７のように、ホトダイオード部
６１に入射した光によって発生したキャリアが、転送ゲ
ート部６２に印加した電位によって、垂直ＣＣＤ部６３
に転送される。垂直ＣＣＤ部６３に転送されたキャリア
は、ＣＣＤ６０の奥行き方向（図７の紙面に垂直な方向
）に印加された電位差によって、ＣＣＤ６０の奥行き方
向へ転送される。従来の解析方式では転送ゲート下の電
位分布を解析するときに、垂直ＣＣＤ部６３に仮想電極
を設けて、その仮想電極を含んだ領域が十分空乏化する
まで仮想電極に電圧を印加し、シミュレーションを行い
、その後仮想電極を取り外してからもう一度シミュレー
ションを行う方式で、半導体内部の物理量分布を調べて
いた。 （川添ら、「ＣＣＤイメージセンサ開発のため
の２次元デバイスシミュレータの適用」１９９０年春季
第３７回応用物理学会関係連合講演会講演予稿集第０文
冊、Ｐ．１２０８、北村ら、「フレームトランスファー
（ＦＴ）方式ＣＣＤの感度シミュレーション」１９９０
年春季第３７回応用物理学会関係連合講演会講演予稿集
第２文冊、Ｐ．６２９ 参照） 【０００７】 【発明が解決しようとする課題】前述した従来の川添、
北村らの２次元デバイスシミュレーション方式は、内部
の物理量を調べるために、垂直ＣＣＤ部へのキャリア転
送部として仮想的に設けた電極を取り外してシミュレー
ションを行うため、ホトダイオード部から垂直ＣＣＤ部
に転送されたキャリアを吸収する場所が無いため電流を
流すことができず、ホトダイオード部で発生したキャリ
アが垂直ＣＣＤ部に転送されている様子を解析すること
ができない欠点があった。 【０００８】本発明の目的は、前記の欠点を除去するこ
とにより、例えばＣＣＤのホトダイオード部で発生した
キャリアが垂直ＣＣＤ部に転送されている様子も正確に
解析できる精密なデバイスシミュレータを提供すること
にある。 【０００９】 【課題を解決するための手段】本発明は、電極に任意の
電位を設定する電位設定手段および半導体基本方程式解
放手段を含むシミュレーション手段を備えたデバイスシ
ミュレータにおいて、前記シミュレーション手段は、任
意の領域にフェルミレベルを設定するフェルミレベル設
定手段と、フェルミレベル設定領域ではキャリアのボル
ツマン分布式からキャリア濃度を求めるボルツマン分布
式解放手段とを含むことを特徴とする。 【００１０】 【作用】フェルミレベル設定手段により、フェルミレベ
ルをＣＣＤの垂直ＣＣＤ部へのキャリアの吸い込み口と
して設定し、ボルツマン分布解法手段により、キャリア
濃度を表すボルツマン分布式を解き、垂直ＣＣＤ部に転
送された電子および正孔の数を求める。 【００１１】従って、ＣＣＤにおいて、ホトダイオード
部で発生したキャリアが垂直ＣＣＤ部に転送される様子
を正確に解析することが可能となる。 【００１２】 【実施例】以下、本発明の実施例について図面を参照し
て説明する。 【００１３】図１は本発明の第一実施例を示すブロック
構成図で、順次法による場合を示す。 【００１４】本第一実施例は、半導体基本方程式のデー
タを入力する例えば磁気テープからなるデータ入力手段
１０と、入力されたデータについてシミュレーションを
行うシミュレーション手段２０ａ と、シミュレーショ
ン結果のデータを出力する例えばラインプリンタからな
るデータ出力手段４０と、処理データを記憶する補助記
憶手段５０とを備えている。 【００１５】そして、シミュレーション手段２０ａ は
、電極に任意の電位を設定する電位設定手段２１と、任
意の領域にフェルミレベルを設定するフェルミレベル設
定手段２２と、ポアソン方程式を解くポアソン方程式解
法手段２３と、電子電流連続式を解く電子電流連続式解
法手段２４と、電子ボルツマン分布式を解く電子ボルツ
マン分布式解法手段２５と、正孔電流連続式を解く正孔
電流連続式解法手段２６と、正孔ボルツマン分布式を解
く正穴ボルツマン分布式解法手段２７と、シミュレーシ
ョン結果の確認を行う結果確認手段２８とを含んでいる
。 【００１６】本発明の特徴とするところは、図１におい
て、シミュレーション手段２０ａ が、フェルミレベル
設定手段２２と、フェルミレベル設定領域ではボルツマ
ン分布式からキャリア濃度を求めるボルツマン分布式解
法手段としての、電子ボルツマン分布式解法手段２５お
よび正孔ボルツマン分布式解法手段２７とを含むことに
ある。なお、シミュレーション手段２０ａは例えば中央
処理装置内に構成される。 【００１７】次に、図１のシミュレーション手段２０ａ
の処理手順について図２に示す流れ図を用いて説明す
る。 始めに、電位設定手段２１によって、電極に任意の電位
を設定する （ステップＳ１）。次に、フェルミレベル
設定手段２２によって、任意の領域に任意のフェルミレ
ベルを設定する （ステップＳ２）。そして、ポアソン
方程式解法手段２３によって、ポアソン方程式を解く
（ステップＳ３）。次に、ステップＳ４において、フェ
ルミレベル設定領域か否かを判定し、フェルミレベル設
定領域以外の全領域については、電子電流連続式解法手
段２４により、電子電流連続式を解き（ステップＳ５）
、フェルミレベル設定領域では、電子ボルツマン分布式
解法手段２６により、ボルツマン分布から電子濃度を求
める （ステップＳ６）。 【００１８】次に、ステップＳ７において、フェルミレ
ベル設定領域か否かを判定し、フェルミレベル設定領域
以外の全領域については、正孔電流連続式解法手段２５
により、正孔電流連続式を解き （ステップＳ８）、フ
ェルミレベル設定領域では、正孔ボルツマン分布式解法
手段２７により、ボルツマン分布から正孔濃度を求める
（ステップＳ９）。最後に、結果確認手段２８によっ
て、求めた解が正しい値かどうかを判断し、正しければ
終了し、正しくない場合はステップＳ３まで戻り、解が
正しくなるまで繰り返す（ステップＳ１０） 。 【００１９】図３は本発明の第二実施例を示すブロック
構成図で、一括法による場合を示す。 【００２０】本第二実施例は、シミュレーション手段２
０ｂ として、図１の第一実施例のシミュレーション手
段２０ａ において、ポアソン方程式解法手段２３、電
子電流連続式解法手段２４および正孔電流連続式解法手
段２５に代えて、ポアソン方程式・電流連続式解法手段
２９を設け、さらに、ポアソン方程式解法手段２３、電
子ボルツマン分布式解法手段２６、および正孔ボルツマ
ン分布式解法手段２７に代えて、本発明の特徴とすると
ころの、ポアソン方程式・ボルツマン分布式解法手段３
０を設けたものである。 【００２１】次に、図３のシミュレーション手段２０ｂ
の処理手順について図４に示す流れ図を用いて説明す
る。 始めに、電位設定手段２１によって、電極に任意の電位
を設定する （ステップＳ１１） 。次に、フェルミレ
ベル設定手段２２によって、任意の領域に任意のフェル
ミレベルを設定する （ステップＳ１２） 。次に、ス
テップＳ１３において、フェルミレベル設定領域か否か
を判定し、フェルミレベル設定領域以外の全領域につい
ては、ポアソン方程式・電流連続式解法手段２９により
、ポアソン方程式、電子電流連続式および正孔電流連続
式を解き （ステップＳ１４） 、フェルミレベル設定
領域では、ポアソン方程式・ボルツマン分布式解法手段
３０により、ポアソン方程式と、キャリア濃度と電位の
関係をボルツマン分布で表した式を解く（ステップＳ１
５） 。 【００２２】最後に、結果確認手段２８により、求めた
解が正しい値かどうかを判断し、正しければ終了し、正
しくない場合はステップＳ１３まで戻り、解が正しくな
るまで繰り返す （ステップＳ１６） 。 【００２３】以上の説明は、特に、ＣＣＤを取り上げて
行ったけれども、他の半導体装置の場合にも同様に適用
できる。 【００２４】 【発明の効果】以上説明したように、本発明は、ＣＣＤ
のような３次元的な構造を２次元のデバイスシミュレー
タを使って解析するときに、フェルミレベルを設定し解
析を行っているため、ホトダイオード部から垂直ＣＣＤ
部にキャリアが転送される様子を正確に解析することが
できる効果がある。
【図１】 本発明の第一実施例を示すブロック構成図
。
。
【図２】 図１のシミュレーション手段の処理手順を
示す流れ図。
示す流れ図。
【図３】 本発明の第二実施例を示すブロック構成図
。
。
【図４】 図３のシミュレーション手段の処理手順を
示す流れ図。
示す流れ図。
【図５】 第一従来例を示すブロック構成図。
【図６】 第二従来例を示すブロック構成図。
【図７】 本発明を適用するＣＣＤの構造を示す説明
図。
図。
１０ データ入力手段
２０ａ 、２０ｂ 、２０ｃ 、２０ｄ シミ
ュレーション手段２１ 電位設定手段 ２２ フェルミレベル設定手段 ２３ ポアソン方程式解法手段 ２４ 電子電流連続式解法手段 ２５ 正孔電流連続式解法手段 ２６ 電子ボルツマン分布式解法手段２７
正孔ボルツマン分布式解法手段２８ 結果確認
手段 ２９ ポアソン方程式・電流連続式解法手段３０
ポアソン方程式・ボルツマン分布式解法手段４
０ データ出力手段 ５０ 補助記憶手段 ６０ ＣＣＤ ６１ ホトダイオード部 ６２ 転送ゲート部 ６３ 垂直ＣＣＤ部
ュレーション手段２１ 電位設定手段 ２２ フェルミレベル設定手段 ２３ ポアソン方程式解法手段 ２４ 電子電流連続式解法手段 ２５ 正孔電流連続式解法手段 ２６ 電子ボルツマン分布式解法手段２７
正孔ボルツマン分布式解法手段２８ 結果確認
手段 ２９ ポアソン方程式・電流連続式解法手段３０
ポアソン方程式・ボルツマン分布式解法手段４
０ データ出力手段 ５０ 補助記憶手段 ６０ ＣＣＤ ６１ ホトダイオード部 ６２ 転送ゲート部 ６３ 垂直ＣＣＤ部
Claims (1)
- 【請求項１】 電極に任意の電位を設定する電位設定
手段および半導体基本方程式解放手段を含むシミュレー
ション手段を備えたデバイスシミュレータにおいて、前
記シミュレーション手段は、任意の領域にフェルミレベ
ルを設定するフェルミレベル設定手段と、フェルミレベ
ル設定領域ではキャリアのボルツマン分布式からキャリ
ア濃度を求めるボルツマン分布式解放手段とを含むこと
を特徴とするデバイスシミュレータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3036924A JP2800437B2 (ja) | 1991-02-06 | 1991-02-06 | デバイスシミュレーション方法 |
| US07/824,050 US5289384A (en) | 1991-02-06 | 1992-01-23 | Device simulator for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3036924A JP2800437B2 (ja) | 1991-02-06 | 1991-02-06 | デバイスシミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255241A true JPH04255241A (ja) | 1992-09-10 |
| JP2800437B2 JP2800437B2 (ja) | 1998-09-21 |
Family
ID=12483311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3036924A Expired - Fee Related JP2800437B2 (ja) | 1991-02-06 | 1991-02-06 | デバイスシミュレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5289384A (ja) |
| JP (1) | JP2800437B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3001351B2 (ja) * | 1993-06-24 | 2000-01-24 | 日本電気株式会社 | シミュレーション方法 |
| KR100265525B1 (ko) * | 1994-09-09 | 2000-09-15 | 가네꼬 히사시 | 반도체 디바이스 시뮬레이션의 초기 포텐셜 값 추정 방법 |
| JP3660137B2 (ja) * | 1998-09-25 | 2005-06-15 | 株式会社東芝 | シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法 |
| IN263389B (ja) | 2005-11-22 | 2014-01-31 | Segetis Inc | |
| EP2367811A1 (en) | 2008-09-25 | 2011-09-28 | Segetis, Inc. | Ketal ester derivatives |
| CN102459219A (zh) | 2009-06-22 | 2012-05-16 | 赛格提斯公司 | 缩酮化合物及其用途 |
| WO2011143254A2 (en) | 2010-05-10 | 2011-11-17 | Segetis, Inc. | Personal care formulations containing alkyl ketal esters and methods of manufacture |
| CN103052691B (zh) | 2010-08-12 | 2014-05-28 | 赛格提斯有限公司 | 包含羧基酯缩酮聚结物的胶乳涂层组合物、其制备方法和应用 |
| WO2012033813A2 (en) | 2010-09-07 | 2012-03-15 | Segetis, Inc. | Compositions for dyeing keratin fibers |
| KR20130131323A (ko) | 2010-10-18 | 2013-12-03 | 세게티스, 인코포레이티드. | 카복시 에스터 케탈을 포함하는 수희석성 코팅 조성물, 그리고 그의 제조방법 및 용도 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186655A (ja) * | 1989-01-13 | 1990-07-20 | Toshiba Corp | 半導体素子のシミュレーション方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103415A (en) * | 1989-01-13 | 1992-04-07 | Kabushiki Kaisha Toshiba | Computer-simulation technique for numerical analysis of semiconductor devices |
-
1991
- 1991-02-06 JP JP3036924A patent/JP2800437B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-23 US US07/824,050 patent/US5289384A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186655A (ja) * | 1989-01-13 | 1990-07-20 | Toshiba Corp | 半導体素子のシミュレーション方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2800437B2 (ja) | 1998-09-21 |
| US5289384A (en) | 1994-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yi et al. | Convergence analysis of cellular neural networks with unbounded delay | |
| Cingoski et al. | Element-free Galerkin method for electromagnetic field computations | |
| JPH04255241A (ja) | デバイスシミュレーション方法 | |
| US6453275B1 (en) | Method for locally refining a mesh | |
| Roberts | Holistic discretization ensures fidelity to Burgers' equation | |
| Barril et al. | On the basic reproduction number in continuously structured populations | |
| Fuchs et al. | Analytic techniques for solving the transport equations in electroweak baryogenesis | |
| Boyanovsky et al. | Quantum mechanical metastability: When and why? | |
| Sanchez et al. | Element edge based discretization for tcad device simulation | |
| JP3139428B2 (ja) | 拡散シミュレーション方法 | |
| JP3070640B2 (ja) | デバイスシミュレーション方法及びデバイスシミュレータ | |
| Richardson et al. | Modeling phosphorus diffusion in three dimensions | |
| JP3221354B2 (ja) | デバイスシミュレーション方法 | |
| Valentić | Periodic homogenization for Levy-type processes | |
| JP3569750B2 (ja) | 半導体デバイスシミュレーション方法および装置 | |
| KR102540721B1 (ko) | 이차전지 시뮬레이션 방법 및 장치 | |
| Law | Two-dimensional numerical simulation of impurity diffusion in silicon | |
| Liu et al. | Study on grid inefficiency for mesh-type Frisch-grid ionization chambers | |
| Zhang et al. | Meshless interpolating moving least square mixed collocation method for elasticity problem | |
| Colalongo et al. | Modeling of light-addressable potentiometric sensors | |
| Ikegami et al. | Implementation of automatic differentiation to Python-based semiconductor device simulator | |
| Calitz et al. | CAD system for cylindrically symmetric electric devices | |
| JP2800722B2 (ja) | 半導体シミュレーションにおける端子電流計算誤差評価方法 | |
| Amlaki et al. | Field of inserted charges during Scanning Electron Microscopy of non-conducting samples | |
| KR20240029546A (ko) | 반도체 소자 시뮬레이션을 위한 초기해 생성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070710 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |