JPH02185462A - プリンタの印字間引き回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本″発明は、プリンタの印字間引きを行うための印字間
引き回路に関する。

〔従来の技術〕

印字間引き回路は、例えば比較的印字品質が問題となら
ないようなデータを高速で印字する際に用いられている
。従来用いられた印字間引き回路は、プリンタに受信さ
れた印字のためのイメージデータを印字ピン単位にデー
タ変換を行った後、各ピンデータごとに印字間引きを行
っていた。

〔発明が解決しようとする課題〕

第５図は、従来の印字間引き回路を用いて印字の間引き
を行った様子を表わしたものである。このうち同図ａは
、通常の印字状態を表わしたものである。この例では最
初の６ビツトが印字ありの状！！！（○印）を、次の１
ビツトが非印字の状態（スペース）を、また次の５ビツ
トが印字ありの状態（○印）を表わしている。従来の印
字間引き回路ではイメージデータが２ビツト以上“印字
あり”として連続する場合には、連続部分の最初の１ビ
ツト目から数えてそれぞれ偶数ビットを非印字とかるよ
うになっていた。

同図すは、この従来の印字間引き回路によるフォワード
（ＦＷＤ）方向の印字間引きの様子を表わしたものであ
る。図のように“印字あり”の部分でそれぞれ偶数ビッ
トが間引かれることになる。

〔課題を解決するための手段〕

第５図Ｃは、リバース（ＲＶＳ）方向の印字状態を表わ
したものである。同図すと反対方向に印字ヘッドが動い
て印字を行うこの場合に従来の印字間引き回路を使用す
ると、この図に示したように同図すと異なった位置のピ
ットが印字ありとなる事態が生じてくる。これにより、
例えば同一文字を印字するような場合でも、フォワード
方向とリバース方向でこれらの文字が微妙に異なって表
現されることになるという問題があった。

そこで本発明の目的は、フォワード方向とリバース方向
で印字間引きの位置が異ならないようにした印字間引き
回路を提供することにある。

〔課題を解決するための手段〕

本発明では、（ｉ）印字ヘッドの同一ピンに対応して供
給されるシリアルな２値のイメージデータを１ビツトず
つ順にラッチするラッチ回路と、（ｉｉ　）このラッチ
回路の出力信号の論理を反転させる第１のインバータと
、（ｉｉｉ）この第１のインバータの出力の供給を受け
る３ステートバッファと、（ｉｖ）この３ステートバッ
ファのハイインピーダンスを論理“ハイ”にするための
プルアップ抵抗と、（ｖ）３ステートバッファの出力の
論理を反転し印字間引きの行われたイメージデータを作
成する第２のインバータと、（ｖｉ）この第２のインバ
ータの出力信号を分岐して入力し、イメージデータにつ
いての転送用のクロックに同期させてこれをシフトさせ
３ステートバッファを制御するための制御信号を作成す
るシフトレジスタとを印字間引き回路に具備させる。

すなわち本発明では、ラッチ回路でフォワード方向やリ
バース方向と関係なく一方向に対して用意されたシリア
ルな２値のイメージデータを１ビツトずつ順にラッチし
、この中に２ビツト以上”印字あり”とするデータが連
続した場合には、これを１ビツトずつ間引くことによっ
て、同一位置が間引かれたイメージデータを作成し、こ
れを後段のイメージデータの格納用のメモリに格納する
ことになる。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第２図は、本実施例の印字間引き装置を使用したプリン
タの受信回路の構成を表わしたものである。

この受信回路は、図示しない上位装置から送られてきた
印字のためのイメージデータを受信する上位データ受信
部１１を備えている。上位データ受信部１１で受信され
たイメージデータ１２は、８ビツトずつ第１〜第３のイ
メージデークラッチ回路１３−１〜１３−３に供給され
る。一方、上位データ受信部１１からは２ビツトのアド
レスデータ１３がセレクタ１４に供給されている。セレ
クタ１４はこのアドレスデータ１３を基にしてタイミン
グ制御信号１５を作成し、これを第１〜第３のイメージ
デークラッチ回路１３−１〜１３３に供給する。第１〜
第３のイメージデータラッチ回路１３−１〜１３−３で
は、タイミング制御信号１５を基にして、８ビツトずつ
イメージデータ１２を順次ラッチする。それぞれのイメ
ージデークラッチ回路１３−１〜１３−３には、上位デ
ータ受信部１１からイメージデータの転送りロック１６
が供給されており、このクロック１６に同期してイメー
ジデータはそれぞれ１ビツトずつ印字間引き回路１８−
１〜１８−２４に供給される。これら印字間引き回路１
８−１〜１８−２４で間引きの行われたイメージデータ
は、８ビツトずつ第１〜第３の間引きデータラッチ回路
１９−１〜１９−３に供給され、これらに−旦ラッチさ
れた後、メモリ２０に格納される。

なお、この受信回路では第１〜第３のイメージデータラ
ッチ回路１３−１〜１３−３等で２４ビツトずつイメー
ジデータを処理したが、これは２４ｘ２４のドツトマト
リックスからなる文字パタンの印字を想定したものであ
り、これに限らないことはいうまでもない。

第１図は、この実施例の印字間引き回路を具体的に表わ
したものである。この回路の動作を第３図に示す波形図
と共に説明する。

第１図に示した印字間引き回路１８は、イメージデータ
２１をクロック信号１６　（第３図ａ）に同期してラッ
チするためのラッチ回路２２を備えている。ラッチ回路
２２によるラッチ出力２３（第３図ｂ）は、印字データ
が“ｌ”に、非印字データが“０”になっている。この
ラッチ出力２３は、インバータ２４に入力され、論理が
反転される。この結果として、インバータの出力信号２
５　（第３図Ｃ）は、印字データが“０”に、非印字デ
ータが“１”となる。出力信号２５は、３ステートバッ
ファ２６に供給される。

この３ステートバッファ２６の出力信号２７（第３図ｄ
）は、インバータ２８で論理を反転された後、その出力
としての印字データ出力２９（第３図ｅ）がシフトレジ
スタ３１に入力され、その出力としてのイネーブル信号
３２（第３図ｆ）が３ステートバッファ２６のイネーブ
ル端子に入力されるようになっている。また、３ステー
トバッファ２６の出力側は、プルアップ抵抗３３を介し
て＋側の電源Ｖｃｃと接続されている。

このため、３ステートバッファのイネーブル端子に入力
するイネーブル信号３２が“０″である場合、すなわち
前のタイミングで非印字の状態であれば、出力信号２７
　（第３図ｄ）は“０”となり、これがインバータ２８
で反転されて印字データ出力２９　（第３図ｅ）が“１
”となる。この印字データ出力２９は印字間引き回路１
８から出力される信号であり、これが“１”のとき印字
ありとなる。この場合、クロック信号１６による次のタ
イミングでシフトレジスタ３１は印字信号“１”を出力
する。従って、イネーブル信号３２はこの場合゛１”と
なる。

この印字間引き回路１８のラッチ回路２２にイメージデ
ータ２１として印字データ“１”が以後連続して供給さ
れるものとする。この場合、インバータ２４によって３
ステートバッファ２６に供給される出力信号２５は連続
して“０”となる。

しかしながら、最初の段階では前記したようにイネーブ
ル信号３２が“１”となっているために出力信号２７は
ハイインピーダンスとなる。この場合、出力信号２７は
プルアップ抵抗３３によって電源ＶＣＣにプルアップさ
れて、“１”となる。この出力信号２７は、インバータ
２８で論理を反転される。この結果、印字データ出力２
９は“０”となり、非印字となる。印字データ出力２９
が“０”となると、次のクロック信号１６でイネーブル
信号３２が“０”に変化する。これにより、印字データ
出力２９は“１”となり、印字ありとなる。以上の動作
が印字データ“１”が連続して供給されている間、繰り
返されることになる。

一方、イメージデータ２１が“０”のときには、これが
ラッチ回１ａ２２でクロック信号１６に同期してラッチ
され、インバータ２４で論理を反転されてインバータの
出力信号２５は“１”となる。

この出力信号２５が３ステートノくツファ２６に供給さ
れるため、印字データ出力２９は０”となり、非印字と
なる。

第４図は、本実施例によってメモリ２０内に格納される
印字間引き後のイメージデータを表わしたものである。

同図ａは第５図ａに示したものと全く同一のイメージデ
ータを表わしている。同図すおよび同図Ｃはそれぞれフ
ォワード方向とリバース方向の印字間引き後のイメージ
データを表わしている。これらの図に見られるように、
本実施例によれば第２図に示した上位データ受信部１１
から出力されるイメージデータ１２がフォワード方向と
リバース方向に係わらず同一方向のシリアルデータとし
て得られるので、これらを間引く位置はイメージデータ
が同一であれば全く同一となる。

なお、実施例では上位データ受信部１１が上位装置から
イメージデータの受信を行うものとして説明したが、こ
の部分自体がイメージデータの作成を行う回路装置であ
ってもよい。

〔発明の効果〕

以上説明したように、本発明によれば印字のためのイメ
ージデータをメモリに格納する前に印字間引きを行うよ
うにしたので、フォワード方向とリバース方向で同じ文
字を全く同じ印字ドツトの状態で印字することができる
という効果がある。

【図面の簡単な説明】

第１図〜第４図は本発明の一実施例を説明するためのも
ので、このうち第１図は印字間引き回路の回路図、第２
図はこの印字間引き回路を使用したプリンタの受信回路
のブロック図、第３図は印字間引き回路の動作を説明す
るための各部の波形図、第４図はメモリに格納されるイ
メージデータの内容の一例を表わした説明図、第５図は
従来の印字間引き回路を用いて印字の間引きを行った様
子を表わした説明図である。 １・・・・・・上位データ受信部、 ２・・・・・・イメージデータ、 ６・・・・・・転送りロック、 ８・・・・・・印字間引き回路、２０・・・・・・メモ
リ、１・・・・・・イメージデータ、 ２・・・・・・ラッチ回路、 ４．２８・・・・・・インバータ、 ６・・・・・・３ステートバッファ、 ９・・・・・・印字データ出力、 １・・・・・・シフ、トレジスタ、 ３・・・・・・プルアップ抵抗。 出　　願　　人 日本電気株式会社

Claims (1)

1. 【特許請求の範囲】 印字ヘッドの同一ピンに対応して供給されるシリアルな
   ２値のイメージデータを１ビットずつ順にラッチするラ
   ッチ回路と、 このラッチ回路の出力信号の論理を反転させる第１のイ
   ンバータと、 この第１のインバータの出力の供給を受ける３ステート
   バッファと、 この３ステートバッファのハイインピーダンスを論理“
   ハイ”にするためのプルアップ抵抗と、前記３ステート
   バッファの出力の論理を反転し印字間引きの行われたイ
   メージデータを格納するメモリに対してこれを出力する
   第２のインバータと、 この第２のインバータの出力信号を分岐して入力し、前
   記イメージデータについての転送用のクロックに同期さ
   せてこれをシフトさせ前記３ステートバッファを制御す
   るための制御信号を作成するシフトレジスタ とを具備することを特徴とするプリンタの印字間引き回
   路。