JPH02183697A - Remote control reception circuit - Google Patents
Remote control reception circuitInfo
- Publication number
- JPH02183697A JPH02183697A JP311989A JP311989A JPH02183697A JP H02183697 A JPH02183697 A JP H02183697A JP 311989 A JP311989 A JP 311989A JP 311989 A JP311989 A JP 311989A JP H02183697 A JPH02183697 A JP H02183697A
- Authority
- JP
- Japan
- Prior art keywords
- remote control
- circuit
- format
- signal
- leader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 abstract description 22
- 238000003708 edge detection Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、外部より入力された2種以上のフォーマット
の制御信号を判定処理することのできる遠隔制御(以下
、リモコンと記す)受信回路に関するものである。[Detailed Description of the Invention] Industrial Application Field The present invention relates to a remote control (hereinafter referred to as remote control) receiving circuit that can judge and process control signals in two or more formats input from the outside. be.
従来の技術 従来のリモコン受信回路の一例を第4図に示す。Conventional technology An example of a conventional remote control receiving circuit is shown in FIG.
コントロールブロック1から出力されたクロックは、信
号線2を経て分周回路3で分周され、信号線4にサンプ
リングクロックを出力する。リモコン入力端子5から入
力されたリモコン信号のエツジをエツジ検出回路6で検
出し、サンプリングカランタフに入力する。サンプリン
グカウンタ7は、リモコン入力信号のエツジ間隔をサン
プリングクロックでカウントする。そのカウント数によ
り、リーダー検出回路8は信号がリーダーであるか否か
を判定し、リーダーであればリーダー検出信号を信号線
9に出す。データ判定回路10は、サンプリングカウン
タ7のカウント数がある値n以上であれば1゛、n未満
であれば、°0゛と判定する回路である。この値nは、
受信するフォーマットの信号のデータ゛1゛とデータ゛
0゛との長さにより1゛とO°とを判定できるような正
の整数である。信号線9からのリーダー検出信号を受け
ると、コントロールブロック1はデータ判定回路10の
判定結果を処理する。The clock outputted from the control block 1 is frequency-divided by a frequency dividing circuit 3 via a signal line 2, and a sampling clock is outputted to a signal line 4. Edges of the remote control signal inputted from the remote control input terminal 5 are detected by an edge detection circuit 6 and input to a sampling carantuff. The sampling counter 7 counts the edge interval of the remote control input signal using the sampling clock. Based on the count, the leader detection circuit 8 determines whether the signal is a leader or not, and if it is a leader, outputs a leader detection signal to the signal line 9. The data determination circuit 10 is a circuit that determines that if the count of the sampling counter 7 is greater than or equal to a certain value n, it is 1'', and if it is less than n, it is determined to be 0''. This value n is
It is a positive integer such that 1' and O° can be determined based on the lengths of data '1' and data '0' of the received format signal. Upon receiving the reader detection signal from the signal line 9, the control block 1 processes the determination result of the data determination circuit 10.
発明が解決しようとする課題
しかし、上記従来の構成では、特定の1フオーマツトの
信号しかリーダーの検出をすることができず、2種類以
上のフォーマットのリモコン信号を判定処理することが
できないという課題がある。Problems to be Solved by the Invention However, the conventional configuration described above has the problem that it is only possible to detect a reader with a signal in one specific format, and it is not possible to judge and process remote control signals in two or more formats. be.
本発明は、2種類以上のフォーマットのリモコン信号を
判定処理できるリモコン受信回路を構成することを目的
とする。SUMMARY OF THE INVENTION An object of the present invention is to configure a remote control receiving circuit capable of determining and processing remote control signals of two or more formats.
課題を解決するための手段
本発明は、上記課題を解決するために、複数のフォーマ
ットのリーダーを検出し入力信号のフォーマットを判別
する機能を有し、判定されたフォーマットに応じてデー
タを処理するリモコン受信回路である。Means for Solving the Problems In order to solve the above problems, the present invention has a function of detecting readers of a plurality of formats and determining the format of an input signal, and processes data according to the determined format. This is a remote control receiving circuit.
作用
この構成によって、2種類以上のフォーマットのリモコ
ン信号を判定処理することができる。Function: With this configuration, it is possible to judge and process remote control signals in two or more formats.
実施例 本発明の第1の実施例について説明する。Example A first embodiment of the present invention will be described.
本実施例は、リモコン入力信号のリーダーを検出し、入
力信号のフォーマットを判定するリモコン回路を構成す
るためのものである。This embodiment is for configuring a remote control circuit that detects a reader of a remote control input signal and determines the format of the input signal.
第1の実施例のブロック図を第1図に示す。A block diagram of the first embodiment is shown in FIG.
コントロールブロック1より出たクロックは信号線2を
経て分周回路3で分周し、サンプリングクロックを信号
n4に出力する。リモコン信号はノモコン入力端子5よ
り入力され、エツジ検出回路6によりエツジが検出され
る。サンプリングカウンタ7はリモコン信号のエツジと
エツジの間隔をサンプリングクロックでカウントする。A clock output from the control block 1 passes through a signal line 2, is frequency-divided by a frequency divider circuit 3, and outputs a sampling clock as a signal n4. A remote control signal is inputted from a remote controller input terminal 5, and an edge is detected by an edge detection circuit 6. The sampling counter 7 counts the interval between edges of the remote control signal using a sampling clock.
そのカウント数が特定のフォーマットのリーダーの長さ
に対応した時、リーダー検出判定回路11より出力され
つるリーダー検出フォーマット判定信号12a、12b
・・・のうち、検出されたリーダーのフォーマットにあ
たる信号12iが出て、コントロールブロック1に伝わ
る。When the counted number corresponds to the length of the leader of a specific format, the leader detection format judgment signals 12a and 12b are outputted from the reader detection judgment circuit 11.
..., a signal 12i corresponding to the format of the detected reader is output and transmitted to the control block 1.
データ判定回路10は、リモコン入力信号のエツジ間の
サンプリングカウンタ7のカウント数がある整数値n以
上であれば1゛ n未漢であればO゛と判定する回路で
ある。The data determination circuit 10 is a circuit that determines that if the count of the sampling counter 7 between the edges of the remote control input signal is greater than or equal to a certain integer value n, it is 1', and if it is less than n, it is determined to be O'.
コントロールブロック1は、リーダー検出フォーマット
判定信号を受けるとデータ判定回路10の判定結果の処
理を開始する。When the control block 1 receives the reader detection format determination signal, it starts processing the determination result of the data determination circuit 10.
この構成により、リモコン入力信号のリーダーを検出し
、入力信号のフォーマットを判定することができる。With this configuration, the reader of the remote control input signal can be detected and the format of the input signal can be determined.
次に、第2の実施例について説明する。Next, a second example will be described.
これは、リーダー検出判定回路より出力されたり一グー
検出フォーマット判定信号により、サンプリングカウン
タのサンプルクロックの周波数を制御するためのもので
ある。This is for controlling the frequency of the sample clock of the sampling counter based on the output from the reader detection/judgment circuit or the one-go detection format judgment signal.
第2の実施例のブロック図を第2図に示す。A block diagram of the second embodiment is shown in FIG.
コントロールブロック1より出力されるクロックは信号
線2を経て分周回路13aへ入る。出力信号は信号線1
4aを経てさらに1個以上の分周回路13b、13C・
・・へと順次入力され1通過した分周回路によって異な
る周波数のクロックを生じることができる。これらのク
ロック14a。The clock output from the control block 1 enters the frequency dividing circuit 13a via the signal line 2. The output signal is signal line 1
4a, one or more frequency dividing circuits 13b, 13C.
It is possible to generate clocks of different frequencies by the frequency divider circuit that is sequentially input to and passed through once. These clocks 14a.
14b、14G・・・はサンプリングクロック選択回路
15へ入力される。初期状態では信号線14aの最大周
波数のクロックがサンプリングクロックとして選択され
るように設定する。14b, 14G, . . . are input to the sampling clock selection circuit 15. In the initial state, the clock with the highest frequency of the signal line 14a is set to be selected as the sampling clock.
」モコン入力端子5からリモコン信号が入力されると、
エツジ検出回路6を経てサンプリングカウンタ7へ入力
される。リモコン信号のエツジ間隔をサンプリングクロ
ックでカウントする。"When a remote control signal is input from the remote control input terminal 5,
The signal is inputted to the sampling counter 7 via the edge detection circuit 6. Count the edge interval of the remote control signal using the sampling clock.
そのカウント数が特定のフォーマットのリーダーの長さ
に対応した時、リーダー検出判定回路11より出力され
うるリーダー検出フォーマット判定信号が各信号線12
a、12b・・・に出力され、そのうち、検出されたリ
ーダーのフォーマットにあたる信号が出て、コントロー
ルブロック1に伝わる。また、リーダー検出フォーマッ
ト判定信号はサンプリングクロック選択回路15へも入
力され、サンプリングクロックとして、検出されたフォ
ーマットのデータ判定に適するクロックを選択する。When the count corresponds to the length of the reader of a specific format, a reader detection format determination signal that can be output from the reader detection determination circuit 11 is transmitted to each signal line 12.
a, 12b, . The reader detection format determination signal is also input to the sampling clock selection circuit 15, which selects a clock suitable for data determination of the detected format as the sampling clock.
データ判定回路10は、選択されたクロックをサンプリ
ングクロックとしたカウント数によりリモコンデータを
判定する。The data determination circuit 10 determines remote control data based on the count using the selected clock as the sampling clock.
データを処理した後は、サンプリングクロックを最大周
波数のクロックに設定し直して、再度リーダーが入力さ
れるのを待つ。After processing the data, reset the sampling clock to the highest frequency clock and wait for reader input again.
この構成により、入力信号のフォーマットの判定と、フ
ォーマットに応じたサンプリングクロ・ツクでデータ判
定を行うことができる。With this configuration, it is possible to determine the format of the input signal and to perform data determination using a sampling clock corresponding to the format.
第3の実施例について説明する。A third example will be described.
これは、複数のデータ判定回路を持ち、リーダー検出判
定回路より出力されたリーダー検出フォーマット判定信
号により、処理するデータ回路を選択するものである。This has a plurality of data determination circuits, and selects the data circuit to be processed based on a reader detection format determination signal output from the reader detection determination circuit.
第3の実施例のブロック図を第3図に示す。A block diagram of the third embodiment is shown in FIG.
コントロールブロック1より出力されるクロ・ツク2を
分周回路3に入力して、サンプリングクロックを信号線
4に出力する。リモコン入力端子5より入力されたリモ
コン信号はエツジ検出回路6でエツジが検出される。サ
ンプリングカウンタ7は、信号線4からのサンプリング
クロックでリモコン信号のエツジ間隔をカウントする。A clock 2 outputted from a control block 1 is input to a frequency dividing circuit 3, and a sampling clock is outputted to a signal line 4. Edges of the remote control signal inputted from the remote control input terminal 5 are detected by an edge detection circuit 6. The sampling counter 7 counts the edge interval of the remote control signal using the sampling clock from the signal line 4.
そのカウント数が特定フォーマットのリーダーの長さに
対応した時、リーダー検出判定回路11より信号線12
a、12b・・・に出力されうるリーダー検出フォーマ
ット判定信号のうち、検出されたリーダーのフォーマッ
トにあたる信号12eが出て、コントロールブロック1
に伝わる。When the counted number corresponds to the length of the reader of the specific format, the reader detection judgment circuit 11 sends the signal line 12
Among the reader detection format determination signals that can be output to a, 12b, . . . , a signal 12e corresponding to the format of the detected reader is output, and the control block 1
It is transmitted to
データ判定回路16a、16b・・・は、リモコンデー
タ判定の境界値をそれぞれ違う値で設定しておく。リー
ダー検出フォーマット判定信号12eは、データ選択回
路17に入力され、複数あるデータ判定回路16a、1
6b・・・のうち、検出されたフォーマットに最も適し
た境界値を持つデータ判定回路16mを選択する。コン
トロールブロック1は、選択されたデータ判定回路16
mの判定結果をリモコンデータとして処理する。The data determination circuits 16a, 16b, . . . set different boundary values for remote control data determination. The reader detection format judgment signal 12e is input to the data selection circuit 17, and the plurality of data judgment circuits 16a, 1
6b..., the data judgment circuit 16m having the boundary value most suitable for the detected format is selected. The control block 1 controls the selected data determination circuit 16.
The determination result of m is processed as remote control data.
この構成により、入力信号のフォーマットを判定し、そ
れぞれのフォーマットに応じたデータ判定回路を用いて
データの判定を行うことができる。With this configuration, it is possible to determine the format of an input signal and to perform data determination using a data determination circuit corresponding to each format.
発明の効果
このように、本発明によれば、2種類以上のフォーマッ
トのリモコン信号のフォーマットを判別し、データを判
定処理できるという優れた効果を奏することができる。Effects of the Invention As described above, according to the present invention, it is possible to achieve the excellent effect of being able to discriminate the format of a remote control signal of two or more formats and to perform judgment processing on data.
第1図は本発明の第1の実施例回路のブロック図、第2
図は本発明の第2の実施例回路のブロック図、第3図は
本発明の第3の実施例回路のブロック図、第4図は従来
用いられてきたリモコン受信回路のブロック図である。
1・・・・・・コントロールブロック、2・・・・・・
クロック信号線、3. 13 a、 13 b、
13 c=−−分周回路、4・・・・・・サンプリング
クロック信号線、5・・・・・・リモコン入力端子、6
・・・・・・エツジ検出回路、7・・・・・・サンプリ
ングカウンタ、8・・・・・・リーダー検出回路、9・
・・・・・リーダー検出信号線、10.16a。
16b・・・・・・データ判定回路、11・・・・・・
リーダー検出判定回路、12a、12b・・・・・・リ
ーダー検出フォーマット判定信号線、14a、14b、
14c・・・・・・分周クロック信号線、15・・・・
・・サンプリングクロック選択回路、17・・・・・・
データ選択回路代理人の氏名 弁理士 粟野重孝 ほか
1名第
図
第
図
第
図FIG. 1 is a block diagram of a circuit according to a first embodiment of the present invention, and FIG.
FIG. 3 is a block diagram of a circuit according to a second embodiment of the present invention, FIG. 3 is a block diagram of a circuit according to a third embodiment of the present invention, and FIG. 4 is a block diagram of a conventional remote control receiving circuit. 1... Control block, 2...
Clock signal line, 3. 13 a, 13 b,
13 c=--frequency divider circuit, 4... sampling clock signal line, 5... remote control input terminal, 6
...Edge detection circuit, 7...Sampling counter, 8...Reader detection circuit, 9.
...Reader detection signal line, 10.16a. 16b...Data judgment circuit, 11...
Reader detection judgment circuit, 12a, 12b...Reader detection format judgment signal line, 14a, 14b,
14c...Divided clock signal line, 15...
...Sampling clock selection circuit, 17...
Name of data selection circuit agent: Patent attorney Shigetaka Awano and one other person
Claims (3)
ダーを、内部で発生するサンプリングクロックのカウン
ト数により検出し、入力信号のフォーマットを判定する
機能を有する遠隔制御受信回路。(1) A remote control receiving circuit that has a function of detecting the reader of two or more types of control signals with different formats based on the count number of an internally generated sampling clock and determining the format of the input signal.
ロックの周波数を制御する機能を兼ね備えた遠隔制御受
信回路。(2) A remote control receiving circuit that also has the function of controlling the frequency of the sampling clock according to the format of the input signal.
定回路のうちから特定のデータ判定回路を選択する機能
を兼ね備えた遠隔制御受信回路。(3) A remote control receiving circuit that has the function of selecting a specific data judgment circuit from among a plurality of data judgment circuits according to the format of the input signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP311989A JPH02183697A (en) | 1989-01-10 | 1989-01-10 | Remote control reception circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP311989A JPH02183697A (en) | 1989-01-10 | 1989-01-10 | Remote control reception circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02183697A true JPH02183697A (en) | 1990-07-18 |
Family
ID=11548471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP311989A Pending JPH02183697A (en) | 1989-01-10 | 1989-01-10 | Remote control reception circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02183697A (en) |
-
1989
- 1989-01-10 JP JP311989A patent/JPH02183697A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4068180A (en) | Methods and apparatus for enhancing resolution in pulse analysis | |
JPH02183697A (en) | Remote control reception circuit | |
JPS5818734A (en) | Key input detecting circuit system | |
JPS5866136A (en) | Interruption detection | |
JPH0358217B2 (en) | ||
JPH03258059A (en) | Speed setting system | |
JP2923979B2 (en) | Frequency detection circuit | |
JPH04336724A (en) | Serial receiver | |
JPS63290425A (en) | Reception pattern speed detector | |
KR100431748B1 (en) | Vertical synchronous signal Detector | |
KR100218467B1 (en) | Automatic dial signal recognition apparatus for telephone | |
JPH03252526A (en) | Sensor output circuit | |
JPH08191320A (en) | Data communication system | |
JPH1165893A (en) | Watchdog time-out detection time reset system | |
JPS6133055A (en) | Conversion circuit of communication speed | |
JPH09134294A (en) | Interruption control circuit | |
JPS6379444A (en) | Serial data receiver | |
JPS60233950A (en) | System discriminating device in am stereo receiver | |
JPH0575892A (en) | Signal discrimination circuit | |
JPH0332138A (en) | Interface controller | |
JPH0474231A (en) | Interruption control circuit | |
JPS62172442A (en) | Detection device for runaway of microcomputer | |
JPH04112225A (en) | Integrated circuit device | |
JPH0832571A (en) | Frame signal detection system | |
JPH04354220A (en) | Start bit detection circuit |