JPH02181426A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は半導体装置の製造方法に関する。さらに詳し
くは、高融点ゲート［極を用いたＭＯＳ型半導体素子を
有する半導体装置の製造方法に関する。

（ロ）従来の技術および課題 集積度の高いＭＯＳ型半導体素子を形成する半導体装置
例えばＶＬＳ　Ｉ等の製造においては、最近、素子の微
細化と共にゲート電極配線、ソース・ドレイン部を低抵
抗化する必要性が生じる。この低抵抗化の１つの方法と
して融点が高くかつ比抵抗がより小さい電極材料である
タングステン（Ｗ）を、選択成長法によりゲート部およ
びソース・ドレイン部に自己整合的に張り付け、低抵抗
化する技術がある。

しかし上記方法には下記する大きな問題がある。

すなわち、 ■　高温熱処理工程（１３ＰＳＧリフロー、９５０〜１
０００℃）を行ったときに、タングステン膜とシリコン
半導体基板との界面にタングステンシリケイト（ＷＳｉ
、）層が形成され、ゲート絶縁膜破壊、ソース・ドレイ
ン部の接続リーク増大等が生じること、 ■　コンタクトホール形成、Ａｌ−８ｉ配線形成を行っ
た後に、４４０℃程度のシンタリングを行うが、このと
きＡＩとＷが反応しＡ１のＳｉ貫き抜けに対するバリア
性が劣化すること、 ■　絶縁膜（ＮＳＣ／ＢＰＳＧ膜）を堆積し熱処理を行
うと、酸化性雰囲気にあるためＷ／ＮＳＧ界面にＷＯ８
膜が形成される。このＷＯ８膜は高温で不安定であり分
解し易く、そのためＷ／ＮＳＧ界面に空隙が形成され、
Ｗ／Ｎ　Ｓ　Ｇ膜の密着性が悪くなり、特性が不安定に
なること、等である。

この発明はかかる状況に鑑みなされたものであり、耐熱
性を有し、Ａ１・Ｓｉ膜に対するバリア性を向上し、か
つＮＳＣ／ＢＰＳＧ絶縁膜形成が容易になりうる半導体
装置の製造方法を提供しようとするものである。

（ハ）課題を解決するための手段 かくしてこの発明によれば、シリコン半導体基板に予め
ゲート部およびソース・ドレイン部を設け、次いでこれ
らのゲート部表面およびソース・ドレイン部表面にタン
グステン膜を選択形成させた後、この半導体基板をアン
モニアガス中でアニーリング処理することにより、上記
タングステン膜を窒化処理することを特徴とする半導体
装置の製造方法が提供される。

この発明においては、所定の導電型不純物がドーピング
されたシリコン（Ｓｉ）基板に、予めゲート部およびソ
ース・ドレイン部が設けられた半導体基板が用いられる
。この半導体基板のゲート部およびソース・ドレイン部
の形成は、当該分野で公知の方法により設けられる。

この発明において、上記基板上のゲート部およびソース
・ドレイン部表面には、タングステン膜が自己整合的に
選択形成される。このタングステン膜の選択形成は例え
ばＣＶＤ法、スパッタリング法等当該分野で公知の方法
を用いて形成することができる。ＣＶＤ法による場合は
、例えば５ｉｌ１４とＷＦ、とを用いて４００〜５００
℃で行うことができる。上記タングステン膜は、その膜
厚が５００Å以上に形成される。これ以下の場合は所定
の低抵抗化が図れない点で好ましくない。

この発明において、上記のごとくタングステン膜が選択
形成された半導体基板は、アニーリング処理に付される
。この発明において該処理は酸素を排除したアンモニア
ガス雰囲気中で所定温度、所定時間にて行われる。上記
温度としては７００’Ｃ以上、ことに８００〜９００℃
が好ましい。この加熱炉としては電気炉、グラファイト
ヒータ炉、ランプ加熱炉が用いられるが、なかでもラン
プ加熱炉は瞬時加熱が行われ酸素の巻き込み防止に有効
であり、高品質の窒化タングステンがタングステン膜表
面および線膜とシリコン基板との界面に形成されるので
好ましい。また加熱時間としてはｌ−１０分程度が挙げ
られる。

以上のごとく上記アンモニア雰囲気中でアニーング処理
された半導体基板のタングステン膜上には、当該分野で
公知の方法により、通常の層間絶縁膜（１３ＰＳＧ／Ｎ
ＳＣ等）の堆積が行われ、次いで所定のコンタクトホー
ルの形成およびＡＩ・Ｓｉ等による配線の形成が行われ
る。

（ニ）作用 この発明によれば、シリコン半導体基板に予め形成され
たゲート部およびソース・ドレイン部表面に、タングス
テン膜を選択形成させた後、この半導体基板をアンモニ
アガス中でアニーリング処理することにより、上記タン
グステン膜中をアンモニアガスが拡散して、該タングス
テン膜表面および線膜とシリコン半導体基板との界面に
は、タングステンの窒化膜が生成されることとなる。こ
のタングステンの窒化膜は耐熱性、耐酸化性に優れてい
るので、これ以後の高温処理の際、タングステン膜とシ
リコン基板界面でのシリサイド層の形成が抑制されるこ
ととなる。

以下実施例によりこの発明の詳細な説明するが、これに
よりこの発明は限定されるものではない。

（ホ）実施例 実施例！ まず、シリコンにホウ素をドープしたＰ型の半導体基板
１を高温の酸化雰囲気中にさらして酸化シリコン（絶縁
膜２）を成長させた。次にこの絶縁膜２上に、ＣＶＤ法
により多結晶ポリシリコン層３を堆積し、この堆積層を
反応性イオンエッヂフグ法により、所定形状にエツチン
グした後、ホトリソグラフの手法により、絶縁膜からな
るザイドウォール４をこの多結晶ポリシリコン層３の側
周に残存形成し、この層３を設けた半導体基板Ｉ上方か
らＡｓ（ヒ素イオン）をイオン照射して、ゲート電極部
５、ソース６およびドレイン７を形成した（第１図（ａ
））。

次に上記半導体基板１をＣＶＤ装置に入れ、該基板１の
ゲート電極部５、ソース６およびドレイン７上に、厚さ
１０００人のタングステン（Ｗ）膜８を自己整合的に選
択成長させた（第１図（ｂ））。

次に上記半導体基板Ｉを、ランプ加熱炉に入れ酸素を排
除してアンモニアガス（Ｎ　Ｈ、’）雰囲気中で８００
〜９００℃で１０分間アニーリング処理に付した。これ
によりタングステン膜の表面および該タングステン膜と
シリコン基板１との界面には、窒化タングステン（Ｗ−
Ｎ）膜が形成された（第１図（Ｃ））。

次に上記半導体基板ＩをＣＶＤ装置に入れ、常圧で絶縁
膜（ＮＳＣ／ＢＰＳＧ）９を堆積し、９５０〜１０００
℃の電気炉中で窒素ガス雰囲気にて３０分間平坦化処理
した（第１図（ｄ））後、コンタクトホールを形成し次
いでＡｌ−５ｉ配線を施しく第１図（ｅ乃、最後に４４
０℃程度の水素ガス雰囲気中で３０分間シンタリングを
行って、Ｍ　ＯＳ　−Ｆ　Ｅ　Ｔ半導体素子を得た。

以上の工程を経て製造された半導体装置は、以下に示す
特徴を有していた。

■　１０００℃程度の高温熱処理を行っても、タングス
テンとシリコンとの相互拡散が抑制され、シリサイド層
が形成されていない。

■　Ａ１Ｓｉを堆積して４４０℃程度の熱処理を行って
も、ＡＩとタングステンとの反応が防止され、タングス
テン膜のバリア性が向上している。

■　またタングステン膜上に常圧ＣＶＤによりＮＳＣ膜
（４００℃前後）を形成するとき、酸化性雰囲気にあっ
てもタングステン膜に形成されるＷ・Ｎ層により酸化反
応が防止され、Ｗ／ＮＳＣ界面の特性が安定になる。

（へ）発明の効果 この発明によれば、耐熱性を有し、Ａｌ−９ｉ膜に対す
るバリア性を向上し、かつＮＳＧ／ＢＰＳＧ等の層間絶
縁膜形成が容品にでき、安定した電流特性を有する半導
体装置を提供することができる。

【図面の簡単な説明】

第１図は、この発明の一例の半導体装置の製造方法を、
断面概略図により説明する工程説明図である。 ｌ・・・・・・シリコン半導体基板、 ２・・・・・・酸化シリコン（絶縁膜）、３・・・・・
・多結晶ポリシリコン層、４・・・・・・サイドウオー
ル、 ５・・・・・・ゲート電極部、　　６・・・・・・ソー
ス、７・・・・・・ドレイン、　　　　８・・・・・・
タングステン膜、９・・・・・・絶縁膜（ＮＳＧ／ＢＰ
ＳＧ）。 （ａ） １１１１　　図 （ｂ） （Ｃ）

Claims (1)

【特許請求の範囲】
1. １、シリコン半導体基板に予めゲート部およびソース・
   ドレイン部を設け、次いでこれらのゲート部表面および
   ソース・ドレイン部表面にタングステン膜を選択形成さ
   せた後、この半導体基板をアンモニアガス中でアニーリ
   ング処理することにより、上記タングステン膜を窒化処
   理することを特徴とする半導体装置の製造方法。