JPH0218097A - 半導体装置カード - Google Patents
半導体装置カードInfo
- Publication number
- JPH0218097A JPH0218097A JP63168412A JP16841288A JPH0218097A JP H0218097 A JPH0218097 A JP H0218097A JP 63168412 A JP63168412 A JP 63168412A JP 16841288 A JP16841288 A JP 16841288A JP H0218097 A JPH0218097 A JP H0218097A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- device card
- metal plate
- package
- packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000000853 adhesive Substances 0.000 claims abstract description 7
- 230000001070 adhesive effect Effects 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明ハコンピュータ等のデータ記憶媒体等に利用す
る半導体装置カードに関するものである０〔従来の技術
〕 第３図は従来の半導体装置カードの構造を示す斜視図で
あり、図において、（１）は電気回路基板、（２）は電
気回路基板（１）上に搭載された半導体記憶素子、（３
）は電気回路基板（１）と外部システム（図示せず）と
を電気的、物理的に接続するためのコネクタ、（４）は
これらの半導体記憶装置を上下２面よりはさみ込み接着
される半導体装置カードパッケージ、Ｃ５）は半導体装
置カードパッケージ（４）表面に接着される金属板であ
る。金属板（５）は半導体装置カード内部の半導体装置
を人体等の静電気から保護するためのものである。
る半導体装置カードに関するものである０〔従来の技術
〕 第３図は従来の半導体装置カードの構造を示す斜視図で
あり、図において、（１）は電気回路基板、（２）は電
気回路基板（１）上に搭載された半導体記憶素子、（３
）は電気回路基板（１）と外部システム（図示せず）と
を電気的、物理的に接続するためのコネクタ、（４）は
これらの半導体記憶装置を上下２面よりはさみ込み接着
される半導体装置カードパッケージ、Ｃ５）は半導体装
置カードパッケージ（４）表面に接着される金属板であ
る。金属板（５）は半導体装置カード内部の半導体装置
を人体等の静電気から保護するためのものである。
次に構成について説明する。まず、半導体記憶素子（２
）、外部システムとの接続のためのコネクタ（３）等を
搭載、実装した電気回路基板（１）を表裏両面より２枚
の半導体装置カードパッケージ（４）によりはさみ込む
。これらの半導体装置カードパッケージ（４）の外周枠
部にはあらかじめ接着剤等が塗布されておりはり合せ後
、加圧、乾燥する。その後、あらかじめ裏面に接着剤等
を塗布された金属板（５）ヲ半導体装置カードパッケー
ジの表面の所定の位置にはり加圧、乾燥し１枚の単導体
装置カードとなる◇ （発明が解決しようとする１１題） 従来の半導体装置カードは以上のように構成されている
ので、金属板を半導体装置カードパッケージに接着せね
ばならず、そのため半導体装置カードを曲げた場合の金
属板の接着強度、また半導体装置カードパッケージ本体
の強度、更にはその接着に用いる接着剤等の塗布作業、
接着作業の必要性などの問題点があった〇 この発明は上記のような問題点を解消するためになされ
たもので、金属板の接着作業、そのための接着剤の塗布
作業、更には半導体装置カードパッケージの強度向上を
目的とする。
）、外部システムとの接続のためのコネクタ（３）等を
搭載、実装した電気回路基板（１）を表裏両面より２枚
の半導体装置カードパッケージ（４）によりはさみ込む
。これらの半導体装置カードパッケージ（４）の外周枠
部にはあらかじめ接着剤等が塗布されておりはり合せ後
、加圧、乾燥する。その後、あらかじめ裏面に接着剤等
を塗布された金属板（５）ヲ半導体装置カードパッケー
ジの表面の所定の位置にはり加圧、乾燥し１枚の単導体
装置カードとなる◇ （発明が解決しようとする１１題） 従来の半導体装置カードは以上のように構成されている
ので、金属板を半導体装置カードパッケージに接着せね
ばならず、そのため半導体装置カードを曲げた場合の金
属板の接着強度、また半導体装置カードパッケージ本体
の強度、更にはその接着に用いる接着剤等の塗布作業、
接着作業の必要性などの問題点があった〇 この発明は上記のような問題点を解消するためになされ
たもので、金属板の接着作業、そのための接着剤の塗布
作業、更には半導体装置カードパッケージの強度向上を
目的とする。
この発明に係る半導体装置カードは、その外装の牛導体
装置カードパッナージ内に金属板を一体に成形したもの
である。
装置カードパッナージ内に金属板を一体に成形したもの
である。
この発明における半導体装置カードは、半導体装置カー
ドパッケージと金属板を一体成形したことによシ、その
金属板の接着作業が省略され、更に半導体装置カードパ
ッケージの機械的強度が向上する。
ドパッケージと金属板を一体成形したことによシ、その
金属板の接着作業が省略され、更に半導体装置カードパ
ッケージの機械的強度が向上する。
以下、この発明の一実施例について説明する。
第１図（ａ）は半導体装置カードの構造を示す斜視図、
第１図（ｂ）は第１図に示すｌ−１線における断面図、
第２図はこの発明の他の実施例を示す半導体装置カード
の断面図である。図において（１）は電気回路基板、（
２）は電気回路基板（１）上に搭載された半導体記憶素
子、Ｃ３）は電気回路基板（１）と外部システム（図示
せず）とを電気的、物理的に接続するためのコネクタ、
（ハ）はこれらの半導体装置を上下２面よシはさみ込み
接着される半導体装置カードパッケージであり、＠は半
導体装置カードパッケージ＠内に一体成形された金属板
である。
第１図（ｂ）は第１図に示すｌ−１線における断面図、
第２図はこの発明の他の実施例を示す半導体装置カード
の断面図である。図において（１）は電気回路基板、（
２）は電気回路基板（１）上に搭載された半導体記憶素
子、Ｃ３）は電気回路基板（１）と外部システム（図示
せず）とを電気的、物理的に接続するためのコネクタ、
（ハ）はこれらの半導体装置を上下２面よシはさみ込み
接着される半導体装置カードパッケージであり、＠は半
導体装置カードパッケージ＠内に一体成形された金属板
である。
次に構成について説明する。まず、半導体記憶素子（２
）ｓ外部システムとの接続のだめのコネクタ（３）等を
搭載、実装した電気回路基板（１）を表裏両面より２枚
の半導体装置カードパッケージ（ハ）によりはさみ込む
。これらの半導体装置カードパッケージ（ハ）の外周枠
部にはあらかじめ接着剤等が塗布されており、はり合せ
後、加圧、乾燥し１枚の半導体装置カードを得る。
）ｓ外部システムとの接続のだめのコネクタ（３）等を
搭載、実装した電気回路基板（１）を表裏両面より２枚
の半導体装置カードパッケージ（ハ）によりはさみ込む
。これらの半導体装置カードパッケージ（ハ）の外周枠
部にはあらかじめ接着剤等が塗布されており、はり合せ
後、加圧、乾燥し１枚の半導体装置カードを得る。
この２枚のパッケージ（財）にはそれぞれあらかじめパ
ッケージ成形と同時に静電気破壊防止用の金り板（至）
が一体成形されているものである。
ッケージ成形と同時に静電気破壊防止用の金り板（至）
が一体成形されているものである。
なお、上記実施例では半導体装置カードパッケージ（財
）の内部に金属板（イ）を一体成形したものを示したが
、第２図（＆）に示すごとく半導体装置カードパッケー
ジ（ハ）の表面、又は第２図（ｂ）に示すこと〈半導体
装置カード（ハ）の裏面に金属板＠を一体成形してもよ
い。
）の内部に金属板（イ）を一体成形したものを示したが
、第２図（＆）に示すごとく半導体装置カードパッケー
ジ（ハ）の表面、又は第２図（ｂ）に示すこと〈半導体
装置カード（ハ）の裏面に金属板＠を一体成形してもよ
い。
以上のようにこの発明によれば静電気破壊防止用金属板
を半導体装置カードパッケージと一体成形したので、金
属板接着工程の省略、半導体装置カードパッケージの強
度向上より信頼性のより高≠ものが得られる効果がある
。
を半導体装置カードパッケージと一体成形したので、金
属板接着工程の省略、半導体装置カードパッケージの強
度向上より信頼性のより高≠ものが得られる効果がある
。
第１図はこの発明の一実施例による半導体装置カードの
構造を示す斜視図、第２図はこの発明の他の実施例によ
る半導体装置カードの断面図、第３図は従来の半導体装
置カードの構造を示す斜視図である。 図において、（１）は電気回路基板、（２）は半導体記
憶素子、（３）はコネクタ、（財）は半導体装置カード
パッケージ、（至）は金属板である。 なお、図中、同一符号は同一、又は相当部分を示す０
構造を示す斜視図、第２図はこの発明の他の実施例によ
る半導体装置カードの断面図、第３図は従来の半導体装
置カードの構造を示す斜視図である。 図において、（１）は電気回路基板、（２）は半導体記
憶素子、（３）はコネクタ、（財）は半導体装置カード
パッケージ、（至）は金属板である。 なお、図中、同一符号は同一、又は相当部分を示す０
Claims (1)
- 半導体記憶素子等を搭載した電気回路基板を２枚のプラ
スチック等で成形されたパッケージで両面よりはさみ込
み、上記２枚のパッケージを接着剤等で貼り合せること
によつて成る半導体装置カードにおいて、各パッケージ
の内部に金属板を、パッケージ成形と同時に一体成形し
たことを特徴とする半導体装置カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168412A JPH0218097A (ja) | 1988-07-06 | 1988-07-06 | 半導体装置カード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168412A JPH0218097A (ja) | 1988-07-06 | 1988-07-06 | 半導体装置カード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0218097A true JPH0218097A (ja) | 1990-01-22 |
Family
ID=15867647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168412A Pending JPH0218097A (ja) | 1988-07-06 | 1988-07-06 | 半導体装置カード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0218097A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02286399A (ja) * | 1989-04-28 | 1990-11-26 | Seiko Epson Corp | メモリカード |
| USRE36540E (en) * | 1993-07-15 | 2000-02-01 | Methode Electronics, Inc. | Method of manufacturing a memory card package |
-
1988
- 1988-07-06 JP JP63168412A patent/JPH0218097A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02286399A (ja) * | 1989-04-28 | 1990-11-26 | Seiko Epson Corp | メモリカード |
| USRE36540E (en) * | 1993-07-15 | 2000-02-01 | Methode Electronics, Inc. | Method of manufacturing a memory card package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3349058B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPH0218097A (ja) | 半導体装置カード | |
| JP3502396B2 (ja) | 接着接合部 | |
| JPS5990183A (ja) | カ−ド | |
| JPS61204788A (ja) | 携持用電子装置 | |
| JP2716405B2 (ja) | 半導体装置およびその製造方法 | |
| JP3661309B2 (ja) | センサの実装構造 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH01287934A (ja) | フレキシブルプリント基板へのｉｃチツプ搭載構造 | |
| JP2815984B2 (ja) | 半導体装置 | |
| JPH0995076A (ja) | Ｉｃカード | |
| JPS62186553A (ja) | ワイヤボンデイング部のモ−ルド構造 | |
| JP3130826B2 (ja) | 半導体装置 | |
| JPS63288029A (ja) | 樹脂封止型半導体装置 | |
| JPH05152506A (ja) | 半導体集積回路装置 | |
| JPH0995075A (ja) | Ｉｃカード | |
| JPH0664380A (ja) | Ｉｃカード | |
| TW504810B (en) | Chip package with low stress | |
| JPH0437597A (ja) | Ｉｃカード | |
| JPH0396395A (ja) | Ｉｃカード | |
| KR20000059297A (ko) | 반도체 칩 패키지 | |
| JPS60129895A (ja) | カ−ド状小型電子機器 | |
| JP2000208674A5 (ja) | ||
| JPH03290297A (ja) | 半導体装置カード |