JPH02179145A - 直交振幅変調によるデータ伝送方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ＩＩＡ要］ 信号点配置を多次元化して伝送する直交振幅変調（ＱＡ
Ｍ）によるデータ伝送方式に関し、Ｓ／Ｎエラーレート
を大幅に向上することを目的とし、 ０度の位相軸をもつ第１の信号点配置と、９０度位相回
転した位相軸をもつ第２の信号点配置を単価し、送信側
は伝送データ中の所定１ビット（冗長１ビット）の０．
１に対応して第１又は第２の信号点配置を選択した復に
多次元化して伝送し、受信側では、どちらの位相軸で多
次元化されているかを判別して所定１ビットを再現し、
また判別した位相軸による受信信号から残りデータを再
現するように構成する。

［産業上の利用分野］ 本発明は、信号点配置を多次元化して伝送する直交振幅
変調によるデータ伝送方式に関する。

直交振幅変調によるデータ伝送方式にあっては、伝送速
度を向上するために信号点配置の多値化が行なわれてい
る。しかしながら、変復調器自体の出力できる電力等に
よる制約のため、多値化にも限界がある。このため、多
値化された信号点配置を時間軸上で分けて復数回で伝送
する多次元化、即ちマルチデイメンジョン伝送が行なわ
れている。

このようなマルチデイメンジョン伝送にあっては、エラ
ーレートを大幅に改善できるように信号点配置を多次元
化することが望まれる。

［従来技術］ 従来の直交振幅変調（ＱＡＭ）によるマルチデイメンジ
ョン伝送にあっては、最初データソースから与えられる
直列のデータビット列を分υｊする。

次に、１変調当りのビット＠［１に応じて２　個に多値
化された振幅、位相位置に各信号点の配置を行なうと共
に、１シンボル系列のビット長１を１変調当りのビット
数ｎで割って、ｍフレームに分【プ、各フレーム毎にそ
のフレームを構成するビットのコードを所定の信号点位
置に割り当て、時間軸上でｍ回に分りで伝送する多次元
化伝送を行なっている。こうした方式は、１セＩ聞昭６
１−２４．８６４５号、特開昭６０−１８２２４６号公
報に述べられている。

［発明が解決しようとする課題］ しかしながら、このような従来の直交振幅変調によるデ
ータ伝送にあっては、全てのビットを特定の信号点に割
り当てる方式であるために、信号点配置を多次元化した
際、データ伝送速度を高くして多次元化を図ると各々の
単位の信号点配置の信号点を増加さけ′る必要かあるた
め、パワーの最小化が不十分で平均パワーを下げること
ができない。このため、信号点間のユークリッド距離を
短く設定せざるを１ｑず、その結果Ｓ／Ｎエラーレート
を充分に改善することができない問題があった。

また１シンボル系列が冗長ビットｂｎを含むｂｎ〜ｂｏ
ビットで構成されていた場合、本来の伝送データを構成
するｂＯ−１〜ｂｏビットでは例えば２次元×３回−６
次元の多次元化で済んでいた：しのが、冗長１ビットの
付加により更に信号点配置の伝送が１回増えた２次元×
４回−８次元の多次元化となり、データ伝送時間が長く
なる問題もあった。

本発明は、このような従来の問題点に鑑みてなされたも
ので、Ｓ／Ｎエラーレートを大幅に向上できるように信
号点配置を多次元化する直交変調によるデータ伝送法式
を提供することを目的とする。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、まず本発明は、伝送データの信号点配
置を多次元化して伝送する直交振幅変調によるデータ伝
送方式を対象とする。

このようなデータ伝送方式について本発明にあっては、
第１図（ａ　）に示す位相軸が０度となる第１の信号点
配置Ａと、第１の信号点配置Ａに対し９０度何回転た位
相軸をもつ第２の信号点配置Ｂを準備する。

そして送信側にあっては、例えば第１図（ｂ）のように
１シンボル系列の伝送データをｎビット単位でｍフレー
ムに分Ｇプで多次元伝送する場合、最上位ピッ１〜ｂｎ
の０．１に応じて第１の信号点配置Ａ又は第２の信号点
配置Ｂを選択した後に多次元化して伝送する。

例えばｂｎ＝ｏであれば第１図（Ｃ）の送信に示すよう
に、第１の信号点配置Ａ（Ａ軸）を選択し、選択された
第１の信号点配置Ａを多次元化して伝送する。またｂＯ
＝１であった場合には、第２の信号点配置Ｂ（Ｂ軸選択
）を選択し、同様に多次元化して伝送する。

一方、受信側にあっては、受信信号からと、理想的な各
受信点との距離を各々測定し、距離値の短い第１又は第
２の信号点配置Ａ、Ｂのどちらで多次元化伝送されたか
を判別し、該判別結果に応じて前記１ビット、即ちｂＯ
ビットをすり別すると共に、判別された信号点配置の受
信信号からｂｎビットを除く残りビットｂｎ−１〜ｂｏ
を再環するようにしたものである。

［作用］ このような構成を備えた本発明の直交振幅変調によるデ
ータ伝送方式にあっては、再上位の１ビット（ｂｎビッ
ト）の伝送のために信号点配置の位相軸を９０度回転さ
せても、単なる位相回転の変化に過ぎないために平均パ
ワー上の変化はなく、残りピッ１−ｂｎ−１〜ｂｏを伝
送するための本来の信号点配置のもつピークファクター
を調整しておくことで平均パワーを下げることができ、
その結果、信号点配置を多次元化して伝送する際のＳ／
Ｎエラーレートを大幅に向上することができる。

［実施例］ 第２図は本発明の送信側の実施例構成図でおる。

第２図において、１０は直並変換器であり、例えば６４
ビット長となる１シンボル系列に冗長１ビットを加えた
シリアルデータを入力し、並列データに変換する。

具体的には第３図に示すように同明信ＱＳＹＮＣで定ま
る１シンボル系列を１フレーム当りのビット数を８とし
て８フレームに分け、各フレーム毎に並直変換器１０に
シリアルデータを供給して８ピッＩ−並列データに変換
する。

この第３図に示す１シンボル系列の６４ピツ］〜データ
には冗長ビットが１ビット付加されており、冗長１ビッ
トを最上位ビットｂｎとすると、並直変換器１０は冗長
ピッ８６口を８フレ一ム分のシリアルデータが入力され
ている間、常時出力するようになる。

並直変換器１２からの並列ビット出力ｂｎ−１〜ｂｏは
信号点配置を発生するＲＯＭ１２に与えられる。

ＲＯＭ１２には第４図（ａ）に示す０度の位相軸をもっ
た第１の信号点配置へと、第１の信号点配置Ａに対し９
０度回転した位相軸をもつ同図（ｂ）に示す第２の信号
点配置Ｂが格納されている。

ここで、第４図における第１及び第２の信号点配置Ａ、
８において、黒丸で示す信号点が並直変換器１０からの
並列ビット出力、即ち８ビット出力の各ビットに１対１
に対応しており、白丸は使用されない信号点を示してい
る。

この第４図に示した第１及び第２の信号点配置Ａ、Ｂか
ら明らかなように、両名は巾に９０’だけ位相回転した
に過ぎないため、第１又は第２の信号点配置Ａ、Ｂのそ
れぞれを多次元化して伝送したとしても平均パワー上の
変化は生じない。

再び第２図を参照するに、並直変換器１０からの並列ビ
ット出力ムロ−１〜ｂｏは、例えば８ビット出力である
ことからＲＯＭには２５６種類の信号点配置に関する情
報が予め記憶されており、８ビット入力データによるア
ドレス指定を受けて対応する信号点配置のマツピング情
報を得ることができる。

尚、ＲＯＭ１２には第４図に示した第１及び第２の信号
点配置Ａ、Ｂのそれぞれにつき２５６種類のパターンを
記憶しておく必要はなく、例えば第１の信号点配置Ａに
ついてのみ２５６種類のパターンを格納し、第２の信号
点配置Ｂについては冗長ビットｂｎの０．１に応じて位
相軸情報を付加して出力すれば良い。

更に第２図において、並直変換器１０を介して出力され
た冗長１ビットｂＯは位相軸設足部１４に与えられてお
り、ｂｎ＝０のとぎにはＲＯＭ１２に対し第４図（ａ）
に示す第１の信号点配置Ａの読出しを指令し、一方、ｂ
ｎ＝１の場合には第４図（ｂ）に示す第２の信号点配置
Ｂの読出しを指令する。そしてＲＯＭ１２から読出され
た冗長ビットｂｎの０．１に応じて選択された第１の信
号点配置Ａ又は第２の信号点配置Ｂは、不図示の変調部
に与えられ、直交ｊ膜幅変調を施した後、伝送路に送出
される。

第５図は本発明の受信側実施例構成図である。

第５図において、６はＭ２図の送信側から伝送された位
相軸０度の信号点配置を復調する復調器であり、また１
８は送信側から伝送された位相１１１１９０度の信号点
配置を復調する復調器である。復調器１６．１８のエラ
ー信号は位相幅判断部２０に与えられる。位相幅判断部
２０は復調器１６から得られた０度の位相軸で再生した
エラー信号と、復調器１８から得られた９０度の位相軸
で再生したエラー信号のパワーを比較し、エラー信号の
パワーが最小となる位相軸が伝送された位相軸、即ち第
４図に示す第１又は第２の信号点配置Ａ又はＢであるこ
とを判別する。

位相幅利１１′Ｆ部２０の判別結果は冗長１ビットｂｎ
として並直変換器２２に与えられる。即ち、位相幅判断
部２０で０度の位相軸を判別すると冗長１ビットｂｎは
ｂｎ＝Ｑとなり、一方、位相軸９０度を判別するとｂｎ
＝’＋となる。

また、位相幅判断部２０の判別出力ｂｎはスイッチ回路
２４に与えられており、９０度の位相軸の判別出力とな
るｂ口＝Ｏで復調器１６の復調出力を選択して残りビッ
トｂｎ−１〜ｂｏを並直変換器２２に出力する。また位
相幅判断部２０で９０度の位相軸を判別したときのｂｎ
＝１にあってはスイッチ回路２４で復調器１Ｂの復調出
力を選択し、同様にｂｎ−１〜ｂｏビットを並直変換器
２２に出力する。並直変換器２２は位相幅判断部２０か
らの冗長１ビットｂｎとスイッチ回路２４を介して得ら
れる残りビットｂｎ−１〜ｂｏをシリアル受信データに
変換して出力する。具体的には第３図に示した順にビッ
ト数８で構成されるフレーム毎に０度又は９０度のいず
れか一方の位相軸による信号点配置の多次元化伝送が行
なわれることから、各信号点配置の受信毎にｊｑられる
８ビット並列データをシリアルデータに変換して出力し
、最終フレームの８ビットデータのシリアル出力が終了
した時点で位相幅判断部２０からの冗長１ビットｂｎを
出力するようになる。

次に、上記の実施例の動作を説明する。

まず第２図の並直変換器１０に対し第３図に示す１フレ
ーム当りのビット数８で成る８フレームで構成された１
シンボル系列のシリアルデータに冗長１ビットが付加さ
れて与えられたとする。ここで冗長１ビットｂｎがｂｎ
＝ｏであったとすると、並直変換器１０からの冗長１ビ
ットｂｎを受けて位相軸５ｐ定部１４はＲＯＭ１２に対
し第４図（ａ）に示した０度の位相軸をもつ第１の信号
点配置Ａの設定を指令する。従って、並直変換器１０よ
り各フレーム毎に８ビット並列データが得られると、Ｒ
ＯＭ１２から第４図（ａ）の位相軸０度の信号点配置Ａ
に従ったシンポルデータが出力され、以下、８フレ一ム
分の信号点配置Ａが並列ビット出力に応じて順次行なわ
れる。

その結果、伝送路に対しては第６図（ａ）に示すように
ＮＯ，１〜Ｎｏ、８となる８つの信号点配置Ａ１即ち多
シンボルが時間軸上で分けて伝送される多次元化伝送が
行なわれる。

一方、第５図に示す受信側にあっては、第６図（ａ）に
示すように伝送されてきたＮｏ、１〜Ｎｏ。

８の信号点配置Ａを復調器１６及び１８で並列的に受信
復調し、復調器１６にあっては０度の位相勃で受信デー
タを再生してエラー信号を位相幅判断部２０に入力し、
復調器１８にあっては９０度の位相軸で受信データを再
生し、同様にエラー信号を位相幅判断部２０に出力する
。

ここで送信側からは第６図（ａ）に示した９０度の位相
軸を有する信号点配置へが送られてきていることから、
位相幅判断部２０において復調器１６から得られた０度
の位相軸で再生したエラー信号の最小パワーが判別され
、並直変換器２２に対し冗長１ビットｂｎの復調出力ｂ
ｎ＝０を与えると共に、スイッチ回路２４により復調器
１６の出力を選択し、第６図（ａ）のＮｏ、１〜Ｎ０．
８の順に受信される信号点配置Ａより８ビットデータを
復調し、並直変換器２２よりシリアル受信データとして
出力する。そしてＮｏ、８となる最終フレームの信号点
配置Ａの受信が終了すると、並直変換器２２は位相幅判
断部２０からの冗長１どットｂｎ　＝０をシリアル受信
データを指定出力し、これにより１シンボル系列分の受
信５１！！理を終了し、以下同様に１シンボル系列毎に
同様な処理を繰り返す。

次に、第２図の送信側において、冗長１ビットｂｎがｂ
ｎ＝ｌであった場合には、位相軸設足部１４はＲＯＭ１
２に対し第４図（ｂ）に示す９０度位相軸をもつ第２の
信号点配置Ｂの読み出しを設定し、並直変換器１０から
の各フレーム単位の８ビット並列出力によりＲＯＭ１２
は９０度の位相軸をもつ信号点配置Ｂの多次元化伝送を
行なう。

その結果、第６図（ｂ）に示すように受信側より伝送路
に対しＮｏ、１〜Ｎ０．８に示す第２の信号点配置Ｂを
もつ多シンボルが時間軸上で送られる多次元化伝送が行
なわれる。

このような第６図（ｂ）に示す９０度の位相軸をもつ多
シンボルの伝送に対しては、第５図で示した位相幅利断
部２０において復調器１８のエラー信号の最小パワーが
判別されて並直変換器２２に対する冗長１ピツ１〜ｂｎ
はｂｎ＝１となり、スイッチ回路２４により復調器１８
の復調出力が選択・され、並直変換器２２より各フレー
ム毎に再生されたビットデータをシリアル受信データと
じて出力し、最終的に冗長１ビットｂｎ−１を出力する
ようになる。

このＪ：うに本発明にあっては、第１の信号点配置に対
し９０度回転させた第２の信号点配置を４４備し、例え
ば両者をＡ軸又はＢ軸とすると、多次元化伝送、即ち多
シンボル伝送についてＡ軸又はＢ軸のいずれか一方を選
択して伝送し、受信側ではＡ軸とＢ軸の両方のデータを
再生し、両方の輔で再生したエラー信号のパワーを比較
して最小のものを伝送された軸として判別する。

これによって位相軸を変えることによる多次元化伝送で
１ビットの信号を伝送できたこととなり、しか−し信号
点配置における符号間距離は維持できるため平均パワー
は変化せず、従ってＳ／Ｎエラーレートを大幅に向上す
ることができる。

また、２種類の位相軸のいずれか一方を使用した多次元
化伝送により本来の伝送データに冗長ピッｌ〜を１ビッ
ト付加した場合の多次元化伝送が容易にでき、冗長１ビ
ットを付加しても本来の伝送データの多次元化をそのま
ま適用できるため、冗長１ビットを付加しても１シンボ
ル系列当りのデータ伝送時間を増加させることがなく、
データ伝送速度を実質的に向上することができる。

更に、パワーを減少させる場合にピークファクタを若干
増やしても良いことから、なんらかの方法で簡単に平均
パワーを減少させることができ、これによってもＳ／Ｎ
エラーレートの改善に大きく寄与できる。

［発明の効果］ 以上説明してきたように本発明によれば、平均パワーを
増加することなしに冗長ビットを１ビット付加すること
ができ、Ｓ／Ｎエラーレートを大幅に向上できると共に
、冗長ビットを１ピツ（〜付加しても次元化数は変化し
ないことから実質的にデータ伝送速度を向上することが
できる。

第３図は本発明におけるシンボル系列説明図；第４図は
本発明の８値信号点配置説明図：第５図は本発明の受信
側実施例構成図：第６図は本発明による多次元化伝送（
多シンボル化伝送）の説明図である。

図中、 直並列変換器 ＲＯＭ（信号点配置マツピンク用） 位相軸設足部 復調器（位相軸０１宴用） 復調器（位相軸９０度用） 位相幅利断部 並直変換器 スイッチ回路

【図面の簡単な説明】

第１図は本発明の原理説明図： 第２図は本発明の送信側実施例構成図；杢発朗ｒ退傷橿
Ｉｎ！ｌＷ’ｌ構欣日 第２図 杢発明１：　Ｒ＋７　Ｓシ〉ポル丞４Ｊの脱明同第３図 （ａ） （ｂ） 奪侶＝！１８の８１ａ１慕Ａら′、虫白己！１翳也日門
困第４図 ４−把明肉受１δ測ズ売伊］桶ムｇ 第５図

Claims (2)

【特許請求の範囲】
1. （１）伝送データの信号点配置を多次元化して伝送する
   直交振幅変調によるデータ伝送方式に於いて、 第１の信号点配置（Ａ）と、該第１の信号点（Ａ）に対
   し９０度位相回転した第２の信号点配置（Ｂ）を予め定
   め、 送信側にあっては、前記伝送データ中の所定の１ビット
   の０、１に対応して前記第１又は第２の信号点配置（Ａ
   、Ｂ）のいずれか一方を選択した後に多次元化して伝送
   し、 受信側にあっては、受信信号から前記第１又は第２の信
   号点配置のどちらで伝送されたかを判別し、該判別結果
   に応じて前記１ビットを再現すると共に判別された信号
   点配置の受信信号から該１ビットを除く伝送データを再
   現したことを特徴とする直交振幅変調によるデータ伝送
   方式。
2. （２）前記第１の信号点配置（Ａ）と第２の信号点配置
   （Ｂ）の選択設定を行なう伝送データ中の１ビットは、
   本来の伝送データに付加された最上位となる冗長１ビッ
   トであることを特徴とする請求項１記載の直交振幅変調
   によるデータ伝送方式。