JPH0217674A - ゲートターンオフサイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、ゲートターンオフサイリスタに関し、さら
に詳しくは、ゲートターンオフサイリスタにおけるター
ンオフ能力向上のためのエミッタ構造、およびカソード
電極構造の改良に係るものである。

〔従来の技術〕

従来例によるこの種のゲートターンオフサイリスタ（Ｇ
ａｔｅ　丁ｕｒｎ−Ｏｆｆ　ｔｈｙｒｉｓｔｏｒ、以下
、ＧＴＯサイリスタとも呼ぶ）の模式的に示した概要構
成を第２図に示す。

すなわち、この第２図従来例構成において、符号！、３
はｎ型導電層であるｎエミッタ層、ｎベース層、２．４
はｐ型厚電層であるｐベース層、ｐエミッタ層で、これ
らの各層によってサイリスタにおけるｐｎｐｎの４層構
造を形成しており、また、５はｐエミッタ層４に設けら
れたアノード電極、６ａはｐベース層２の凸部での個々
のｎエミッタ層ｌに設けられたそれぞれのカソード電極
、７は各ｎエミッタ層１間でのｐベース層２の凹部に設
けられたそれぞれのゲート電極、８は各カソード電極６
ａの相互を電気的に接続する金属板である。

そして、このように構成されるＧＴＯサイリスタでの作
用については、従来からよく知られている通りである。

（発明が解決しようとする課題） こ工で、前記第２図に示した従来例構成によるＧＴＯサ
イリスタにおいて、ゲートターンオフ時の電流密度分布
ｂ２を調べると、まず、ターンオフ開始時にあっては、
ゲート電極７がカソード電極６ａに対してマイナスにな
るために、ｐｎｎ接合、のゲート電極７に最も近い部分
ａから逆バイアスがかけられることになり、　ｎエミッ
タ層ｌ内にあって、アノード電極５からカソード電極６
ａへ流れるオン電流の電流密度は、ゲートターンオフ時
間の経過に伴ない、周囲部分から次第に中央部分に集中
されることになる。

従って、ターンオフ完了直前においては、各ｎエミッタ
層ｌ内での中心部が非常に高い電流密度に達し、このた
め、装置のゲートターンオフ能力以上のオン電流が流れ
たときなどには、この電流集中によって、装置構成が熱
破壊されるに至るもので、これがＧＴＯサイリスタのタ
ーンオフ能力を制限する大きな要因になっていた。

この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、簡単な構造
によって他の特性を劣化させずにターンオフ能力を向上
し得るようにした。この種のゲートターンオフサイリス
タを提供することである。

〔課題を解決するための手段〕

首記目的を達成するために、この発明に係るゲートター
ンオフサイリスタは、第２導電型のベース層の凸部に配
されている第１導電型のエミッタ層をリング状にすると
共に、このリング状のエミッタ層上に設けられるカソー
ド電極についても、これに対応するリング状にして、そ
の内周側、および外周側をｐｎ接合で独立的に分離させ
、同第２導電型のベース層の凸部の中心部には、電極を
設けないようにしたものである。

すなわち、この発明は、第１導電型のエミッタ層、第２
導電型のベース層、第１導電型のベース層、および第２
導電型のエミッタ層からなる複数のｐｎ接合を有し、前
記第２導電型のベース層の凸部に、前記第１導電型のエ
ミッタ層をリング状に配すると共に、この第１導電型の
リング状をしたエミッタ層上に、これに対応したリング
状のカソード電極を設けて、その内周側、および外周側
をｐｎ接合により独立的に分離させ、かつ第２導電型の
ベース層の凹部にゲート電極を設けて構成したことを特
徴とするゲートターンオフサイリスタである。

〔作　　　用〕

従って、この発明においては、第２導電型のベース層の
凸部に配されている第１導電型のエミッタ層をリング状
にし、かつこのリング状のエミッタ層上に設けられるカ
ソード電極についても、これに対応するリング状にして
、その内周側、および外周側をｐｎ接合で独立的に分離
させ、かつ同第２導電型のベース層の凸部の中心部には
、電極を設けないようにしであるので、この第２導電型
のベース層に対するターンオフ時でのオン電流の集中を
阻止し得るのである。

〔実　施　例〕

以下、この発明に係るゲートターンオフサイリスタの一
実施例につき、第１図を参照して詳細に説明する。

第１図はこの実施例を適用したＧＴＯサイリスタの概要
構成を模式的に示した断面図であり、この第１図実施例
構成において、前記第２図従来例構成と同一符号は同一
または相当部分を示している。

すなわち、この第１図実施例構成においても、符号１．
３はｎ型導電層としてのｎエミッタ層、ｎベース層、２
．４はｐ型環電層としてのｐベース層、ｐエミッタ層を
示し、これらの各層によってサイリスタにおけるｐｎｐ
ｎの４Ｒ構造を形成しており、こ２ではｐベース層２の
凸部にあって、同凸部の中心部を除いた部分にｎエミッ
タ層ｌをリング状に設けである。

また、５は前記ｐエミッタ層４に設けられたアノード電
極、６は前記ｐベース層２の凸部での個々のリング状の
ｎエミッタ層１に設けられ、これに対応してそれぞれに
リング状にされたカソード電極であって、そのリング状
の内周側、および外周側がｐｎｎ接合、により独立的に
分離されており、さらに、７は前記各ｎエミッタ層１間
でのｎベース層２の凹部に設けられたそれぞれのゲート
電極、８はこれらの各カソード電極６の相互を電気的に
接続する金属板である。

しかして、この実施例構成によるＧＴＯサイリスタにお
いて、ゲートターンオフ時の電流密度分布ｂ１は、まず
、ターンオフ開始時にゲート電極７に最も近い部分ａか
ら逆バイアスがか）す、アノード電８ｉ５からリング状
のカソード電極６へ流れるオン電流は、ゲートターンオ
フ時間の経過に伴ない、リング状のｎエミッタ層上の内
側へ集中されてゆくが、このリング状のｎエミッタ層上
での中央部分がｎベース層２にされたまＳで、しかも同
部分に電極が設けられていないために、従来のように中
央部分にのみ電流が集中されることがなく、リング状に
分散されて速やかにオフ状態に移行できるもので、発明
者らの実験によると、ｎベース層２の凸部の幅が３００
μｍの場合、リング中央部での幅を２５μｍに設定する
とき、そのターンオフ能力を約１．４倍まで改善できる
ことを確め得た。またこへで、ターンオン特性について
は、ゲートトリガ感度を決定するａ部での構造が従来と
同一なため、ゲートトリガ電流が大きくなることはない
。

なお、前記実施例構成において、各層の導電型を逆にし
た場合にも、同様な作用、効果を得られることは勿論で
ある。

（発明の効果〕 以上詳述したように、この発明によるときは、第１導電
型のエミッタ層、第２導電型のベース層、第１導電型の
ベース層、および第２導電型のエミッタ層からなる複数
のｐｎ接合を有するゲートターンオフサイリスタの構成
において、第２導電型のベース層の凸部に配されている
第１導電型のエミッタ層をリング状にすると共に、この
リング状のエミッタ層上に設けられるカソード電極につ
いても、これに対応するリング状にして、その内周側、
および外周側をそれぞれにｐｎ接合で独立的に分離させ
、かつ同第２導電型のベース層の凸部の中心部には、電
極を設けないようにしたので、この第２導電型のベース
層に対するターンオフ時でのオン電流の集中を防止でき
るもので、他の特性を低下させることなく、装置のター
ンオフ能力を格段に向上させ得るのであり、しかも、構
造的にもエミッタ構造、およびカソード電極構造を変え
るだけであるために、比較的簡単で容易に実施できるな
どの特長がある。

【図面の簡単な説明】

第１図はこの発明に係るゲートターンオフサイリスタの
一実施例による概要構成を模式的に示した断面図であり
、また、第２図は従来例による同上ゲートターンオフサ
イリスタの概要構成を模式的に示した断面図である。 １・・・・リング状のｎエミッタ層（第１導電型のエミ
ッタ層）、２・・・・ｐベース層（第２導電型のベース
層）、３・・・・ｎベース層（第１導電型のベース層）
、４・・・・ｐエミッタ層（第２導電型のエミッタ層）
、５・・・・アノード電極、６・・・・リング状のカソ
ード電極、７・・・・ゲート電極。

Claims (1)

【特許請求の範囲】
1. 第１導電型のエミッタ層、第２導電型のベース層、第１
   導電型のベース層、および第２導電型のエミッタ層から
   なる複数のｐｎ接合を有し、前記第２導電型のベース層
   の凸部に、前記第１導電型のエミッタ層をリング状に配
   すると共に、この第１導電型のリング状をしたエミッタ
   層上に、これに対応したリング状のカソード電極を設け
   て、その内周側、および外周側をｐｎ接合により独立的
   に分離させ、かつ第２導電型のベース層の凹部にゲート
   電極を設けて構成したことを特徴とするゲートターンオ
   フサイリスタ。