JPH02170606A

JPH02170606A - 同調発振器

Info

Publication number: JPH02170606A
Application number: JP32465388A
Authority: JP
Inventors: Yasuyuki Mizunuma; 水沼　康之; Yoshikazu Murakami; 義和村上; Takahiro Ougihara; 扇原　孝浩; Hiroyuki Nakano; 浩幸中野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-12-22
Filing date: 1988-12-22
Publication date: 1990-07-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、同調発振器に関し、特に、フェリ磁性共鳴を
利用した同調発振器に関するものである。

〔発明の概要〕

本発明は、同調発振器において、発振用の能動素子と、
上記能動素子の帰還の一部に接続されているフェリ磁性
共鳴素子と、上記フエＩＪ　Ｅｆｆｉ性共鳴素子に直流
磁界を印加するための直流磁界印加手段と、終端インピ
ーダンスよりも低インピーダンスの整合回路とを具備し
ている。これによって、広帯域にわたって低位相雑音の
同調発振器を実現することができる。

〔従来の技術〕

イツトリウム鉄ガーネット（ＹＩＧ）ｉ膜のフェリ磁性
共鳴を利用した同調発振器（以下、ＹＴＯ（ＹＩＧ−ｔ
ｕｎｅｄ　ｏｓｃｉｌｌａｔｏｒ）という）は、マイク
ロ波帯の優れた同調発振器として注目されている。

第１９図はこのＹＴＯの構成を示す。第１９図に示すよ
うに、このＹＴＯは、発振用の能動素子としてのＧａＡ
ｓ　　ＭＥＳＦＥＴＩＯＩと、ＹＩＧ薄膜共振器１０２
と、整合回路１０３と、帰還素子としてのインダクタン
スＬｒとにより構成されている。Ｚｏは終端インピーダ
ンスであり、通常は５０Ωである。

このＹＴＯの定常発振の条件は、端子ＡからＹＩＧ薄膜
共振器１０２側を見た反射係数をＦ’Ｒ１端子ＡからＧ
ａＡｓ　　ＭＥＳＦＥＴＩ　Ｏｌ側を見た反射係数を「
、とすると１’ｓ＋　　′ｒｔｓ　　＝１と表される。

〔発明が解決しようとする課題〕

上述のＹＴＯは、ＹＩＧ薄膜共振器１０２のＱ値が高い
ために一般に低位相雑音であるが、従来のＹＴＯは、低
位相雑音が得られる周波数帯域が狭いという問題があっ
た。

従って本発明の目的は、広帯域で低位相雑音の同調発振
器を提供することにある。

〔課題を解決するための手段〕

ＹＩＧ薄膜共振器の周波数１３ＧＨｚに、対する共鳴特
性の測定結果の一例を第３図に示す。この共鳴特性は、
ｆｏ　＝１３ＧＨｚを中心とする±８０ＭＨｚの周波数
範囲、すなわち１２．９２〜１３．０８ＧＨｚの周波数
範囲で周波数を変化させた場合の測定結果である。第３
図において、１３ＧＨｚにおける１／「、は発振電力の
成長に伴い矢印で示す方向に移動し、ｒＲと交わった点
でＹＴｏの定常発振が生じる。第３図に示すように、一
般に共振ループの頂点付近（Ｃで示す領域）において実
効的に高いＱＬ　（負荷時のＱ値）が得られる。

ところで、位相雑音はＱＬ”に反比例することから、あ
る程度の周波数範囲で低位相雑音を得るためには、共振
ループのＱＬが実効的に高い部分においである程度の周
波数範囲で発振するように１１１１ＹＴｏを構成すれば
よい。そして、本発明者の検討によれば、このためには
ＹＴＯの負荷回路の最適設計を行うことが最も有効であ
る。

そこで、本発明者らは、低位相雑音を実現することがで
きる最適負荷をコンピューターシミュレーション及びリ
ーヶ図により求めた。第４図は９゜１３．１５ＧＨｚの
各周波数について最適負荷を求めた結果を示す。第４図
に示すように、斜線を施した領域で表される最適負荷は
、周波数が高（なるにつれてスミス図の中心（ＺＯに対
応する）から見て左回りに回転している。すなわち、最
適負荷は左回りの周波数軌跡を描いている。これに対し
て、通常の負荷の場合の周波数軌跡は右回りとなるため
、極めて狭い周波数範囲でしか低位相雑音が得られない
。逆に言えば、忠実に左回りの周波数軌跡を描くように
負荷回路を設計すれば、広帯域にわたって低位相雑音が
得られることがわかる。

第５図、第６図及び第７図はそれぞれ周波数軌跡が右回
りの挙動を示す負荷回路の例、周波数軌跡がある場所で
停止する負荷回路の例及び周波数軌跡が一部左回りの挙
動を示す負荷回路の例を示す。これらの負荷回路は、い
ずれも厚さ０．２５ｍｍのサスベンゾイド（ｓｕｓｐｅ
ｎｄｅｄ）構造のガドリニウム・ガリウム・ガーネット
（ＧＧＧ）基板上に形成され、基板下部と下部接地導体
との間の距離は０．２ｍｍで、基板上部は空気層に解放
されている。第５図、第６図及び第７図に示す負荷回路
において、符号Ｍ、　〜Ｍ、はＭ　Ｉ　Ｃ（Ｍｉｃｒｏ
ｗａｖｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔ）線
路（Ｍ　３は接地導体）、符号ＣＩは１．５ｍｍＸ１．
５ａｍの大きさの高周波的にほぼショートと考えられる
大容量のタンタルコンデンサ、符号Ｃ２は０　、　５　
ｍｍ　Ｘ　０　、　５　ｍａＩのタンタルコンデンサ、
符号Ｗはボンディングワイヤー符号Ｓ′はスタブを示す
。なお、第５図におけるＭＩＣＩＣ線路色Ｍ、の線路幅
はそれぞれ０．５Ｍ。

１ｍｍ、第６図におけるＭＩＣ線路Ｍ＋、Ｍｚの線路幅
はいずれも１ｍｍ、第７図におけるＭＩＣ線路Ｍ１．Ｍ
ｚ　、Ｍａの線路幅はそれぞれ２．２ｍｍ。

１ｍｍ、１ｍｍである。第５図、第６図及び第７図にお
けるＭＩＣ線路Ｍ２と第６図におけるＭＩＣＩＣ線路色
のインピーダンスはいずれも終端インピーダンスＺｏ（
−５ＱΩ）と同じ値である。第７図におけるＭＩＣＩＣ
線路色インピーダンスは、終端インピーダンスＺｏより
も低い値に選ばれており、例えば２０〜３０Ωである。

なお、「、は終端インピーダンスＺ０を含めた負荷回路
側全体を見た反射係数である（第１９図参照）。

第５図に示す負荷回路を用いた場合における負荷の挙動
を第８図に、第６図に示す負荷回路を用いた場合におけ
る負荷の挙動を第９図に、第７図に示す負荷回路を用い
た場合における負荷の挙動を第１０図、第１１図及び第
１２図に示す。ここで、第１０図、第１１図及び第１２
図はそれぞれ第７図に示す負荷回路におけるＭＩＣ線路
Ｍ４の長さｌがＯ，０，５ｍｎ＋、　　０．　９［ＩＢ
＋である場合のデータである。第８図に示すように、第
５図に示す負荷回路を用いた場合の周波数軌跡は右回り
の挙動を示している。また、第９図に示すように、第６
図に示す負荷回路を用いた場合の周波数軌跡は、周波数
６〜１７ＧＨｚでほぼ停止していることがわかる。これ
に対し、第７図に示す負荷回路を用いた場合には、第１
０図、第１１図及び第１２図に示すように、ある周波数
帯域で左回りの挙動を示しており、特に！−〇の場合（
第１・０図）が第４図に示す最適負荷に最も近いことが
わかる。このことから、第７図に示す負荷回路（ただし
、１＝０）が最も広帯域で低位相雑音が得られることが
わかる。

次に、第１３図〜第１７図は小信号時の１／「＋Ｎの挙
動をコンピューターシミュレーションにより求めた結果
を示し、それぞれ第５図〜第１２図に示すような挙動を
示す負荷に対応する。なお、Ｌ。

＝０．５ｎＨとした。第１３図〜第１７図より、第７図
に示す負荷回路（ただし、１＝０）を用いた場合に最も
良好な結果（第１５図参照）が得られ、１１．５〜１４
０Ｈ２でほぼ最適な負荷になっていると考えられる。ま
た、第１３図〜第１７図より、１／ｒ’＋Ｎの周波数間
隔は、負荷の挙動が最適負荷と一致すると狭くなり、逆
に最適負荷からずれていると広くなることがわかる。

第１８図は、第７図に示す負荷回路（ただし、１＝０）
に実際にＱＬζ７００のＹＩＧ薄膜共振器を接続した場
合に１ｏｋＨｚオフセツトの位相雑音を測定した結果を
示す。第１８図より、１１〜１４　Ｇ　Ｈｚの広帯域に
わたって一９６ｄＢｃ／Ｈｚ以下の低位相雑音が得られ
ることがわかる。

本発明は以上の検討に基づいて案出されたものである。

すなわち、本発明による同調発振器は、発振用の能動素
子（１２）と、能動素子（１２）の帰還の一部に接続さ
れているフェリ磁性共鳴素子（１３）と、フェリ磁性共
鳴素子（１３）に直流磁界を印加するための直流磁界印
加手段（１〜６）と、終端インピーダンス（Ｚｏ）より
も低インピーダンスの整合回路（Ｍｌ）とを具備してい
る。

〔作用〕

上記した手段によれば、整合回路（Ｍ、）が終端インピ
ーダンス（Ｚｏ）よりも低インピーダンスであることか
ら、負荷回路の反射係数を「、＝ｒ’Ｈｌｅ　　　とし
た場合、広い周波数帯域で周波数が高くなるに従ってｌ
ｒ”ｔ、＋→小、θ、→大となる。すなわち、スミス図
上で周波数軌跡が中心に関して左回りとなる。これによ
、て、共振ループの実効的に高いＱＬが得られる部分で
広帯域にわたって発振が起き、広帯域にわたって低位相
雑音が得られる。

〔実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例によるＹＴＯを示す。

また、第２図は第１図に示すＹＴＯの要部（ＧＯＧ基板
部）の平面図である。

第１図及び第２図において、符号１は後述のＹＩＧ薄膜
１３に直流磁界を印加するための磁気回路を構成するヨ
ークを示し、符号２はこのヨーク１の一部を構成するポ
ールピースを示す。このポールピース２の周りには、主
周波数同調用のメインコイル３が設けられている。また
、このポールピース２の先端には、後述のＹＩＧ薄膜１
３に印加する直流磁界のうち固定骨をまかなうための永
久磁石４が設けられている。符号５は軟磁性体から成る
整磁板、符号６はＦＭ変調用（側周波数同調用）のＦＭ
コイルを示す。

符号７．８はそれぞれ例えば真鍮製の接地導体及び下部
接地導体を示す。また、符号９，１０はそれぞれ例えば
金（Ａｕ）膜が形成されたアルミナ（Ａ１２０３）基板
を示す。符号１１はＧＧＧ基板を示し、二〇〇ＧＧ基板
１１の一方の主面にＡｕ膜から成るＭＩＣ線路Ｍ＋　、
Ｍ：ｌ　、Ｍａ　、Ｍｓが形成されている。このうちＭ
ＩＣ線路線路は接地導体を構成し、またＭＩＣ線路線路
は後述のＹＩＧ薄膜１３と電磁気的に結合するための結
合用線路を構成する。符号Ｌｔは帰還素子としてのイン
ダクタンスを示し、符号１２は発振用の能動素子として
のＧａＡｓ　　ＭＥＳＦＥＴを示す。このＧａＡｓ　　
ＭＥＳＦＥＴ１２のゲート（Ｇ）、ソース（Ｓ）及びド
レイン（Ｄ）は、ボンディングワイヤーＷによりそれぞ
れインダクタンスＬｆｘ結合用のＭＩＣ線路線路及びＭ
ＩＣ線路線路に接続されている。

さらに、ＭＩＣ線路線路にはスタブＳ′が形成されてい
る。このスタブＳ′は、ボンディングワイヤーＷにより
、高周波的にほぼショートと考えられる大容量のタンタ
ルコンデンサＣＩと接続されている。このタンタルコン
デンサＣ１は、ＧａＡｓ　　ＭＥＳＦＥＴ１２のドレイ
ンにバイアス■４を印加するための端子に接続されてい
る。

一方、共振器部におけるＧＧＧ基板１１の他方の主面に
は例えば正方形状のＹＩＧ薄ＪＩｉ１３が設けられてい
る。このＹＩＧ薄膜１３はＧＧＧ基板１４の上に例えば
液相エピタキシャル成長法（ＬＰＥ法）により成長され
たものである。また、この共振器部においては、ＧＧＧ
基板１１とａｈｏａ基板ＩＯとの間及びＧＧＧ基板１４
と＾１２０３基板９との間にそれぞれ空気層１５．１６
が存在しており、従ってこの共振器部はサスベンゾイド
構造を有する。

この実施例においては、整合回路を構成する上述のＭＩ
Ｃ線路Ｍ１のインピーダンスは、終端インピーダンスｚ
ｏ　　（＝５０Ω）よりも低い値に選ばれ、例えば２０
〜３０Ωである。また、既に述べたように、最適負荷に
最も近い負荷とするためには、ＭＩＣ線路Ｍ４の長さ１
−＝０とするのが好ましい。このようにｌ＝ｏである場
合には、実際にはＭＩＣ線路Ｍ４はなく、ＧａＡｓ　　
ＭＥＳＦＥＴ１２のドレインは直接ＭＩＣ＆ｊｌ路Ｍ、
に接続される。

この実施例によれば、上述のように整合回路が終端イン
ピーダンスＺ、よりも低インピーダンスであるので、Ｙ
ＴＯの負荷は最適負荷となり、周波数軌跡は左周りとな
る。これによって、例えば１１〜１４ＧＨｚの広帯域に
わたって例えば−９６ｄ　Ｂ　ｃ　／　Ｈｚ以下の低位
相雑音のＹＴＯを実現することができる。この低位相雑
音のＹＴＯはＫＵ帯の同調発振器として優れた性能を有
する。

以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。

例えば、整合回路のインピーダンスは、上述の実施例で
述べた数値に限定されるものではなく、終端インピーダ
ンスＺ。よりも低い任意の値とすることが可能である。

また、ＹＴＯの構成は第１図及び第２図に示すものに限
定されるものではない、さらに、本発明は例えばＸ帯の
同調発振器に適用することも可能である。

〔発明の効果〕

以上述べたように、本発明によれば、整合回路が終端イ
ンピーダンスよりも低インピーダンスであるので、広帯
域にわたって低位相雑音の同調発振器を実現することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例によるＹＴＯの構成を示す断
面図、第２図は第１図に示すＹＴＯの要部を示す平面図
、第３図はＹＴＯの発振動作を説明するためのスミス図
、第４図は低位相雑音を実現するための最適負荷の周波
数軌跡を示すスミス図、第５図、第６図及び第７図はＹ
ＴＯの負荷回路の例を示す平面図、第８図〜第１２図は
負荷の挙動をコンピューターシミュレーションにより求
めた結果を示すスミス図、第１３図〜第１７図はコンピ
ューターシミュレーションにより求めた１／　ｒ’　ｌ
ｓを示すスミス図、第１８図はＹＴＯの位相雑音特性を
示すグラフ、第１９図はＹＴＯの構成を示す等価回路図
である。図面における主要な符号の説明ｌ：ヨーク、　　２：ポールピース、　　３：メインコ
イル、　６：ＦＭコイル、　７：接地導体、８：下部接
地導体、　　１１，１４：Ｃ；ＣＧ基板、１２：ＧａＡ
ｓ　　　ＭＥＳＦＥＴ、　　　　　１３：ＹＩＧ薄膜、
Ｍ、〜Ｍｓ：ＭＩＣ線路。代理人　　　弁理士　杉　浦　正　知０荷ｃ］Ｉ各の４ｇ−１第５図第６図倦イ立相雑裔を実１１ｖｓａめの遇通１荷□粛！ｉ数４
乳鉢Ｍｅ　　ｓ　　ｒｑ費第７図８荷りｆｔ１１第１０図第１４図第１５図１／ｒ′ｌＮ４９　ｋ！ｆＡ　５１９　収（ＧＨｚ　）イ立、相７亀
音７１千３＝第１９図

Claims

【特許請求の範囲】発振用の能動素子と、上記能動素子の帰還の一部に接続されているフェリ磁性
共鳴索子と、上記フェリ磁性共鳴素子に直流磁界を印加するための直
流磁界印加手段と、終端インピーダンスよりも低インピーダンスの整合回路
とを具備することを特徴とする同調発振器。