JPH02170426A - 多層構造膜のドライエッチング方法 - Google Patents

多層構造膜のドライエッチング方法

Info

Publication number
JPH02170426A
JPH02170426A JP32486788A JP32486788A JPH02170426A JP H02170426 A JPH02170426 A JP H02170426A JP 32486788 A JP32486788 A JP 32486788A JP 32486788 A JP32486788 A JP 32486788A JP H02170426 A JPH02170426 A JP H02170426A
Authority
JP
Japan
Prior art keywords
film
etching
gas
temperature
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32486788A
Other languages
English (en)
Inventor
Toshiya Muraguchi
要也 村口
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32486788A priority Critical patent/JPH02170426A/ja
Publication of JPH02170426A publication Critical patent/JPH02170426A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、多層構造膜のドライエツチング方法に係り、
特に、金i膜または金属化合物膜と多結晶シリコン膜と
からなる多層構造膜のドライエツチング方法に関する。
(従来の技術) 半導体!@の高集積化に伴い、回路の微細化は進む一方
であり、微細化に付随して種々の問題が生じてきている
例えば、従来、ゲート電極や配線に多結晶シリコン膜が
広く用いられてきているが、近年特に微細化が進む一方
で高抵抗化による信号の遅延が深刻な問題となってきて
いる。
そこで、ゲート材料としてタングステンシリサイドWS
i2.チタンシリサイドTiSi2.タンタルシリサイ
ドTaS i2等の硅化金属膜と多結晶シリコン膜との
多層構造膜の使用が検討されている。
一方、回路の微細化に伴い、ゲート電極も微細化する一
方であり、またゲート電極の下層に形成されるゲート絶
縁膜も次第に薄くなる傾向にあり、100八以下の厚さ
になってきている。このため、ゲート電極のパターニン
グに際しては、加工形状の悪さがチャネル長のばらつき
の原因となり、また、ゲート絶縁膜を構成する酸化シリ
コン膜とのエツチング選択比が歩留まり低下の原因とな
り、いずれも多大な問題となっている。
ところで、エツチングこのようにゲート絶縁膜のllI
!厚が100八以下の場合、実用上、選択比は20以を
必要である。
しかし、従来から用いられている硅化金層のエツチング
ガスである六フッ化硫黄SF6等のフッ素系ガスやフッ
素系ガスと四塩化炭素との混合ガス等によるエツチング
では、酸化シリコンに対する選択比が10以下と十分で
ない。
また、多結晶シリコン膜のエツチングに際しては、従来
から反応性イオンエツチングが用いられているが、次に
詳述するように加工形状、選択比共に十分なエツチング
は不可能であった。
ところで、反応性イオンエツチングには、高周波電力の
印加される側の電極上に被エツチング材料をおく越権結
合方式と、接地電極上に被エツチング材料をおくI!l
極結合方式とがある。
放電空間内で最も高い電位はプラズマ電位であり電子の
移動はイオンのそれに比較して極めて大きいため、プラ
ズマに接するあらゆる表面には電子がIFJAし、電位
はプラズマ電位よりも低くなる。
そして陰極の表面では放電を維持するために大きな陰極
降下M斤を生じるのに対し、陽極の表面ではプラズマ電
位の分だけしか電位差を生じない。
従って、陰極結合方式の方がイオン促進化学反応の寄与
が大きく、エツチングの方向性が良好である。また、陽
極結合方式ではイオン*撃のエネルギーが小さいために
、エツチングの方向性が陰極結合方式に比較して悪く、
アンダーカッ1−や逆テーバ形状などを生じやすい。
方、1喰極結合方式の場合はイオン衝撃のエネルギーが
大きいために、月料の性質に無関係に表面が分解された
り励起されたりする結果、材料の違いに寄るエツチング
速度の差、すなわら選択比は陽極結合方式に比較して小
さい。
従って、多結晶シリコンのパターニングに際し、陽極結
合方式を用いた場合は選択比はとれるけれども加工形状
が悪<、It3#A結合方式を用いた場合には、加工形
状は良いけれどt)選択比が小さいという問題があった
(発明が解決しようとする問題点) このように、酸化シリコン膜上に形成された珪化金属膜
と多結晶シリコン膜との多層構造膜の加工に際して、十
分な選択性が得られないという問題があった。
本発明は、前記実情に鑑みてなされたしので、酸化シリ
コン膜上に形成された硅化金属膜と多結晶シリコン膜と
の多層溝造膜の加工に際して、十分な選択性を得ること
のできるエツチング方法を提供することを目的とする。
〔発明の構成〕
(課題を解決するだめの手段〉 そこで本発明の第1の方法では、反応ガスの放電プラズ
マを発生せしめ、被処理基体表面の酸化シリコン膜上に
形成された硅化金属膜と多結晶シリコン膜との多層M4
造躾のパターニングのためのドライエツチングに際し、
該多結晶シリコン膜よりも上部の層をエツチングする第
1の工程と、多結晶シリコン膜をエツチングする第2の
工程との2つの工程に分け、第2の工程において基板温
度を、酸化シリコン膜の温度の逆数に対するエツチング
速度の関係曲線の変化点近傍の温度以下になるようにI
IIIJ lするようにしている。
また本発明の第2の方法では、これら第1および第2の
工程において同一の反応ガス雰囲気中でエツチングを行
うようにし、第2の工程において基板温度を、酸化シリ
コン膜の一度の逆数に対するエツチング速度の関係曲線
の変化点近傍の温度以下になるように制御するようにし
ている。
(作用) 本発明者らは、塩素等を含む反応性ガスを用いて多結晶
シリコン薄膜と酸化シリコン膜とのエツチング速度の温
度依存性について種々の実験を重ねた結果、次に示1−
ような事実を発見した。
すなわち、多結晶シリコン薄膜では、温度の逆数に対し
てエツチング′a度は直線的に変化するのに対し、酸化
シリコン膜では、温度の逆数に対してエツチング速度を
プロットした曲線には、傾きが変化する変化点があり、
この変化点よりも高温側では変化の傾きが小さく、低温
側では傾きが大きくなる。
これは、変化点温度よりも低温側に、基板処理温度を設
定した場合、塩素プラズマが酸化シリコンと反応して、
蒸気圧の低い5iCIx(X:1〜2)、5iOxCI
y (Y: 1〜2)が生成され易く、これらはイオン
性が強いため、多結晶シリコンよりもイオン性の強い酸
化シリコン表面に凝縮し易い。このため、これら3iC
Ix(X+1〜2)、5IOxCly (Y: 1〜2
)が酸化シリコン表面を覆いエツチングの進行が抑制さ
れるためであると考えられる。
ところで、反応性イオンエツチングでは、プラズマ中の
イオンが被エツチング材料を衝撃して進行するイオン促
進反応と、ラジカルによって自然に進行する化学反応と
によってエツチングが進行する。前者が方向性エツチン
グの原動力であり、後者は等方性を有するものである。
さらに、一般に、反応性ガスの分解から生じる電荷を持
たない活性梯(ラジカル)による化学反応は、イオン促
進化学反応に比べ温度依存性が大きいために、基板温度
を低くすることにより、等方性エツチングは極めて進行
が小さくなり、サイドエッチが大幅に低減される。
ここで金属シリサイド膜のエツチング反応では、サイド
エッチは少ないが、多結晶シリコンのエツチングは十分
に長くしエツチング残しがないようにしなければならな
いため、長時間エツチング雰囲気に晒されているうちに
サイドエッチの問題が顕在化してくる。しかし、基板温
度の低温化によって横方向への1ツチングの進行はほと
んど皆無となり、アンダーカットが大幅に低減される。
本5を明は、この点に着目してなされたもので、多結晶
シリコンのエツチング工程において、温度の逆数に対し
て酸化シリコン膜のエツチング速度をプロットした曲線
の傾きが変化する温度ずなわち変化点温度よりも低温側
に、基板処i!l!温度を設定することにより、多結晶
シリコン7i1i膜の酸化シリコン膜に対するエツチン
グ選択比は大幅に向上し、選択性の高いエツチングが可
能となると共に、上層の金属シリサイドはサイドエッチ
もなく良好に維持される。
また、本発明の第2の方法によれば、多結晶シリコン膜
をエツチングする第2の工程においてら、石1化金属膜
等上層の膜をエツチングする第1の工程において用いた
のと同一の反応ガス雰囲気中でエツチングを行うように
し、温度のみを変化点近傍の温度以下になるように制御
するようにしているため、ガスの排出供給などの操作が
不要となり、大幅に作業性が向上し、また、不純物の混
入などの不都合もなくすことが可能となる。
さらに、第2工程で圧力を上げるようにすれば、5iC
Ix (X: 1〜2)、5iOxCIy (y:1〜
2)の凝縮成分の濃度が高まり、酸化シリコン表面を覆
いエツチングの進行の抑制にさらに大ぎく作用する。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図は、本発明の方法に用いられるドライエツチング
装置の概略構成図である。
このドライエツチング装置は、エツチング室10と、搬
入用予備室20と、搬出用予備室30とから構成され、
エツチング室10と、搬入用予備室20および搬出用予
備室30との間はそれぞれゲートパルプ21および31
により仕切られ、エツチング室を真空に保持したまま、
それぞれ搬入用予備室20および搬出用予備室30に配
設されたゲートバルブ22および32から被護]!!!
基体を搬入および搬出することができ、大気中の水分ヤ
M素笠の悪影響を避けることができるようになっている
。23および33は基板a置台である。
また、エツチング室10は、真空容器10a内に配設さ
れた、被処理基板11を載置するための第1の電極12
と、この第1の電極12に13.50M)−12の高周
波電圧を印加すべくブロッキングダイオード13を介し
て接続された高周波電源14と、第1の電極12を冷却
するための冷却管15と、jM格ガス供給うインaと、
酸素供給ラインbと四塩化蛙素Cとを具備し、真空容器
10a内に塩素および塩化硼素を導入しつつ、この第1
の電極12と第2の電極を兼ねた真空容器10aの内壁
との間に高周波電圧が印加されるようになっている。
この塩素ガス供給ラインa、酸素供給ラインbおよび四
塩化硅素供給うインCは、それぞれバルブ16a、16
bおよび16cと、流ff1ll整器17a、17bお
よび17cを具備し、流量およびガス圧を所望の値に調
整できるようになっている。
さらに、第2の電II Oaの後方には、永久磁石18
が設置され、モータ19により偏心回転せしめられ、被
処理基板11表面上での磁束密度が80Gとなるように
構成されている。
次に、このドライエツチング装置を用いたエツチング方
法について説明する。
まず、第2図(a)に示すように、被処理基体を形成す
る。すなわち、シリコン基板40土に、熱酸化によって
膜厚1o〇への酸化シリコン(Si02)膜41を形成
した後、CVD法により膜厚1000Aの多結晶シリコ
ン膜を堆積し、この膜内にヒ素をイオン注入し、n型の
多結晶シリコンIf!142を形成した後、さらにスパ
ッタMW法により膜厚2000へのタングステンシリサ
イド膜WSi   43を形成し、この上層にレジスト
バ2.7 ターン44を形成する。このレジストパターンは、東京
応化製の0FPR800と槓杵されているフ41−レジ
ストを、基板表面に塗布し、フォトリソ法によって選択
的に除去することにより形成される。
このようにして形成された被処理基体を、第1図に示し
たドライエツチング装置を用いて、まず第2図(b)に
示すようにタングステンシリ゛す゛イド膜43をエツチ
ングする。
このときのエツチング条件は、冷fJ]W15の冷却液
の温度を」−20℃に保ち、エツチングガスとして塩素
(CI2)ガスを用い、ガス流伍は501117分、圧
力は1,2Paとした。この条件で、マグネ1〜ロン敢
電を行い、タングステンシリサイド1詠43が完全にエ
ツチングされる時間まで反応性イオンエツチングを行っ
た。
次に、塩素ガスの供給を止め、排気を十分に行った後、
冷却管15の冷却液の温度を一28℃に保ら、J:A素
ガス5Qnl/分、四塩化6を素ガス7゜5+al/分
、Ml 1 、6Pl/分、圧力は5.QPaとし、マ
グネトロン放電を行い、多結晶シリコン膜42のエツチ
ングを行った。ここでエツチング終7後、エツチング時
間の20%さらにエツチングを続行し完全にエツチング
を行うようにした。
このときのエツチング結果を、第2図(C)に示す。こ
の図から明らかなように、タングステンシリサイド膜4
3にもサイドエツチングは生じておらず、断面垂直な形
状でエツチングを行うことができた。また、下地材の酸
化シリコンはエツチングされることなく良好に維持され
ている。
このように、本発明の方法では、タングステンシリサイ
ド膜43のエツチング工程と、多結晶シリコン膜のエツ
チング工程と2工程に分け、多結晶シリコン膜のエツチ
ング工程では、基板温度を28℃と変化点以下の温度に
設定するようにしているため、酸化シリコンのエツチン
グが抑制され、極めて選択性よく多層膜のパターニング
を行うことができた。
比較のために、多結晶シリコン膜のエツチング工程にお
いて、基板温度を一28℃に下げることなく、タングス
テンシリサイド膜43のエツチング工程と同様20℃と
し、他の条件は前記実施例と同4Jにした場合、エツチ
ング結果を第3図に示すように、酸化シリコン膜41が
エツチングされ、さらには、シリコン基板表面にまでエ
ツチングが及んでいる。また、タングステンシリサイド
膜43のサイド1ツチも生じている。
この方法を用いてゲート電極のパターン形成を行うよう
にすれば、サイドエッチもなく高精度のパターン形成が
可能となり、また、酸化シリコン膜が損傷を受けること
がないため、グー1〜絶縁膜は良好に維持され、信頼性
が高く、低抵抗のグーj−電極の形成が可能となる。
次に、本発明の第2の実施例として、反応性ガスを2工
程共に共通とした場合について説明する。
前記第1の実施例の場合と同様に第1図に示した装置を
用い、まずタングステンシリサイド膜43をエツチング
する。
このときのエツチング条件は、前記第1の実施例の場合
と全く同様であり、冷却管15の冷却液の一度を+20
℃に保ち、エツチングガスとして塩素(CI2)ガスを
用い、ガス流量は5Q+il/分、圧力は1.2Paと
し、マグネトロン放電を行い、タングステンシリサイド
#43が完全にエツチングされる時間まで反応性イオン
エツチングを行う。
次に、ガスの供給はこのままにして、冷uJ管15の冷
却液の温度を一28゛Cに保ち、圧力は8゜QPaとし
、マグネトロン放電を行い、多結晶シリコン膜42の1
ツヂングを行った。ここでもエツチング終了後、177
27時間の20%さらにエツチングを続行し完全にエツ
チングを行うようにした。
このときのエツチング結果は、第2図(C)にホしたの
と同様、タングステンシリサイドTlA43に6サイド
エツチングは生じておらず、断面垂直な形状でエツチン
グを行うことができた。また、下地材の酸化シリコンは
エツチングされることなく良好に維持されている。
このように、この方法では、基板温度と圧力のみを変化
させることにより、選択性の良好なポリサイド膜のパタ
ーン形成が可能となり、ノjスの供給及び排出更に新し
いガスの供給、安定化等に要する時間が不要となり、作
業性が大幅に向上する上、不純物の混入も低減すること
ができる。ここで、圧力を上げたことにより選択性が向
上したのは、5iCIx (x : 1〜2)、5iO
xCIy(y:1〜2)の凝縮成分の9度が高まり、酸
化シリコン表面を覆いエツチングの逆行の抑制に大きく
作用するためであると汚えられる。
なお、これらの実施例では、マグネトロン放電を用いた
が、必ずしもマグネトロン放電を用いる必要はない。第
4図に、マグネトロン放電を用いた場合(第4図(a)
 ) 、用いない場合(第4図(b))およびガスその
もの(第4図(C))の四塩化硅素の解離成分を示す。
マグネトロン放電を用いた場合、より選択性が向上する
が、これらの比較からもよりこの理由があきらかとなる
。すなわち、マグネトロン放電を用いることにより、5
iCIx (X:1〜2)、5iOxCIy (Y: 
1〜2)等のの凝縮成分の濃度が高められ、より選択性
は向上するものと思われる。また、マグネトロン放電を
用いた場合、用いない場合のn型多結晶シリコンと酸化
シリコンとのエツチング速度を温度の逆数との関係を第
5図に示す。この図からも、マグネトロン放電を用いた
場合低温下では選択性が大幅に向上することがわかる。
但し、マグネトロン放電を用いない場合は、さらに基板
温度を低くしたところに変化点があるため、この図中に
は変化点があられれていないが、さらに低温化すること
によって変化点は出現し、この変化点以下まで基板温度
を下げることによって、高精度で選択性の良好なパター
ン形成が可能となる。
なお、実施例で用いたマグネトロン型の反応性イオンエ
ツチング装置を用いて説明したが、この他、平行平板型
反応性イオンエツチング装置、電子サイクロトロン共鳴
型ドライエツチングHHにおいても、有効である。
〔発明の効果〕
以上説明してきたように、本発明の第1の方法では、反
応ガスの放電プラズマを発生せしめ、被処理基体表面の
酸化シリコン膜上に形成された硅化金属膜と多結晶シリ
コン膜との多層構造膜のバターニングのためのドライエ
ツチングに際し、該多結晶シリコン膜よりも上部の層を
エツチングする第1の工程と、多結晶シリコン膜をエツ
チングする第2の工程との2つの工程に分け、第2の工
程にJ5いて基板温度を、酸化シリコン膜の温度の逆数
に対するエツチング速度の関係曲線の変化点近傍の温度
以下になるようにtlJ&するようにしているため、サ
イドエッチが少なくかつ酸化シリコンを良好に維持し極
めて高開度のパターン形成が可能となる。
また本発明の第2の方法では、さらにこれら第1および
第2の工程において同一の反応ガス雰囲気中でエツチン
グを行うようにしているため、上記効果に加え、作業性
が良好でかつ信頼性の高いパターン形成が可能となる。
【図面の簡単な説明】
第1図は、本発明実施例のエツチング方法に用いられる
エツチング装置を示す概略図、第2図(a)および第2
図(C)は、本発明の方法によるエツチング工程を示す
図、第3図は、従来の方法で形成したパターンを示す図
、第4図は、マグネットを用いた場合と用いない場合の
プラズマ掃の比較図、第5図は同様にマグネットを用い
た場合と用いない場合のエツチング速度と基板温度との
関係を示す図である。 9・・・ポリエステル板、10・・・エツチング室、1
0a・・・真空容器、20・・・搬入用予備室、3・・
・搬出用予備室、21,22,31,32・・・ゲルト
バルブ、23,33・・・基板叔画台、11・・・被9
8浬塁板、12・・・第1の電極、13・・・ブロッキ
ングダイオード、14・・・高周波電源、15・・・冷
却管、a・・・塩素ガス供給ライン、b・・・酸素供給
ライン、C・・・四塩化硅素供給ライン、16a、16
b、16c・・・バルブ、17a、17b、17cm・
・流量調整器、18・・・永久磁石、19・・・回転軸
、40・・・シリコン基板、41・・・酸化シリコン委
、42・・・多結晶シリコン躾、43・・・タングステ
ンシリサイド膜、44・・・レジストパターン。 工〜テンゲ速隻(λ/min  1 目ト廊−律 q::

Claims (5)

    【特許請求の範囲】
  1. (1)酸化シリコン膜上に、最下層が多結晶シリコン膜
    で構成されると共に上層に金属膜または金属化合物膜を
    含む多層構造膜を表面に形成してなる被処理基体を、エ
    ッチングガスを含む容器内に設置し、放電プラズマを形
    成し、該多層構造膜を酸化シリコン膜に対して選択的に
    エッチングするドライエッチング方法において、 該多結晶シリコン膜よりも上部の層をエッチングする第
    1の工程と、 前記酸化シリコン膜の温度の逆数に対するエッチング速
    度の関係曲線の変化点近傍の温度以下になるように温度
    を制御しつつ前記多結晶シリコン膜をエッチングする第
    2の工程とを具備したことを特徴とする多層構造膜のド
    ライエッチング方法。
  2. (2)前記真空容器内に印加される高周波電力により発
    生せしめられる電場に対し直角方向に磁場を発生せしめ
    、反応性ガスの放電プラズマを生じさせるようにしたこ
    とを特徴とする請求項(1)記載の多層構造膜のドライ
    エッチング方法。
  3. (3)前記反応性ガスは、ハロゲンガスとハロゲン元素
    と水素元素とを含む化合物ガスとを含有するものあるこ
    とを特徴とする請求項(2)記載の多層構造膜のドライ
    エッチング方法。
  4. (4)酸化シリコン膜上に、最下層が多結晶シリコン膜
    で構成されると共に上層に金属膜または金属化合物膜を
    含む多層構造膜を表面に形成してなる被処理基体を、エ
    ッチングガスを含む容器内に設置し、放電プラズマを形
    成し、該多層構造膜を酸化シリコン膜に対して選択的に
    エッチングするドライエッチング方法において、 該多結晶シリコン膜よりも上部の層をエッチングする第
    1の工程と、 前記酸化シリコン膜の湿度の逆数に対するエッチング速
    度の関係曲線の変化点近傍の温度以下になるように温度
    を制御しつつ前記多結晶シリコン膜を前記第1の工程で
    用いられる前記反応性ガスと同一組成のガス雰囲気中で
    エッチングする第2の工程とを具備したことを特徴とす
    る多層構造膜のドライエッチング方法。
  5. (5)前記第2の工程におけるガス圧は第1の工程にお
    けるガス圧よりも高いことを特徴とする請求項(4)記
    載の多層構造膜のドライエッチング方法。
JP32486788A 1988-12-22 1988-12-22 多層構造膜のドライエッチング方法 Pending JPH02170426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32486788A JPH02170426A (ja) 1988-12-22 1988-12-22 多層構造膜のドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32486788A JPH02170426A (ja) 1988-12-22 1988-12-22 多層構造膜のドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH02170426A true JPH02170426A (ja) 1990-07-02

Family

ID=18170531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32486788A Pending JPH02170426A (ja) 1988-12-22 1988-12-22 多層構造膜のドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH02170426A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276244A (ja) * 1989-04-18 1990-11-13 Nec Corp ゲート電極の形成方法
JP2007078679A (ja) * 2005-08-16 2007-03-29 National Institute Of Advanced Industrial & Technology 探針形状評価用標準試料

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276244A (ja) * 1989-04-18 1990-11-13 Nec Corp ゲート電極の形成方法
JP2007078679A (ja) * 2005-08-16 2007-03-29 National Institute Of Advanced Industrial & Technology 探針形状評価用標準試料

Similar Documents

Publication Publication Date Title
KR960000375B1 (ko) 반도체장치의 제조방법
US5445710A (en) Method of manufacturing semiconductor device
KR0170412B1 (ko) 드라이 에칭방법
JPH0697121A (ja) 半導体装置を製造する方法
JPH06326059A (ja) 銅薄膜のエッチング方法
US6287975B1 (en) Method for using a hard mask for critical dimension growth containment
WO2004030049A2 (en) A method and system for etching high-k dielectric materials
US6656850B2 (en) Method for in-situ removal of side walls in MOM capacitor formation
US20090053882A1 (en) Krypton sputtering of thin tungsten layer for integrated circuits
US6277736B1 (en) Method for forming gate
JP2757546B2 (ja) Feを含む物質のエッチング方法およびエッチング装置
JPH06338479A (ja) エッチング方法
US6951820B2 (en) Method for using a hard mask for critical dimension growth containment
JPH11186229A (ja) ドライエッチング方法及び半導体装置の製造方法
US6933243B2 (en) High selectivity and residue free process for metal on thin dielectric gate etch application
US20230072732A1 (en) Methods for etching structures with oxygen pulsing
US20220328348A1 (en) Impurity Removal in Doped ALD Tantalum Nitride
JPH02170426A (ja) 多層構造膜のドライエッチング方法
JPH0294520A (ja) ドライエッチング方法
US11289342B2 (en) Damage free metal conductor formation
WO1999062111A1 (fr) Procede de gravure
JP3235549B2 (ja) 導電層形成法
JPH0590225A (ja) 半導体装置の製造方法
US7407818B2 (en) Method for manufacturing a semiconductor device
JP3390340B2 (ja) 誘電体素子の形成方法