JPH0216759A - 半導体用リードフレームの製造方法 - Google Patents

半導体用リードフレームの製造方法

Info

Publication number
JPH0216759A
JPH0216759A JP16753388A JP16753388A JPH0216759A JP H0216759 A JPH0216759 A JP H0216759A JP 16753388 A JP16753388 A JP 16753388A JP 16753388 A JP16753388 A JP 16753388A JP H0216759 A JPH0216759 A JP H0216759A
Authority
JP
Japan
Prior art keywords
etching
lead
lead frame
inner lead
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16753388A
Other languages
English (en)
Other versions
JP2637175B2 (ja
Inventor
Norio Okabe
則夫 岡部
Osamu Yoshioka
修 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP63167533A priority Critical patent/JP2637175B2/ja
Publication of JPH0216759A publication Critical patent/JPH0216759A/ja
Application granted granted Critical
Publication of JP2637175B2 publication Critical patent/JP2637175B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 くa業上の利用分野〉 本発明は半導体用リードフレームの製造方法に関する。
 特に多ビン化の可能なエツチング加工による半導体用
リードフレームの製造方法に関する。
〈従来の技術〉 近年、半導体集積回路は高密度化、高集積化が進められ
ている。 それに伴ない、このような半導体集積回路に
使用されるリードフレームも、特に論理素子用を中心に
多ビン化が進められている。
リードフレームの製造方法には、通常、プレス法とエツ
チング法とがあるが、特に10oピン級以上の多ビンリ
ードフレームの製造には微細加工に適したエツチング法
、特にフォトエツチング法が用いられている。
通常、フォトエツチング法によるリードフレームの製造
方法は、まず、素材となる金属薄板にフォトレジスト液
を塗布、乾燥する。 その後、所定パターンのフォトマ
スクを用いて露光・現像し、所定パターン形状のフォト
レジスト層を形成する。 次いで、前記フォトレジスト
層をマスクとしてエツチング液を吹き付け、不要部の素
材金属を溶解除去し、所定のパターンのリードフレーム
を形成し、最後に不要となったレジスト膜を剥離除去す
ることにより製造される。
そして、このようなリードフレームにおいては、半導体
素子と結線されるインナーリードは、通常、素子配設部
に対向し、矩形の片持梁状に形成される。
〈発明が解決すべき課題〉 ところがこのようなフォトエッチングン去よるリードフ
レームの製造方法においては、先端部分のフォトレジス
ト層にエツチング液の流入を防ぐレジストパターンが無
い。
そのため、特にインナーリードの先端部分は金属薄板と
フォトレジスト層との隙間からエツチング液が流入し易
く、第4a図に示されるように、A−A’線で示される
インナーリード4の先端部はどサイドエッチ量(フォト
レジスト層8内側への面方向のエツチング量)が大きく
なり、インナーリード4の先端部15が針状の形状にな
ってしまい、半導体素子とのワイヤボンディングに必要
な寸法、形状の精度を得ることが困難であるという問題
があった。
また、インナーリード先端部15を正確な寸法・形状と
するために、第4b図に示されるようにサイドエッチ量
を考慮して、フォトレジスト層8をインナーリード4の
先端部15部分はど巾広にしたり、インナーリード4の
先端角部に当る部分のフォトレジスト層8に、サイドエ
ッチを抑制するための種々の形状の突起16を設ける等
の補正を加える方法も行われている。
しかし、このような補正法は一般にフォトマスクの形状
設計、原版の作成等に複雑な操作を必要とする。  ま
た、目的とするリードフレームのパターンに応じフォト
レジスト層の形状(フォトマスクの形状)を変える必要
があるため、最適なインナーリード形状を得るためには
、試行錯誤的にエツチングによる確認実験とフォトマス
ク形状の修正作業を繰返す必要があり非常に手間がかか
る。
また、エツチング作業による金属溶解量の増加に伴ない
、エツチング液の劣化が激しくなり、エツチング速度が
低下したり、サイドエッチ特性が変化するため、一定形
状のリードフレーム、特にインナーリード先端部が一定
形状のリードフレームを得るのは困難である。
さらに、リードフレームの多ビン化に伴ない各リード間
のピッチ巾が狭くなり、事実上、第4b図に示されるよ
うなフォトレジスト層の形状(フォトマスクの形状)の
補正によるインナーリード先端部形状の補正自体が不可
能となってきている。
そのため、インナーリード先端部が正確な寸法・形状を
有するリードフレームを、容易に製造できるリードフレ
ームの製造方法の開発が望まれている。
本発明の目的は、前記従来技術の問題点を解決すること
にあり、フォトレジスト層の形状(フォトマスクの形状
)による複雑かつ困難な補正を必要とせず、100ピン
級以上の多ピンであっても容易に正確な寸法・形状のイ
ンナーリード部を有するリードフレームを製造すること
ができる、半導体用リードフレームの製造方法を提供す
ることにある。
く課題を解決するための手段〉 前記の目的を達成するために、本発明は、半導体素子と
結線されるインナーリードな有する半導体用リードフレ
ームを5金属薄板を所定のパターンにエツチング加工す
ることにより製造するに際し、前記エツチング加工によ
り得られる前記インナーリードの寸法を最終の所定寸法
より長く形成し、前記エツチング加工後に前記インナー
リードの先端部を切断して所定の長さに加工することを
特徴とする半導体用リードフレームの製造方法を提供す
る。
以下、本発明の半導体用リードフレームの製造方法につ
いて詳細に説明する。
本発明の製造方法が適用される金属薄板の構成材料は特
に限定はなく、鉄、鉄系合金、銅、銅系合金等、通常の
リードフレームに用いられるものはいずれも適用可能で
ある。 中でも特に42アロイ(Fe−42%Ni合金
)コバール(Fe−29%Ni−17%CO合金)、リ
ン青銅、錫入り銅等は好適に用いられる。
なお、本発明に用いられる金属薄板の板厚は、通常のリ
ードフレームと同様でよく、0.1〜0.25mm程度
である。
本発明の半導体用リードフレームの製造方法は、このよ
うな金属薄板をエツチング加工するものであるが、この
際に、半導体素子と結線されるインナーリードの寸法を
最終の所定寸法より長く形成し、後にその先端部をプレ
ス切断等にて切断することにより所定の寸法に加工する
ものである。
第1図に本発明の製造方法にて得られる、半導体用リー
ドフレーム゛の一例が示される。
第1図に示されるリードフレーム1は、ガイド孔6を有
する支持枠2から、内部に向ってアウターリード3と、
ワイヤーボンディング等により半導体素子と結線される
インナーリード4とが連続的に形成され、インナーリー
ド4の先端部を延長した方向のリードフレーム1の中心
部に、素子配設部5を有するものである。
本発明の半導体用リードフレームの製造方法においては
、このようなリードフレーム1はエツチング加工により
製造される。
本発明に用いられるエツチング加工法は特に制限はない
が、微細パターンの形成が容易である、加工精度が高い
等の点で、フォトエツチングを用いることが好ましい。
本発明の製造方法においては、まず前記のような金属薄
板を洗浄し、その表面にフォトレジストを塗布する。
適用可能なフォトレジストには特に制限はなく通常に市
販されているものを用いればよい。
また、ネガ形、ポジ形いずれのものを用いてもよい。
具体的には、FPER,FR−15(富士薬品工業■製
)  KPR,KTFR,KMER(コダック社製)、
AZ1350 (シップレイ社jlJ)、G−90,P
VER(東京応化工業■製)等が例示される。
フォトレジストの塗布方法は、必要に応じ各種の溶剤に
より適正粘度に調整し、スピンコード、スプレーコート
、ロールコート、デイツプコート等公知の方法にて塗布
すればよく、中でもスピンコード、デイツプコートは好
適に適用される。
次いで、所定パターンのレジスト層を形成するために、
フォトマスクを用い塗布したフォトレジストを露光・現
像し、所定パターンのレジスト層を得る。
本発明の製造方法においては、エツチング加工により形
成されるインナーリードは最終の所定寸法より長く形成
されるものであるので、第2a図に示されるように、得
られるレジスト層8は、インナーリード4の最終の所定
寸法であるA−A’線よりも長くなるように(素子配設
側に延長して)形成する。
ここで、本発明の製造方法では、初めにエツチング加工
により形成されるインナーリード4は、最終の所定寸法
より長く形成され、後にその先端部を所定長(第2a図
においてはA−A’の長さ)に切断する。
従って、先端部におけるサイドエッチの影響を考慮する
必要がないので、前記の第4b図に示されるようなレジ
スト層8のレジストパターンによる先端部形状の特別な
補正は不要であり、レジストパターンはインナーリード
4の巾方向のサイドエッチ量dのみを考慮すればよいの
で、非常に容易にレジスト層8を形成することができる
なお、現像での不要部分のフォトレジストの除去は、用
いたフォトレジストの種類に応じて、各種の有機溶剤等
を用いて溶解除去すればよい。
次いで、レジスト層8の形成されない金属の露出部分を
エツチング液にて溶解除去し、所定のパターン例えば第
1図に示すパターンを有するリードフレームを得る。
本発明の製造方法においては、前記したようにレジスト
層8を調整し、エツチング加工により得られるインナー
リード4は第2a図に示されるように、A−A’線より
半導体素子配設側の先端部7の分だけその最終の所定寸
法よりも長く形成される。
従って、形成されたインナーリード4は、先端部7はサ
イドエッチの影響を受は針状の形状を有しているが、最
終の所定寸法であるA−A’線の位置は、巾方向のサイ
ドエッチ量dの影響しか受けていない。
なお、このような先端部7は、その長さが素子配設部5
方向に向って500μm以上あることが好ましく、この
時、後の先端部7の切断により、インナーリード4の先
端部が正確な形状・寸法を有するリードフレームを得る
ことができる。  また、前記のレジスト層8もこれに
応じて形成されるのが好ましい。
本発明においてエツチング処理に用いられるエツチング
液は、用いる金属薄板の組成に応じ適宜決定すればよく
、例えば金属薄板として42アロイを用いた際には、塩
化第2鉄を主成分とする腐食液が、銅または銅合金の場
合には塩化第2鉄または1、塩化第2銅を主成分とする
腐食液等が用いられる。
このようなエツチング処理に際して、温度、圧力、エツ
チング速度、エツチング液の排除効率等の各種のエツチ
ング条件は、エツチングの精度が高くなるよう各種の条
件を適宜決定すればよい。
エツチング処理の終了後、レジスト層8を剥離除去し、
所定長よりも長く形成されたインナーリード4の先端部
7を切断し、インナーリード4を所定の長さにする。
ここで、前記したように、インナーリード4の先端部7
はサイドエッチの影響を受は針状の形状となってしまっ
ているが、A−A’線で示される最終の所定寸法の部分
は、巾方向のサイドエッチ量dのみの影響しか受けてい
ない。
従って、エツチング加工にてインナーリード4をあらか
じめ最終の所定寸法より長く形成しておき、その先端部
7を所定の長さ(A−A’線)にて切断することにより
、インナーリード4は第2b図に示されるように先端部
が正確な寸法・形状を有する良好なものとなり、半導体
素子を実装した際に、ワイヤーボンディング等の電気的
接続を良好かつ正確に行うことが可能となる。
先端部7を切断する方法は特に制限はなく、プレス切断
、カッターによる切断、放電加工、レーザー加工等各種
の方法が適用可能であるが、生産性等の点でプレス切断
を用いるのが好ましい。
なお、前記のレジスト層8形成の際に、第3図に示され
るように、金属薄板9のいずれか一方の面のA−A’線
の位置に、微小中のレジスト開口部11を設けておき、
ここをエツチング処理の際にハーフエツチングすること
によりノツチ12を設けておくと、切断時の破断荷重を
小さくすることができるので、切断時の応力によるリー
ドフレーム1の変形を防止でき、より良好なリードフレ
ーム1を製造することができる。
〈実施例〉 以下に、本発明の半導体用リードフレームの製造方法の
具体的実施例を挙げ、本発明をより詳細に説明する。
(実施例) 下記の方法にて、第1図に示されるようなリードフレー
ム1 (ビンは省略する)を製造した。
厚さ0.15mmの4270イの薄板に、フォトレジス
ト(G−90、東京応化工業■製)をスピンコードによ
り塗布し、乾燥した。
次いで、フォトマスクを通して前記のフォトレジストを
露光し、温水を用いて余分なフォトレジストを溶解除去
(現像)し、所定のパターンのレジスト層8を形成した
。 ここで、インナーリードの先端部のレジスト層8は
、第2a図にA−A’線で示されるインナーリードの最
終の所定寸法より約800μm素子配置部5方向に長い
ものであった。
その後、エツチング液として塩化第2鉄液を用いてエツ
チング処理を行い、不要部分の4270イを溶解除去し
、支持枠2に連結したアウターリード3およびインナー
リード4を有する160ビンリードフレーム1を得た。
  こ こで、インナーリード4の先端形状は、第2a
図に示されるようなものであった。
エツチング処理終了後、レジスト層8を剥離除去し、つ
いで、プレスにより第2a図A−A’線にて先端部7を
切断除去した。
このようにして得られたリードフレーム1は、インナー
リード4の先端形状が第2b図に示されるような正確な
矩形形状であり、また、インナーリード4の巾、長さ共
に所定の寸法を有する良好なものであった。
〈発明の効果〉 本発明の半導体用リードフレームの製造方法によれば、
形成するフォトレジスト層の形状(フォトマスクの形状
)による複雑かつ困難な補正を行う必要なしに、100
ビン級以上の多ピンのものでも、容易に正確な寸法・形
状のインナーリード部を有するリードフレームを製造す
ることができる。
また、本発明の製造方法にて得られたリードフレームは
、インナーリードの寸法・形状が正確でかつ、ボンディ
ングに適した形状のものが得られるので、リードフレー
ムと半導体素子との接続を確実に行うことができ、信頼
性の高い半導体素子を得ることができる。
さらに、金属溶解に伴なうエツチング液の劣化に対して
も、エツチング速度の低下に応じてエツチング時間を変
えるだけで、インナーリードの先端形状に悪影響を与え
ることなく対応できるので、一定形状のリードフレーム
を安定的に製造することができる。
【図面の簡単な説明】
第1図は、本発明の半導体用リードフレームの製造方法
にて製造されるリードフレームの一例の平面図である。 第2a図は、本発明の半導体用リードフレームの製造方
法の一実施例を示す部分拡大平面図である。 第2b図は、本発明の半導体用リードフレームの製造方
法で製造されるリードフレームのインナーリード先端部
を示す部分拡大平面図である。 第3図は、本発明の半導体用リードフレームの製造方法
の別の実施例を示す部分拡大断面図である。 第4a図および第4b図は、従来の半導体用リードフレ
ームの製造方法を示す部分拡大平面図である。 符号の説明 1・・・リードフレーム、 2・・・支持枠、 3・・・アクタ−リード、 4・・・インナーリード、 5・・・素子配設部、 6・・・ガイド孔、 7.15・・・先端部、 8.10・・・レジスト層、 9・・・金属薄板、 11・・・レジスト開口部、 12・・・ノツチ 16・・・突起

Claims (1)

    【特許請求の範囲】
  1. (1)半導体素子と結線されるインナーリードを有する
    半導体用リードフレームを、金属薄板を所定のパターン
    にエッチング加工することにより製造するに際し、前記
    エッチング加工により得られる前記インナーリードの寸
    法を最終の所定寸法より長く形成し、前記エッチング加
    工後に前記インナーリードの先端部を切断して所定の長
    さに加工することを特徴とする半導体用リードフレーム
    の製造方法。
JP63167533A 1988-07-05 1988-07-05 半導体用多ピンリードフレームの製造方法 Expired - Lifetime JP2637175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63167533A JP2637175B2 (ja) 1988-07-05 1988-07-05 半導体用多ピンリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63167533A JP2637175B2 (ja) 1988-07-05 1988-07-05 半導体用多ピンリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH0216759A true JPH0216759A (ja) 1990-01-19
JP2637175B2 JP2637175B2 (ja) 1997-08-06

Family

ID=15851460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63167533A Expired - Lifetime JP2637175B2 (ja) 1988-07-05 1988-07-05 半導体用多ピンリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2637175B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010759A (ja) * 1983-06-30 1985-01-19 Toshiba Corp リードフレームの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010759A (ja) * 1983-06-30 1985-01-19 Toshiba Corp リードフレームの製造方法

Also Published As

Publication number Publication date
JP2637175B2 (ja) 1997-08-06

Similar Documents

Publication Publication Date Title
US5683943A (en) Process for etching a semiconductor lead frame
US6008068A (en) Process for etching a semiconductor lead frame
JPH031522A (ja) レジストパターン形成法
JPH10229153A (ja) リードフレームの製造方法
JPH0245967A (ja) 半導体装置用リードフレームの製造方法
JPH0216759A (ja) 半導体用リードフレームの製造方法
KR100231836B1 (ko) 리드프레임의 식각방법
JPH08316392A (ja) リードフレームの製造方法とリードフレーム
JPH0669638A (ja) プリント配線板のランド部構造
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JPH05283412A (ja) 半導体装置,およびその製造方法
JP3418769B2 (ja) リードフレームの製造方法及びリードフレーム
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JPS6218059A (ja) リ−ドフレ−ムの製造方法
JPH06161093A (ja) リードフレーム製造用フォトマスク
JPS5824020B2 (ja) 半導体装置
KR100379094B1 (ko) 반도체패키지용 리드프레임의 구조 및 그 제조방법
JPH03161960A (ja) 集積回路用リードフレームおよびその製造方法
JPH04271150A (ja) 半導体装置用リードフレームの製造方法
JPH09181246A (ja) リードフレーム及びその製造方法
JP3449047B2 (ja) リードフレーム構造体
JPS6372889A (ja) リ−ドフレ−ムの製造方法
JPH11204711A (ja) リードフレームの製造方法
JPH08288443A (ja) リードフレームの製造方法およびリードフレーム
JPH11126859A (ja) リードフレームの製造方法