JPH021663A - 優先順位付き情報パケット用交換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

本発明は、入時間マルチプレックスと出時間マルチプレ
ックスとの間に複数の相異なる意味論的優先準位と時間
優先単位がある情報パケット　スイッチング　システム
に関する。 非同期時間スイッチング　システムにおいては、音、デ
ータ、数字画像、通報メツセージなどである情報がビッ
ト　パケットとして伝送され、パケットの出所（ｓｏｕ
ｒｃｅ）と、回路においてパケットに与えるべき方向と
を設定する１つのビットを各パケットが持っている。 ドキュメントＥＰ−△−Ｑ　１１３６３９に開示されて
いるスイッチング　システムは、非同期時間スイッチン
グ回路の各スイッチング　ノード（ＳＷｌｔｃｈｉｎｇ
　ｎｏｄｅ）として用いるのに最適である。同スイッチ
ング　システムは、１２８ビツトの固定長を有しており
、−例として、１６の出マルブプレツクスに接続してい
る１Ｇの入マルチプレックスに担持されている８個のビ
ットのラベルを持っているパケットをスイッチングする
。ドキュメントＥＰ−Ａ　−０１０８０２８には、複数
の等時間に分割されており、各パケットが１つの時間を
占めでおり、出所から供給される情報パケットを搬送し
ない各時間に「空」パケット、すなわち固定ラベルがこ
のタイプのパケットに限定されており、情報パケット用
に用いることのできないパケットが入っているマルチプ
レックス　ストラフチャが開示されている。空パケット
のラベルの後に続くビットのパターン（ｍｏｔｉｆ　）
も特定パターンである。空パケットによってマルチプレ
ックスを同期化する。 ドキュメントＥ　Ｐ−Ａ−０１１３６３９に開示されて
いるスイッチング　システムにおいては、複数の中の入
マルチプレックス番号とラベルによって確認する各人パ
ケットに、新ラベルと、パケットを供給する複数の中の
出マルチプレックスの番号の２つの同タイプのアトリビ
ュート（ａｔｔｒｉｂｕｔ　）によって特定される新ア
イデンティフィケーションを係合させる。別の態様どし
ては、パケット（ｅ、１）（ｅは入マルチプレックスの
番号、はラベル）を出パケット（ｓ、ｊ）（ｓは出マル
ヂブレックスの番号、ｊは新ラベル）にスイッチングす
る。 このパケット　スイッチング　システムにおいては、伝
送（仮想回路とも言う）の設定時にプログラミングした
制御メモリが実行する「ラベル変換」という第１アクシ
ヨンがバッファ　メモリに格納する前にパケッｔ−（ｅ
、ｉ）に対して行われ、ラベル（ｉ）がラベル（ｊ）で
置換され、続いてパケット（ｅＳｊ）がバッファ　メ・
七りの既知のアドレス（（ｅ）によって設定される書込
み時間によって決まる）に格納される。このアドレスが
出マルチプレックス（Ｓ）に係合している待機ファイル
に格納される。システムは出力によって駆動され、出マ
ルブブレックスの各走査サイクル時に出マルチプレック
ス（Ｓ）に係合している待機ファイルが読込まれ、〜出
マルチプレックス（Ｓ）が担持すべき新パケットのアド
レスが生成される。 バッファ　メ上りには１つの入マルヂプレックス（ｅ）
に対してＮ個のメモリ　ゾーンがあり、入マルチプレッ
クス（ｅ）から送られてくるパケットは、この人マルヂ
プレッ゛クス（ｅ）に対して割当てられているＮ個のゾ
ーンの中の１つのゾーンに１１込まれ、新たな占込みが
行われるたびにパケットの内込みアドレスがｍｏｄ旧叶
Ｎだ

【ノインクリメントされる。各メモリ　ゾーンにお
ける書込みは周期的である、すなわち（ｉ＋Ｎ）番目の
パケットが書込まれるとｉ番目のパケットが破壊される
。すなわちパケットはＮ個のパケットの時間を越えては
バッファ　メモリの中に残り続けることはできない。 それ故書込み時のバッファ　メモリの管理は簡単である
が、出マルチプレックス（Ｓ）がピークトラヒック（ｐ
ａｉｎｔｃ　ｄＣｔｒａｆｆｉｃ　）になると、すなわ
ちパケット数が平均値よりも多くなると、入パケットは
Ｎパケット時間よりも長い時間待った侵読取られ、新入
パケットによって破壊され、消滅する。このインシデン
ト（ｉ　ｎＣ１ｄｏｎｔ　）は、伝送するものが音であ
るか、画像であるか、メツセージであるかによって違っ
てくる。例えば、音は、たとえ良質であってもメツセー
ジよりもエラーレートが大きい。これに対して、ある種
のメツセージを伝送する場合は、１つのパケットが失わ
れるとメツセージが理解不能になる。 Ｎを大きくすればこの難点をある程度解消することがで
きる。しかし、メ七りの数を多くすれば製作費が高くな
ることに加えて、音の伝送などの他の伝送に影響が出る
危険性がある。高賃金を再生するには、システム内のパ
ケット伝送時間を予め設定した限界値よりも低くし、各
スイッチングシステムにおけるパケットの滞留時間を予
め設定した時間よりも長くしてはならず、そのためＮを
大きくしすぎてはならない。 Ｊ、Ｐ、Ｑｕｉｎｑｕｉｓ　（本出願の出願人）　、Ｈ
，５Ｉ３ｒＶｅｌ、Ｊ、　ｒｒａｎｃＯｉ３が本出願と
同じ日に出願したフランス特許出願［優先単位付きデー
タ　パケット　スイッチング　システム］に開示されて
いるシステムにおいては、各パッケージに２つの優先準
位の中の１つを割当て、出マルチプレックスに係合して
いる持磯ファイルへのパケット読込みアドレスに優先準
位アドレスを結付け、低優先準位パッケージに対しては
高層光準位パッケージよりも高い消滅レートを許しつつ
該待機ファイルの充填；立に応じて該待機ファイルの読
込みとシフト（ｄ（３ｃａｌａＯ（３）を処理するが、
バッファ　メモリの占込み制御は問題にされておらず、
したがってバッファ　メモリ内の滞留時間はこのメモリ
の走査時間（すなわちＮ「パケット時間」）に限定され
ている。 バッファ　メモリの書込み制御が複雑であればバッファ
　メモリの効率が低くなる。すなわち、ａ）空の入パケ
ットはバッファ　メモリの１つのゾーンを占める、 ｂ）バッファ　メ七りにおいては、ゾーンは、ゾーンに
入っているパケットが放出された後ではなく、ゾーンの
前回使用後Ｎ「パケット時間」が経過しなければ再使用
できない。 Ｃ）各人マルヂプレックスにＮ個のメモリ　ゾーンが係
合していることにより、出マルチプレックスのロードが
同じでなければ理想的配分になるというのではなく、出
マルチプレックスに影響を及ぼす一時的／局部的オーバ
ロードが発生した時にパケットの大きな消滅を生じる。 占込みアドレスと古込み時点が合致する単純書込み制御
では、バッファ　メモリの容量のごく一部だけが再使用
される。 本発明の基本目的は、書込み制御を改善することによっ
てバッフ？　メモリの効率を向−卜させるシステムを提
供することである。 後述のごとく、本発明においては、バッファメモリの書
込み制御を、前記フランス特許出願に開示されているも
のと同じ意味論的優先準位付きパッケージの読込み処理
を組み合わせる。 またこの制御により時間優先準位付きパケットも処理す
ることができる。予め設定した最大バッファ　メモリ内
滞留時間がパッケージに対して保証された時にそのパケ
ットは高時間優先単位を持ったと言い、低時間優先準位
パケットの放出は、同パケットを送るべき出マルチプレ
ックスのオーバロードが解除されるまで遅らせることが
できる。 本発明はまた、高意味論的優先準位と高時間優先準位の
両方を持っているパケット、或いはまた高意味論的優先
準位もしくは高時間優先準位を持っているパッケージ、
或いはまた低意味論的優先準位と低時間優先準位の両方
を持っているパッケージを理想的に処理することのでき
るスイッチング　システムを提供することを目的とする
。 本発明の１つの特徴としては、入時間マルチプレックス
と高時間マルチプレックスとの間に２つの意味論的優先
単位があり、バッフ？　メモリのパケットの格納アドレ
スがパケットを伝送する各高時間マルチプレックスに係
合している待機ファイルに格納されている情報パケット
　スイッチング　システムにで１構成要素としての状態
フィールド　メモリの各ワードが高時間マルチプレック
スと同数のビットで構成されており、該点フィールド　
メモリのアドレスが該バッファ　メモリのアドレスと合
致しており、ワードの各ビットが、ワードと同じアドレ
スに格納されており、ビットに対応している出時間マル
ヂブレックスへ送るべきパケットが１つの高意味論的優
先準位を有し、まだ注目出マルヂプレックスによって送
られていない時に１になり、各パケット格納アドレスが
、全ビットが０であるワードにアドレッシングする点フ
ィールド　メモリのアドレスの中から選択されるところ
のシステムを提供する。 本発明の別の特徴としては、高意味論的優先準位を有す
るパケットがバッファ　メモリの同じアドレスにおいて
書込まれる時、或いはまた高意味論的優先準位を有する
パケットがバッファ　メモリの同じアドレスにおいて読
取られ、隣合っている占込みアドレッシング間において
書込みアドレッシングされる時に点フィールド　メモリ
が古込みアドレッシングされてワードのコンテンツを変
え、全ビットが０になれば点フィールド　メモリに読取
られた各ワードがそのアドレスをバッファメモリの自由
ｆ！込みアドレスとして選択する。 本発明の別の特徴としては、点フィールド　メモリの各
自由アドレスが自由アドレス　ファイルに格納され、自
由アドレス　ファイルの出力がパケット￥ｉ　着レート
でバッファ　メ七り格納アドレスを供給する。 本発明の別の特徴としては、入パケットが空である時は
自由アドレス　メモリは読取られない。 本発明の別の特徴どしては、該格納アドレスが、パケッ
トの意味論的優先単位を設定する第１ビツトが随伴して
いる各待機ファイルに格納され、各侍磯ファイルに、２
つのゾーンの入口と出口との間、ならびに各ファイルの
隣合っている２つの読取りの間とに直列に入っている低
意味論的優先準位パケット読取りアドレスがあり、第１
ゾーンの占込みが、第２ゾーンが満杯の時、高意味論的
優先準位パケットにしかアクセスできず、まだファイル
に存在している最も古い高意味論的優先準位パケット読
込みアドレスよりら早く格納された低意味論的優先準位
パケット読込みアドレスが、最大限第１ゾーンに格納さ
れている読込みアドレスの数に等しい回数だけ破壊され
る。 本発明の別の特徴としては、該格納アドレスが、パケッ
トの意味論的優先単位を設定する第１ビツトと、パケッ
トの時間優先単位を設定する第２ビツトが随伴している
各待機ファイルに格納され、各待機ファイルが２つの７
？イルで構成されており、第２ビツトによって第１フア
イルに格納するか第２７？イルに格納するかが決定され
、高時間優先準位パケットがすべて第１フアイルに格納
され、第１フアイルが空にならなければ第２フアイルが
読取られない。 本発明の別の特徴としては、点フィールド　メモリの各
ワードが試験メモリの１つのビットに対応しており、対
応ワードに少なくとも１つのビット１がある時に該ビッ
トが１になり、バッフアメしりにおけるバケツ１〜の平
均滞留頻度よりも遅いレートで読込まれ、ビット１がバ
ッファ　メ［りに書込まれれば点フィールド　メモリの
対応ワードのアドレスがアドレス　ファイルに書込まれ
る。 本発明の別の特徴としては、点フィールド　メモリのデ
ータ入力が、格納アドレスを待殿ファイルに内込ませる
選択線に接続されており、該線が第２半バイト時間の間
機能し、ビット書込みエネイブル入力が、一方において
は同じく該選択線に接続されており、使方においては高
時間マルチプレックスの走査器の出力に接続されており
、該走査器が、ラベル変換メモリから送られる、或いは
また走査される待機ファイルの出力から送られてくる意
味論的優先単位ビットによって個別の導通化される第１
ＡＮＤゲートを介して第１バイト時間の間機能し、アド
レス入力が第１マルチプレクサの出力に接続されており
、該第１マルチブレク号の第１人力が周期バイナリ　カ
ウンタの出力に接続されており、第２人力がアドレス　
ファイルの出力に接続されており、第１マルブブレクリ
が該意味論的優先単位ビットによって駆動され、第２マ
ルチプレクサが第２半バイト信号によって駆動され、デ
ータ出力がＮＡＮＤゲートの相手入力に接続されており
、該ＮＡＮＤゲートの出力がアドレス　メモリ゛の占込
みエネイブル入力に接続されており、アドレス　メモリ
のデータ入力が周期バイナリ　カウンタの出力に接続さ
れており、アドレス　メモリのデータ出力が格納アドレ
スを供給する。 本発明の前記ならびに前記意外の特徴は、添附図を参照
しながら以下に紹介するところの本発明の１つの実施例
の詳述を通してより一層明確にされる。 第１図のスイッチング　システムは、ドキュメントＥＰ
−Ａ−０１１３６３９に開示されているタイプのスイッ
チング　システムであるが、スイッチング回路（ｃｉｒ
ｃｕｉｔ　ｄ’ａｉｇｉｌｌａｇｅ）　（Ａ　ＣＥ　）
の構造とパケットのバッファ　メモリ（ＭＰ）　書込み
アドレッシング　モードが違っている。 第１図のスイッチング　システムには１６０入力接合部
（Ｅ０〜Ｅ１５）と１６の出力接合部（ＳＯ〜５１５）
があり、各接合部に固定長パケット　マルチプレックス
がある（このことはドキュメントＥＰ−Ａ−０１０８０
２８に開示されているとおりである）。各直列バイトを
並列バイトに変換し、パケットのスタートをフレーミン
グ（ｃａｄｒａｇｅ　）　シて１つの人力接合部と次の
入力接合部どの間においてスタートを１バイト分だけ遅
らせる入力回路（ＣＥ　）が各入力接合部（Ｅ０〜Ｅ１
５）に設けられている。入力回路（ＧＥ）の出力は、パ
ラレル／ダイアゴナル変換（ｃｏｎｖｅｒｓｉｏｎ　ｐ
ａｒａｌｌｅｌｅ−ｄｉａｇｏｎａｌｅ）　　（パラゴ
ナル（ｐａｒａｇｏｎａ＋　）変換）を行う入力回転マ
トリクス（ＭＲＥ）の相手入力に接続されている。パラ
ゴナル変換によって入力マトリクス（ＭＲＥ）の第１出
力が全パケットのラベルを逐次生成し、第２出力がパケ
ットの第２バイト、第３バイト１０．を生成する。ラベ
ル（１）を搬送した入力ボートの列（ｒａｎｇ）　　（
ｅ）が随伴している各ラベル（＋）がラベル変換メモリ
（ＭＣ）に格納される。ラベル変換メモリ（ＭＣ）は、
一方においては新ラベル（ｊ＞を生成し、他方において
はスイッチング回路における１つまたは複数の待機ファ
イルの選択情報（Ｓ）を生成する。 また、ドキュメンＩ−Ｅ　Ｐ−Δ−０１１３６３９のス
イッチング　システムにはないことであるが、メモリ（
ＭＣ）は、２つのビット（ｐｌ）（ｐ２）をスイッチン
グ回路（ＡＧＥ＞に供給する。ｐｌがＯであればパケッ
トが意味論的優先準位を持っており、１であればパケッ
ト（よ意味論的優先準位を持っていない。ｐ２が０であ
ればパケットが時間優先準位を持っており、１であれば
パケットは時間優先準位を持っていない。したがってパ
ケットには次の４種類がある。パケットＡ　：　ｐｌ　
＝ｐ２＝１で意味論的優先準位も時間優先単位も持つで
いない。パケットＢ：ｐｉ＝ｏ、ｐ２−１で意味論的優
先準位を持っているが時間優先単位を持っていない。パ
ケットＣ：ｐ１＝１、ｏ２＝ｏで時間優先単位を持って
いるが意味論的優先単位を持っていない６パケツトｏ：
ｐ１＝ｐ２＝ｏで意味論的優先準位と時間優先単位を共
に持っている。 変換メモリ（Ｍ　Ｐ　）が変換したラベルが非空パケッ
トのラベルである場合はビット１が、そうでない場合は
ピッ！−〇が変換メモリ（ＭＰ）の出力線（ＰＮＶ）に
印加される。 ８木の線で新ラベル＜ｊ＞を供給するメモリ（ＭＣ）の
出力はバッフ１　メモリ（ＭＰ）の第１人力に接続され
て３３す、バッファ　メモリ（ＭＰ）の他の人力はマト
リクス（ＭＲＥ）の相手出力に接続されている。バッフ
ァ　メモリ（ＭＰ）の出力は出力回転マトリクス（ＭＰ
８）の相手入力に接続゛されており、出力回転マトリク
ス（ＭＰ８）の出力は各々並列／直列（Ｐ／Ｓ）バイト
変換器に接続されており、並列／直列変換器の出力は各
々出接続部（Ｓｏ〜５１５）に接続されている。 第１図のスイッチング　システムにはさらに、設定され
る仮想回路に従ってラベル変換情報をメモリ（ＭＣ）に
供給する中央制御２Ｉｌ器（ＵＣＣ）と、ローカル　ビ
ット　クロツタ（ｈｏｒｌｏｇｅ　ｂｉｔ　Ｉｏｃａｅ
）からバイト　クロックとワード（ｅ）を供給する時間
ベース（ＢＴ）がある。−例として、１６の入接続部が
あるスイッチング　システムにおいてはワード（ｅ）は
４つのバイトで構成されている。ワード（−ｅ）は、バ
イナリ　カウンタによって時間ベース（ＢＴ）において
生成される。バイナリ　カウンタの最初の４つの出力が
ワード（ｅ）を生成し、カウンタはバイト　クロックの
レート（ｒｙｔｍｅ　）でインクリメントされる。接続
系（ａｉｓｏｎ　）　　（ｅ）　　（第１図）によって
ワード（ｅ）が入力回転マトリクス（ＭＲＥ）を駆動し
、メ［す（ＭＣ）の人捜合部をＩＯＬ、スイッチング回
路（ＡＣＥ）内の待機ファイルを走査する。インバータ
（Ｉ　ＮＶ）によって得られた逆ワード（ｉｎｖｅｒｓ
ｅ　）　　（ｅ／　）が接続系（ｅ／）によって送られ
、出力回転マトリクス（ＭＰ８）を駆動する。 パケットの読取りアドレスが格納されている、ドキュメ
ントＥＰ−Ａ−０１１３６３９に開示されているスイッ
チング　システムの１６の持様ファイルを考え、バッフ
１　メモリ（ＭＰ）の総アドレス数を２にとすれば、こ
のファイルの格納容量は２に−ｅｍａｘｒある；　２に
−ｅ−Ｔ　（Ｔは出ボート（Ｓ０〜Ｓ１５）の走査サイ
クル時間）に相当する時間が経過すればバッファ　メモ
リ（ＭＰ）に格納されているパケットがすべて破壊され
る。王は、２ｅ−ｔＱ（バイト　クロックの周Ｉｌｌ　
）に等しいため、パケット時間に等しい。 本発明によれば、この難点を解消すべく、書込み時にバ
ッファ　メモリ（ＭＰ）を周期的にアドレッシングせず
、意味論的優先準位を持っているパケットがすでに占め
ているメモリ　ゾーンに応じでアドレッシングする手段
を備える。メモリ制御手段としてのこのアドレッシング
手段を第１図において（ＧＭ）で示す。 第１図を参照して、メモリ（ＭＣ）から出でいる線束Ｓ
（線（ＭＳＯ〜ＭＳ１５）と線（ｐｌ）から成っている
）がスイッチング回路（ＡＧＥ）とメモリ制御回路（Ｇ
Ｍ）の相手入力に並列接続されており、線（ｐ２）はス
イッチング回路（ＡＣＥ）にのみ接続されている。スイ
ッチング回路は、一方においては読取りアドレス　ワー
ドＡＤ　（０７）を供給し、他方においては書込みアド
レスの対象が意味論的優先準位を持っているパケットで
あるかないかを指示するビット（ｐｒ）を供給する。東
ＡＤ　（０−７）と線（ｐｒ）は回路（ＧＭ）の相手入
力に接続されている。束（ｅ）は両回路（ＡＣＥ）、（
ＧＭ）に接続されている。 メモリ制御回路（ＭＰ）は、束（Ｋ）を通してメモリ（
ＭＰ）Ｗ込みアドレスを供給する（ワード（Ｋ）もスイ
ッチング回路（八〇Ｅ）へ送られる）。 メモリ制御回路（ＧＭ）を第２図に示し、スイッチング
回路（八〇Ｅ）を第６図に示す。メモリ（ＭＰ）と回路
（ＡＧＥ）との接続系も示ず第２図を参照して、制御回
路（ＧＭ）の基本構成要素として、２つのメモリ（ＭＡ
Ｒ）、（ＡＩ）Ｌ）と、その駆動ロジックがある。 メモリ（ＭＡＲ）は、まだ放出されていない意味論的優
先単位付きパッケージがバッファ　メモリ（ＭＰ）を占
めている状態を指示するメモリである。バッファ　メモ
リ（ＭＰ）において、１つのパケットの１２８ビット配
列ゾーンである各ゾーン（ｉ、）に、アドレス（ｉ）が
同じである１６ビツト　ワード（Ｚｉ）が対応している
。ワード（Ｚｉ）において、各ピッｌ−が１つの出接合
部（ｓ。 〜５１５）に対応しており、注目パケットが意味論的優
先単位を持っていればビットは１であり、出接合部が注
目パケットを放出しｔ【ければ０にならない。したがっ
て、入パケットの書込み時、或いはまた出パケットの読
取り時にメモリ（ＭＡＲ）のコンテンツが変えられる。 メモリ（ＭＡＲ）は、書込みが行われるだけでなく、周
期的に走査されてワード（Ｚｉ）を逐次供給する。ワー
ド（７１）は必ず全ピットＯを伴い、アドレス（ｉ）が
ファイル（ＡＤＬ）に書込まれる。かようにして、入パ
ケットをバッファ　メモリ（ＭＰ）に書込むアドレス（
＋）がメモリ（ＡＤＬ）に書込まれる。 それ故メモリ（ＡＤＬ）は、特定の時点においてバッフ
ァ　メモリ（ＭＰ）のアドレス　リストが入るファイル
である。ファイル（ＡＤＬ）の出力が特定の時点におい
てアドレス（Ｋ）を供給し、現在人パケットが同アドレ
ス（Ｋ）に格納される。 先述のごとく、ワード（Ｋ＞はまた、変換メモリ（ＭＣ
）から束（Ｓ）ならびに線（ｐｌ）、（ｐ２）へ供給さ
れる信号によって指定されるスイッチング回路（ＡＣＥ
）の待機ファイルへも送られる。書込みアト、レス　フ
ァイル（ＡＤＬ）の容７％）は比較的小さくすることが
できる。書込みアドレス　フッ・イル（ＡＤＬ＞が満杯
になると同時にその出力が満杯状態を指示し、メモリ（
ＭＡｔ））の走査が打切られる。 メモリ（ＭＡＲ）には、１つのデータ入力（八〇Ｅ）と
、複数の書込みエネイブル入力（ＷＯ〜Ｗ１５）と、１
つのアドレッシング入力（ＥＡＤ）と、１つのデータ出
力（Ｚｌ）がある。入力（ＡＤＥ）には、１つのワード
（７１）の１６ビツトに対応している１６木の線があり
、該１６木の線は１６のゲート（Ｒ１）　　（０−１５
＞に接続されており、ゲート（Ｒ１）（０−１５）の第
１人力は各々線（Ｍ２Ｏ−ＭＳ１５）に接続されており
、第２人力が信号（ＬＪ）を受ける。信号（Ｕ）は、１
バイト時間の最初の半分の間はＯであり、あとの半分の
間は１である。以下において逆信号（Ｕ／）も用いる。 入力（ｗｏ−ｗ１６）は１ＧのＡＮＤゲート（Ｒ２）（
０−１５）の出力に接続されており、ＡＮＤゲート（Ｒ
２）（０−１５）の第１人力はＯＲゲート（Ｒ３）（０
−１５）の出力に接続されており、第２人力はＯＲゲー
ト（Ｒ４）の出力に並列接続されている。ＯＲゲート（
Ｒ３）の第１人力はＡＮｌ）ゲート（Ｒ１）（０〜１５
）の出力に接続されており、第２人力はデマルヂブレク
’＋（Ｎｌ）の１６の出力に接続されており、デマルチ
プレクサ（Ｎ１）のデータ入力が信号（Ｕ／）を受け、
制御入力が信号（ｌを受ける。ＯＲゲート（Ｒ４）の入
力は、変換メモリ（ＭＣ）から出ている線（ｐｌ）と、
スイッチング回路（ＡＣＥ）から出ている線（ｐｒ）に
接続されている。 バッファ　メモリ（ＭＰ）の容量が２にの時は線の本数
がｋであるアドレッシング入力（ＥＡＤ）はマルチプレ
クサ（Ｎ２）の出力に接続されており、マルチプレクサ
（Ｎ２）のデータ入力（ＳＣＰＴｌ）はカウンタ（ＣＰ
Ｔｌ）の出力に接続されており、カウンタ（ＣＰＴｌ）
の第１データ入力（ＳＣＰＴｌ）はカウンタ（ＣＰＴｌ
）の出力に接続されており、第２データ入力は別のマル
チプレクサ（Ｎ３）の出力に接続されており、ｆｌｋｌ
制御入力はＯＲゲート（Ｒ４）の出力に接続されている
。マルチプレクサ（Ｎ３）の第１データ入力はファイル
（八〇Ｌ＞の出力（Ｋ）に接続されており、第２データ
入力は回路（ＡＣＥ）の出力（△Ｄ）（０−７）に接続
されており、制御入力が信号（ＬＪ）を受ける。 １６本の線があるメモリ（ＭＡＲ）のデータ出力（Ｚｉ
）はＮＯＲゲート（Ｒ５）の１６の入力に接続されてお
り、ＮＯＲゲート（Ｒ５）の出力は、読取られたワード
（Ｚｉ）にビット１があれば状態がＯである。 ファイル（ＡＤＬ）には、マルヂブレクＩＪ−（Ｎ４）
の出力に接続されている１つのデータ入力と、１つのデ
ータ出力（Ｋ）と、バイト周波数（ｆｒｅｑｕｅｎｃｃ
　ｏｃｔｃｔ　）の倍の２Ｈの周波数で機能する１つの
書込みクロック入力と、１つの書込みエネイブル入ノＪ
（ＡＥ＞と、１°つのファイル満杯指示出力（ＥＰ）と
、１つの読取りクロック入力（ＨＬ）がある。マルチプ
レクサ（Ｎ４）の第１人力はカウンタ（ＣＰＴＩ）の出
力に接続されている。カウンタ（ＣＰＴｌ）はｍｏｄｕ
ｌｏ　２にカウンタである。 カウンタ（ＣＰＴｌ）の入力は３人カイ４きＡＮＤゲー
ト（Ｒ６）の出力に接続されでＪ３す、ＡＮＤゲート（
Ｒ６）の第１順入力は２日クロックを受け、第２人力（
逆入力）はファイル（ＡＤＬ）の出力（ＦＰ）に接続さ
れており、第３人力（逆入力）はＯＲゲー１−（Ｒ４）
の出力に接続されている。 出力（ＦＰ）はＡＮＤゲート（Ｒ７）の第１人力（逆入
力）に接続されており、ＡＮＤゲート（Ｒ７）の出力は
、一方においてはマルチプレクサ（Ｎ４）の制御入力に
接続されており、他方においてはＯＲゲート（Ｒ８）の
第１人力に接続されている。ＯＲゲート（Ｒ８）の第２
人力はＮ。 Ｒゲート（Ｒ５）の出力に接続されており、出力はファ
イル（八［）し）の内込みエネイブル入力（ＡＥ）に接
続されている。ファイル（ＡＤＬ）の読取りクロック入
力（＋−Ｉ　Ｌ　）はＡＮＤゲート（Ｒ９）の出力に接
続されており、ＡＮＤゲート（Ｒ５）の第１人力がト１
り０ツクを受け、第２人力は線（ＰＮＶ）によって変換
メモリ（ＭＣ）の相手出力に接続されている二線（ＰＮ
Ｖ）は、メモリ（ＭＣ）によって変換されたラベルが空
パケットのラベルでない時は状態が１である。 ファイル（ＡＤＬ）のデータ出力は、スイッチング回路
（ＡＣＥ）とマルチプレクサ（Ｎ３）の相手入力ならび
にバッファ　レジスタ（Ｇ　）の入力に接続されており
、バッファ　レジスタ（Ｇ）のクロック入力がＨクロッ
クを受け、出力は、−方においてはバッフ１　メモリ（
ＭＰ）のアドレッシング入力に接続されており、他方に
おいてはマルチプレクサ（Ｎ５）の第１人力に接続され
ている。マルチプレクサ（Ｎ５）の第２人力はカウンタ
（ＣＰＴ２）の出力に接続されており、カウンタ（ＣＲ
Ｔ２）の出力はマルチプレクサ（Ｎ４）の第２人力に接
続されている。カウンタ（ＣＰＴ２）のオーバフロー出
力はフリップ７０ツブ（ＢＢｌ）の入力（ＲＡＺ）に接
続されており、フリップ７０ツブ（ＢＢＩ）の１セツト
入力は、タイマー（不図示）によって周期的に付勢され
るコンタクト（ＯＬＥ）に接続されている。フリップ７
０ツブ（ＢＢｌ）の出力（Ｑ）はフリップフロップ（Ｂ
Ｂ２）のデータ入力に接続されており、フリップ７０ツ
ブ（ＢＢ２）のりＯツク入力が信号（Ｈ／　）を受け、
出力（Ｑ）はマルチプレクサ（Ｎ５）の制御入力に接続
されている。フリップフロップ（ＢＢ２）の出力（Ｑ）
はまた、メモリ（ＭＥＭ）のデータ入力と、３人力付き
ＡＮＤゲート（ＲＩＧ）の第１人力に接続されている。 メモリ（ＭＥＭ）は、各々バッファ　メモリ（ＭＰ）の
ゾーンまたはメモリ（ＭＡＲ）のワード（Ｚｉ）に対応
している２ｋ（Ｉｌｌの１ビツト　ワード（Ｙ）を格納
する。ワード（Ｙ）のビットは、対応ゾーンがフリーで
ない時は１であり、対応ゾーンがフリーの時はＯである
。メモリ（Ｍ［ＥＭ）の害込みエネイブル出力が信号（
ト１）を受け、アドレッシング入力がマルチプレクサ（
Ｎ５）の出力に接続されており、データ出力がＡＮＤゲ
ート（Ｒ１０）の第２人力に接続されている。ＡＮＤゲ
ー１−（ＲＩＯ）の第３人力が信号（１−１／　）を受
け、出力はＡＮＤゲート（Ｒ７）の第２人力に接続され
ている。 第２図の制御回路（ＧＭ）の作動原理を次の基本動作に
関連づけて説明する：メモリ（ＭＡＲ）の走査、高意味
論的優先準位を有しているパケットの古込み、高意味論
的優先準位を有しているパケットの出接合部における読
取り、占有状態の監視。 メモリ（ＭＡＰ）の走査はカウンタ（ＣＰＴＩ）で行う
。ゲート（Ｒ６）が導通している（ＯＲゲート（Ｒ４）
ならびに信号（ＦＰ）がＯである）とずれば、２１１ク
ロック信号がカウンタ（ＣＰＴｌ）をインクリメントし
、出力信号（ＳＣＰＴＩ）がマルチプレクサ（Ｎ２）の
入力（０）に印加される。ＯＲゲート（Ｒ４）の出力信
号が０であるためマルチプレクサ（Ｎ２）が信号（ＳＣ
ＰＴｌ）をメモリ（ＭＡＰ）のアドレス入力に印加する
。 また、ゲート（Ｒ２＞　　（０１５）は、第２人力がＯ
であるためいずれも導通しておらず、アドレス（ＳＣＰ
Ｔｌ）の働きによってこのアドレスに格納されているワ
ード（Ｚ　ｉ　）が読取られる。ワード（Ｚｌ）に１つ
または複数のビット１が入っていればＮＯＲゲート（Ｒ
５）は信号を発生せず、ファイル（ＡＤＬ）における書
込みは一切行われない。読取られたワード（Ｚｉ）にビ
ットＯだけしか入っていない場合は、バッファ　メモリ
（ＭＰ）のアドレス（ＳＣＰＴＩ）に格納されているパ
ッケージは意味論的優先準位を持っていないか、または
】べての出接合部経放出されたということであり、ＮＯ
Ｒゲート（Ｒ５）がＯＲゲート（Ｒ８）を介してファイ
ル（ＡＤＬ）１込みエネイブル入力（ＡＥ）に信号を印
加し、ファイル（ＡＤし）がカウンタ（ＣＰＴＩ）から
マルチプレクサ（Ｎ４）を通して送られる同じアドレス
（ＳＣＰＴｌ）を受ける。ゲート（Ｒ７）が遮断されて
いる時は、マルチプレクサ（Ｎ４）の入力（０）に印加
されるカウンタ（ＣＰＴｌ）の出力信号はマルチプレク
サ（Ｎ４）によって伝送される。かようにしてあとで使
用するバケット書込みアドレスがファイル（ＡＤＬ）に
書込まれる。 ファイル（ＡＤＬ）が満杯になれば信号（ＦＰ）（＝１
）がグー叶（Ｒ６）を遮断し、ゲート（Ｒ６）は２１１
クロツクの伝送を停止し、カウンタ（ＣＰＴ’１）が切
れる。したがってファイル（八〇Ｌ）が満杯になればメ
モリ（ＭＡＰ）が切れる。 メモリ（ＭＡＲ）において書込みが行われている時、す
なわちＯＲゲート（Ｒ４）の出力が０の時もカウンタ（
ＣＰＴｌ）は切れる。 線（ＰＮＶ）の状態が１であるとすれば、Ｈバイト時間
ごとに書込みアドレス（Ｋ）がメモリ（ＡＩ）Ｌ）に読
取られ、メモリ（ＭＰ）の書込みアドレッシング入力へ
送られ、バッファ　レジスタ（Ｇ）を通ってスイッチン
グ回路（Ｎ３）へ送られ、制御信号（Ｕ）によって開成
されるマルチプレクサ（Ｎ３）を通ってマルチプレクサ
（Ｎ２）の入力１へ送られる。バッファ　メモリ（ＭＰ
）のアドレス（Ｋ）に書込むべきパケットが高意味論的
優先準位を持っている時は線（ｐｌ）は１になり、それ
に伴ってＯＲゲート（Ｒ４）が開成してアドレス（Ｋ）
をメモリ（ＭＡＰ）のアドレス入力へ送る。また、同じ
時間（ＩＪ）中に、ＡＮＤゲート（Ｒ１）（０−１５）
が、メモリ（ＭＣ）から送られてくる、暗示出接合部（
ｊｏｎｃｔｉｏｎ　５ｏｒｔａｎｔｃ　ｉｍｐｌｉｑｕ
ｅｅ　）を指示するワード（ＡＣＥ）をメ［す（ＭＡＰ
）のデータ入力へ送る。最後に、同ワード（ＡＤＥ）が
Ｏゲート（Ｒ３）（０−１５＞へ送られ、ＯＲゲート（
Ｒ３）（０−１５）が、ゲート（Ｒ４）によって開成さ
れるへＮＯゲート（Ｒ２）（０−１５）の相手入力にワ
ード（ＡＤＥ）を送る。したがって、注目パケットを送
る出接合部（Ｓ０〜Ｓ１５）に対応している書込みエネ
イブル入力（ｗＱ−ｗ１５）がマーキングされる。した
がってワード（ＡＤＥ）がメモリ（ＭＡＲ）に書込まれ
てワード（Ｚ　ｉ　）になる。 書込むべきパケットが高意味論的優先準位を持っていな
ければいずれの入力（ｗｌ〜Ｗ１５）も付勢されず、ワ
ード（Ｚｉ）は、全ビットが０で、メモリ（ＭＡＲ）の
アドレス（Ｋ）に残り続ける。 信号（ｅ／）によって特定化された出接合部が高意味論
的優先準位付きパケットを送る時は、スイッチング回路
（ＡＣＥ）の出力線（ｐｒ）がＯＲゲート（Ｒ４）を開
成し、マルチプレクサ（Ｎ３）が、信号（Ｌｌ）の開回
路（ＡＣＥ）の出力（ＡＤ）（０−７＞をマルチプレク
サ（Ｎ２）の入力（１′）に接続し、したがってマルチ
プレクサノ゛（Ｎ２）がパケットの読取リアドレス（Ａ
Ｄ）（０−７）をメモリ（ＭＡＰ）のアドレス入力へ送
り、信号（ｅ／）によって駆動されるデマルチプレクサ
（Ｎ１）が暗示出接合部に対応しているゲート（Ｒ３）
　　（０−１５）に信号（Ｕ／）を送る。 また、信号（Ｕ／）の間はすべてのゲート（Ｒ１）（０
−１５）が閉成し、したがってメモリ（ＭＡＲ）のデー
タ入力が全ビットがＯであるワードを送る。 しかし、開成ゲート（Ｒ３）によって指定される占込み
エネイブル入力（ｗｏ”−ｗ１５）に対応する０だけが
書込まれる。したがってワード（Ｚｌ）においては、注
目意味論的優先準位付きパケットが放出きれた出接合部
に対応するピットが１からＯになる。 送るべきパッケージが高意味論的優先準位を持っていな
ければ、ゲート（Ｒ４）が閉成し、ゲート（Ｒ２）（０
−１５）はいずれも開成せず、ワード（Ｚｉ）は不変で
ある。このことは、拡散パケット（ｐａｑｕｃｔｓ　ｄ
ｉｆｆｕｓｅｓ）の意味論的優先単位を変える場合に特
に重要な意味を持つ。その場合は、線（Ｓ）と同じ数だ
けの線（ｐｌ）ならびにゲート（Ｒ４）が必要である。 すなわち第２図の回路の構成をある程度変えることがで
きる。 バイト時間を指示する信号（ｅ）、信号（Ｋ）、信号（
ＡＤ）（０−７）（この３つの信号は同期信号）、最初
の半バイト時間中はＯであり、あとの半バイト時間中は
１である信号（Ｕ）、信号（ｐｌ）、信号（ｐｒ）、Ｏ
Ｒゲート（Ｒ４）の出力信号（ＳＥＬ）、マルチプレク
サ（Ｎ３）の出力信号（ＳＡＤ）、メモリ（ＭＣ）の出
力信号（ＭＳ）（０−１５）　、ゲート（Ｒ１）　　（
０−１５＞の出力信号（ＡＤＥ）（０−１５）ならびに
ゲート（Ｒ２＞（０−１５＞の出力信号（Ｗ＞　　（０
−１５）のクロノグラムを第３図に示す。 一例として、出接合部（Ｓｏ）、（Ｓ５）、（Ｓ９）へ
向けて拡散すべき高意味論的優先準位付きパケットをバ
ッフ？　メモリの書込みアドレス（２４）にローディン
グし、同じバイト時間中に、バッフ１　メモリのアドレ
ス（４）に書込まれている高意味論的優先準位付きパケ
ットを出接合部（Ｓ７）へ放出する場合を考える。 したがって、信号（ｅ）によって特定されるバイト時間
の値は７であり、信号（Ａｎ）（０−７）の値は４ぐあ
り、信号（Ｋ）の値はく２４）である。 信号（ｐｌ）は第７バイト時間中は１であり、信号（ｐ
ｒ）も同じである。したがってゲート（Ｒ４）はこのバ
イト時間の開信号（ＳＥＬ）（＝１）を発生する。信号
（Ｕ）によって駆動されるマルチプレクサ（Ｎ３）が、
最初の半バイト時間中はくＡＤ）（０−７）の値４を生
成し、あとの半バイト時間中は（Ｋ）の値２４を生成す
る（信号（ＳＡＤ））。全バイト時間を通して、束（Ｓ
）において、信号（ＭＳＯ）、（ＭＳ５）、（ＭＳ９）
だけが１である。最初の半バイト時間中はすべての信号
（ＡＤＥ）（０−１５）が０であり（Ｕ＝０）あとの半
バイト時間中は線（ＡＤＥＯ）、（ＡＤＥ５）、（ＡＤ
Ｅ９）だけが１である（Ｕ＝１）。 最初の半バイト時間中は、ｆマルチプレクサ（Ｎ１）が
ゲート（Ｒ３）（７）１を供給し、他のゲートにはＯを
供給する。したがってゲート（Ｒ２）（７）が最初の半
バイト時間中に１を供給する。 この状態が（Ｗ７）であり、この時線（ＡＤＥ４）がＯ
になり、第４ワードの第７ビツトが０になる。 あとの半バイト時間においてゲー１−（Ｒ２）（０）、
（Ｒ２）（５）、（８，２）（９）が１を供給し、線（
ＡＤＥＯ）、（ＡＤＥ５）、（ＡＤ［９）が１になり、
信号（ＳＡＤ）によって供給されるアドレスの１１白が
２４になる。したがってアドレス　ワード（７１）のビ
ット０．５．９が１になり、同ワードの他のビットはＯ
であり続ける。 メ［す（ＭＡＰ）の走査に関連しで先述したごとく、意
味論的優先準位が占めているバッフ７メモリ（ＭＰ）の
ゾーンは、メモリ（ＭＡＲ）において同パケットに対応
しているワード（７１）の仝ピッ１〜がＯになら、なけ
れば再使用できない。 ？−’＋　１ｆｆｉフアイルがＡ−パフローになったり
、コンポーネント（例えばゲート（Ｒ２）　　（０−１
５）の中の１つ）が誤動作を起こしたりするとワード（
・Ｚ）の１つ或いは複数のピッ１〜がぜ口にリセットさ
れｔｉりなる恐れがある。その確率は非常に小さいが、
このタイプのトラブルは累積エフェクトを持っている。 本発明においては、メモリ（ＭＥＭ）とカウンタ（ＣＰ
Ｔ２）によって注目ゾーンを人為的にブロックする。 チエツク時間以外はフリップ７０ツブ（ＢＢ２）の出力
（Ｑ）、Ｌ、たがってメ［す（ＭＥＭ）のデータ出力が
０になる。この状態で、書込みアドレス（Ｋ＞がファイ
ル（ＡＤＬ）に読取られるたびに同アドレスがマルチプ
レクサ（Ｎ５）によってメモリ（ＭＥＭ）のアドレッシ
ング入力へ送られ、メモリ（ＭＥＭ）の対応ビットが０
になり、ゲート（Ｒ１０）が０になる。 入力（ＯＬ　Ｅ　）が付勢されると７リツプ７０ツブ（
ＢＢｌ）の出力信号（Ｑ）を時間（Ｈ／）にＪ３いてフ
リップフロップ（ＢＢ２）がリコピー（ｒｅｃｏｐｉｅ
ｒ）　Ｌ／、信号（−１）を生成りる。マルチプレクサ
（Ｎ５）が、状態が切替わってカウンタ（ＣＲＴ２）の
出力信号をメＦす（Ｍ　Ｅ　Ｍ　）のアドレッシング入
力へ送る。各時間（Ｈ／　）ごとにゲート（△７）がメ
七り（ＭＥＭ）において走査されるビットをリコビーす
る。同ビットが１であれば対応ゾーンは常にフリーにな
っておらず、ブロックされている。ゲート（ＲＩＯ）が
、出力が１になればゲート（Ｒ７）を介してマルチプレ
クサ（Ｎ４）の状態を切替える（ファイル（ＡＤＬ）は
満杯になっていないものとする）。マルチプレクサ（Ｎ
４）が、カウンタ（ＣＲＴ２＞のカウント（すなわち新
パケットの書込み時にファイル（ＡＤＬ＞が供給すべき
、ブロックされているゾーンのアドレス）をファイル（
ＡＤＬ）のデータ入力へ送る。かようにして、メ七り（
ＭＥＭ）とカウンタ（ＣＰＴ２）がその回路によって１
つのアドレスをブロックする。メモリ（ＭＥＭ）の対応
ビットはフリップフロップ（ＢＢ２）の出力によって即
座に１にリセットされる。カウンタ（ＣＰＴ２）は、オ
ーバフローづ°ればフリップ７日ツブ（［３Ｂ１）を０
にリセットし、システムのチエツク　サイクルが終わる
。 バッファ　レジスタ（Ｇ　）の出力、或いはまたカウン
タ（ＣＰＴ２）の出力が発生し、０から２５５までの値
をとる信号、バイト　クロック信号（１−１）、２１−
１周波数信号ならびにフリップフロップ（ＢＢ２）の出
力（Ｑ）が発生する信号のクロノグラムを第４図に示１
゜ 第５図に示すスイッチング回路（ＡＣＥ）は、１６の同
−処叩回路（Ｃ丁Ｏ〜ＣＴ　１５）と、１つの走査回路
（ＳＣＡ）と、１つのマルチプレクサ（ＭＸ）とで構成
されている。回路（ＣＴＯ〜ＣＴ１５）には各々２つの
定期ファイルと複数の論理回路がある；回路（ＣＴ　Ｏ
）には２つのファイル（ＦＳＰＴＯ）、（ＦＰＴＯ）が
あり、回路（ＣＴ１には）１イル（ＦＳＰＴＩ）、（Ｆ
ＰＴｌ）があり１．９０回路（ＣＴ１５）にはファイル
（ＦＳ　Ｐ　Ｔ　１５）、（ＦＰＴｌ５）がある。 第６図に回路（ＣＴＯ）と回路（ＣＴΔ）を示１゜回路
（Ｃ丁Ａ）は１６の処叩回路Ｊべてに共通している。待
機ファイル（ＦＰＴＯ）には、ファイル（ＡＤＬ）から
ワード（Ｋ）とラベル変換メモリ（ＭＣ）から信号（ρ
））を受けるデータ入力と、読取りアドレス＜　ｓ　ｒ
’　ｏ　＞と信号（ＳＰ）を発生するデータ出力と、書
込みクロック入力（ＨＥＥ）と、読取りクロック入力（
ＨＬ　）と、古込みエネイブル入力（ΔＦ）と、シフ１
−　エネイブル人力（ＡＬ）と、ファイルが空でないこ
とを指示する出力（ＦＮＶＯ）がある。信号（ＳＰ）は
、ファイル（ＦＰＴＯ）のデータ出力に出現するアドレ
ス（ＳＦＯ）に係合している信号（ｐｌ）に対応してい
る。ファオル（ＦＰＴＯ）は、データ入力とデータ出力
との間に直列に配置されている２つのゾーン（Ｚ　Ｔ　
）、（７Δ）に分割されている。ファイル（ＦＰＴＯ）
には、ゾーン（ＺＡ）が満杯になったことを指示する出
力と、ゾーン（７丁）に少なくとも１つのワードが入っ
ていることを指示する出力（ＰＰ）がある。 持磯ファイル（ＦＳＰＴＯ）には、ファイル（ＡＤＬ）
からワード（Ｋ）とラベル変換メｔす（ＭＣ）から信号
（ｐ　ｌ　）を受けるデータ入力と、読取リアドレス（
ＳＦＯ’　）と１３号（ＳＰ’　）を発生ずるデータ出
力と、書込みり０ツク入力（ト１Ｆ）と、読取りクロッ
ク人力（Ｈし）と、占込みエネイブル人力（ＡＥ’　）
と、シフト　エネイブル入力（ΔＬ’　）と、ファイル
が空でないことを指示する出力（ＦＮＶＯ’　）がある
。信号（ＳＰ’　）は、ファイル（ＦＳＰＴＯ）のデー
タ出力に出現するアドレス（ＳＦＯ’　）に係合してい
る信号（ｐｌ　）に対応している。ファイル（「ＳＦ’
ＴＯ）は、データ入力とデータ出力との間に直列に配置
されている２つのゾーン（２１’）、（ＺＡ’　）に分
割されている。ファイル（ＦＳＰＴＯ）には、ゾーン（
ＺＡ’　）が満杯になったことを指示する出力と、ゾー
ン（ＺＴ’　）に少なくとも１つのワードが入っている
ことを指示Ｊる出力（ＦＰＮ’　）がある。 束（Ｓ）（１１６本の線（ＭＳＯ〜Ｍ　Ｓ　１５）から
成っており、各線に各々回路（ＣＴＯ〜Ｃ１−１５）が
係合している。信号（ｐｌ）を伝送する線は回路（ＣＴ
Ｏ−０丁１５）の相手入力に共通している。 回路（ＣＴＯ〜Ｃ１５）のデータ出力（ＳＣＯ−８Ｃ１
５）は各々マルヂブレク（Ｊ（ＭＸ）の１６の入力に接
続されており、マルチプレクサ（ＭＸ）の出力はバッフ
ァ　メモリ（ＭＰ）に対する読取りアドレスと、１３１
号（ｐｒ）を発生する。出力（ＦＮＶＯ）、（ＦＮＶ’
Ｏ）は各々走査回路（ＳＣＡ）の相手入力に接続されて
いる。 回路（ＳＣＡ）において、入力（ＦＮＶＯ〜ＦＮＶ１５
）は各々マルチプレクサ（ＭＮＶ）の１６の入力に接続
されており、マルチプレクサ（ＭＮＶ）の出力はフリッ
プフロップ（ＶＰ）のデータ入力に接続されており、フ
リップフロップ（ＶＰ）のタロツク入力が信号（ＨＤ　
）を受ける。フリップフロップ（ＶＰ）（７）出力（Ｑ
）は、信ｓ　（ＳＶＰ）を発生し、デマルチプレクサ（
ＤＭＦ）の入力に接続されており、デマルチプレクサ（
ＤＭＦ）の１６の出力が各々信号（ＶＳＯ〜ＶＳ１５）
を回路（ＣＴＯ−ＣＴ１５）へ供給する。デマルチプレ
クサ（ＤＭＦ）とマルチプレクサ（ＭＮＶ）の制御入力
が各々信号（ｅ）（ＢＴｌ）を受ける。 回路（ＳＣへ）において、入力（ＦＮＶ’　Ｏ〜ＦＮＶ
’　１５）１．を各々マｊＬｒｆ−７レク”ｆ　（ＭＮ
Ｖ’　）の１６の入力に接続されており、マルチブレク
リ（ＭＮＶ’　）の出力はフリップ７０ツブ（ＶＰ’　
）のデータ入力に接続されており、フリップ７０ツブ（
ＶＰ″）のクロック入力が信Ｍ（ＨＤ）を受ける。フリ
ップフロップ（ＶＰ’　）の出力（Ｑ）は、信号（ＳＶ
Ｐ’　）を発生し、デマルチプレクサ（ＤＭＦ’　）の
入力に接続されており、デマルチプレクサ（ＤＭＦ’　
）の１６の出力が各々信号（ＶＳ’　０”−ＶＳ’　１
５）　をｎｕ路（ＣＴＯ〜ＣＴ１５）へ供給する。デマ
ルチプレクｔＪ−（ＤＭＦ″）とマルチブレクリ（ＭＮ
Ｖ’　）の制御入力が各々信号（ｅ）、（ＢＴｌ）を受
ける。 ファイル（ＦＰＴＯ）の入力（ＡＥ）は３人力付きＡＮ
Ｄゲート（Ｐｌ）の出力に接続されており、ＡＮＤゲー
ト（Ｐｌ）の第１人力は線（Ｂ２）に接続されており、
第２人力は線（ＭＳＯ）に接続されており、第３人力は
ＮＡＮｒ）ゲート（Ｂ２）の出力に接続されている。ゲ
ート（Ｂ２）の第１逆入力は線（ｐＨに接続されており
、第２逆入力はファイルの出力（ＦＰＮ）に接続されて
いる。 ファイルの出力（ＰＰ）は、一方においてはフリップ７
０ツブ（Ｂ１）の信号入力に接続されており、他方にお
いてはインバータ（Ｉ）の入力に接続されており、イン
バータ（Ｉ）の出力は３人力付きＡＮＤゲー１−（Ｂ３
）の第１人力に接続されており、ＡＮＤゲート（Ｂ３）
の第２人力はファイルの出力（ＳＰ）に接続されており
、第３人力は信号（ＨＬ）を受ける。ゲート・（Ｂ３）
の出力はフリップフロップ（Ｂ１）の入力（ＲＡＺ）に
接続されており、フリップ７０ツブ（Ｂ１）のクロック
入力はデマルチプレクサ（ＤＭＦ）の出力（ＶＳＯ）に
接続されている。信号（８８１）を送るフリップフロッ
プ（Ｂ１）の出力（Ｑ）はフリップ７０ツブ（Ｂ２）の
１セツト入力に接続されており、フリップ７０ツブ（Ｂ
２）の信号入力はＯであり、フリップ７０ツブ（Ｂ２）
のクロック入力が信号（Ｈｌ）　）を受ける。信号（ｐ
ｐｌ）を送るフリツブフ１コツプ（Ｂ２）の出力（Ｑ）
はフリップフロップ（Ｂ３）の信号入力に接続されてお
り、フリップ７０ツブ（Ｂ３）のクロック入力が信Ｍ（
ＨＤ）を受ける。信号（ｐｐ２）を送るフリップ７０ツ
ブ（Ｂ３）の出力（Ｑ）はＡＮＤゲート（Ｂ４）の第１
人力に接続されており、ＡＮＤゲート（Ｂ４）の第２人
力が信号（ＳＰ＞を受りる。ゲート（Ｂ４）の出力はＯ
Ｒゲート（Ｂ５）の第１人力に接続されており、ＯＲゲ
ート（Ｂ５）の第２人力はデマルチプレクサ（ＤＭＦ）
の出力（ＶＳＯ）に接続されており、デマルチプレクサ
（ＳＭＦ）の出力はシフト　エネイブル入力（ＡＬ）に
接続されている。 ファイル（ＦＳＰＴＯ）の入力（ＡＥ’　）は３人力（
１つは逆転入力で２つは順入力）付きＡＮＤゲート（Ｐ
’１）の出力に接続されており、ＡＮＤゲート（Ｐ’１
）の逆入力は線（Ｂ２）に接続されており、第１順入力
は線（ＭＳＯ）に接続されており、第２順入力はＮＡＮ
Ｄゲート（Ｐ’２）の出力に接続されている。ゲート（
Ｐ’　２＞の第１逆入力は線（ｐｌ）に接続されており
、第２逆入力はファイルの出力（ＦＰＮ’　）に接続さ
れている。ファイルの出力（ＰＰ’　）は、一方におい
てはフリップ７０ツブ（８１’）の信号入力に接続され
ており、他方においてはインバータ〈■°）の入力に接
続されており、インバータ（■°）の出力は３人力付き
ＡＮＤゲート（Ｐ’３）の第１人力に接続されており、
ＡＮＩ）ゲート（Ｐ’　３）の第２人力はファイルの出
ｈ（ＳＰｏ）に接続されており、第３人力は信号（ＨＬ
）を受ける。ゲート（Ｐ’　３）の出力はフリップフロ
ップ（Ｒ’ｌ）の入力（ＲＡＺ）に接続されており、フ
リップ７０ツブ（Ｂ’１）のクロック入力はＡＮＤゲー
ト（Ｐ６）の出力に接続されている。グー１−（Ｐ６）
の第１順入力はデマルチプレクサ（ＤＭＦ’　）の出力
（ＶＳ’　０）に接続されており、第１逆転入力はデマ
ルチプレクサ（ＤＭＩ”）の出力（ＶＳＯ）に接続され
ている。フリップ７０ツブ（［３’ｌ）の出力（Ｑ）は
フリップフロップ（Ｂ’　２）の１セツト入力に接続さ
れており、フリップ７０ツブ（８°２）の信号人力は０
であり、フリップフロップ（［３’　２）のり０ツク入
力が１８号（ＨＤ）を受ける。フリップフロップ（Ｂ’
２）の出力（Ｑ）はフリップフロップ（Ｂ’　３）の信
号入力に接続されており、ノリツブ７０ツブ（Ｂ’　３
）のクロック入力が信号（ＨＤ）を受ける。フリップフ
ロップ（Ｂ’３）の出力（Ｑ）はＡＮＤゲート（Ｐ’４
）の第１人力に接続されており、ＡＮＤゲート（Ｐ’　
４）の第２人力が信号（ＳＰ’　）を受ける。ゲート（
Ｐ’　４）の出力はＯＲゲート（Ｐ’　５）の第１人力
に接続されており、ＯＲゲート（Ｐ’　５）の第２人力
はゲート（Ｐ６）の出力に接続されており、ＯＲゲート
（Ｐ’　５）の出力はシフト　エネイブル入力（Δ１−
゛）に接続されている。 フン・イル（、Ｆ　Ｐ　Ｔ　Ｏ）の８本のデータ出力線
ならびに出力線（ＳＰ）はＡＮＤゲート（Ｐ７）（０−
９）の第１人力に接続されており、ＡＮＤグー）−（Ｐ
７）（０−９＞の第２人力はデマルチプレクサ（ＤＭＦ
）の出力（ＶＳＯ）に接続されている。ファイル（ＦＳ
ＰＴＯ）８木のデータ出力線ならびに出力線（ＳＰ”）
はＡＮＤゲート（Ｐ’　７）（０−９）（７）第１人力
に接続すｈ　Ｔ　ａ３す、ＡＮＤゲート（Ｐ’　７）（
０−９＞の第２人力Ｇ、ｔＡＮＤゲート（Ｐ６）（Ｄ出
力（ＶＳＯ）　に接続されている。ゲート（Ｐ７）（０
−９）、（Ｐ’７）（０−９）の出力は各々マルチプレ
クサ（ＭＸ）の入力に並列接続されており、マルチブレ
クリ（ＭＸ）の８つの出力が読取りアドレス（ＡＤ）（
０−８）を伝送し、第９出力が信号（ｏｒ）を伝送する
。 信号（ＨＥ）、（１−ＩＬ）、（ＩＩＤ）、（Ｋ）、（
ＢＴｌ）、（ｅ）の時間ダイヤグラムを第７ａ図ならび
に第８ａ〜１２ａ図に示す。信号（ｈＯ）の周期はスイ
ッチング　システムのビット　クロックの周期の２倍で
ある。４本の線で送られ信号（ｅ）は各バイト時間ごと
に、すなわち（ｈＯ）の４周期ごとにインクリメントさ
れる。信ｅ（Ｋ）はファイル（△ＤＬ）で供給され、バ
イト　クロック（Ｉ」）のレートで読取られ、したがっ
て信号（Ｋ＞の賄は信号（ｅ）のインクリメントに同期
して変化する。ワード（Ｋ）によって、単離率的（ｑｕ
ａｓｉ−ａｌｅａｔｏｉｒｅ）にＯから２５５まで変化
する書込みアドレスが設定される。信号（１−Ｉ　Ｄ　
）は、バイト時間の最初の２つのビット時間の間はハイ
レベルであり、あと６つのビット時間の間はローレベル
である。信号（ＨＬ）は信号（ＨＤ　）よりも２ビット
時間だけ進んでおり、信号（＋−Ｉ　Ｅ　）は信号（Ｈ
Ｌ）よりも２ビット時間だけ−進んでいる。４本の線で
送られる信号（８Ｔ１）は、各バイト時間ごとにインク
リメントされるが、信号（ｅ）よりも半バイト時間だけ
進んである。 メモリ（ＭＣ）から送られる信号（ＭＳ）（０１５）の
持続時間は各々１バイト時間である。 例として、信号（ＭＳＯ）が１の時は回路（ＣＴＯ）が
１つのファイルに対する書込みリクエストを出し、信号
（ＭＳＯ）が０の時は回路（ＤＴＯ）は書込みリクエス
トを出さない。より具体的に合えば、書込みリクエスト
が出されると、信号（１」Ｅ）の立上がり縁（ｆｒｏｎ
ｔ　ｍｏｎｔａｎｔ）において書込みが行われる。 第６図に示すごとく、パケット読取りアドレスの書込み
は、時間優先単位を設定するビット（ｐ２）の値に従っ
てファイル（ＦＰＴＯ）またはファイル（Ｆ　Ｓ　Ｐ　
Ｔ　Ｏ）においてのみ行われる。 （ｐ２）が１の時は、ＡＮＤゲート（Ｐｌ）だ１ノが入
力（ＡＥ）をハイ　レベルにすることができるためアド
レス（Ｋ）はファイル（−ＦＰＴＯ，）にのみ書込まれ
る。（ρ２）がＯの時は、ＡＮＤゲ−ト（Ｐ１’　）が
古込みエネイブルを受は入れるファイル（ＦＳＴＰＯ）
にのみアドレス（Ｋ）が入る。したがってファイル（Ｆ
ＴＰＯ）には高時間優先準位を持っているパケットのア
ドレスしか入らず、このパケットの中のあるものｔま高
意味論的優先準位も併Ｕて持つことができる。ファイル
（ＦＳＰＴＯ）には時間優先準位を持っていないパケッ
トのアドレスしか入らないが、このパッケージの中のあ
るものは高意味論的優先準位を持つことができる。 信号（ｐｌ）の状態に関係なく、すなわち注目パケット
が高窓″味論的優先単位を持っているか否かに関係なく
ＮＡＮＤゲート（Ｐ２）の出力は１であるため、信号（
ＦＰＮ）が０の時にのみファイル（ＦＰＴＯ）の書込み
がエネイブルされる（ｐ２＝１　＞。線（ＭＳＯ）が１
になればゲート（Ｐｌ）が開成し、信号（八Ｅ）によっ
てファイルへのワード（Ｋ）の書込みがエネイブルされ
、バイト時間の中央において立上がり縁が出現する信号
＜１−ＩＥ）によって書込みが行われる。 信号（’ＦＰＮ）が１になってファイル（ＦＰＴＯ）の
ゾーン（ＺＡ）が満杯になったことが指示されると、線
（ｐｌ）が１にならなければゲート（Ｐ２）の出力は１
にならない。したがって注目パケットが高意味論的優先
準位を持っていなければ（ｐ＝１＞書込みエネイブル＜
ＡＥ＝１）にならく【い。高意味論的優先準位を持って
いるパケットに対応しており、出力（ＳＯ）へ送られる
ワード（Ｋ）は、ファイル（ＦＰＴＯ）に書込まれ、シ
フトするが、ゾーン（７丁）に存在する。この場合は、
低意味論的優先準位を持っているパケットに対応してい
るワード（Ｋ）は、高時間優先準位を持っていてもファ
イル（ＦＰＴＯ）に書込まれず、メモリ（ＭＰ）に格納
されているこのバケツ１〜のコンテンツが消滅する。 ファイル（ＦＳＰＴＯ）についても同じであり、ゾーン
（ＺＡ’　）が満杯になれば、信号（ＦＰＮ’）は、Ａ
ＮＤゲート（Ｐ２’　）により、高意味論的優先準位を
持っているパケットのみの書込みをエネイブルする。 信号＜’ｅ　＞は４ビツト　ワードであり、その値がバ
イト　レートで０（００００）から１５　（１１１１）
まで変化し、線（ＦＣ１５〜ＦＣＯ）を走査し、マルチ
プレクサ（ＭＸ）を通してバッファ　メモリ（ＭＰ）へ
読取りアドレスを送る。信号（ＢＴＩ）も４ビツト　ワ
ードであり、信号（ｅ）と同じ値をとるが、半バイト時
間だけ３１！ｌυでいる。信号（ＢＴｌ）の馳きを次に
説明する。 ファイル（ＦＰＴＯ）、（ＦＳＰＴＯ）のいくつかのロ
ーディング　ケースを検討する前に走査回路（ＳＣＡ）
（第６図）の作１ｊｌ原理について説明する。まずファ
イル（Ｆ、ＰＴＯ）、（ＦＳＰＴＯ）がすべて空でない
ものとする。この場合は２ツノ出力（ＦＮＶＯ）、（Ｆ
ＮＶ’Ｏ））；ｔ；共に１である。信号（ＢＴｌ）が０
０００になると信号（ＦＮＶＯ）、（ＦＮＶ’　Ｏ）　
が各／ｚマ）Ｉｔｆ−ブレツ＋ｊ（ＭＮＶ）、（ＭＮＶ
’　）によってフリップ７０ツブ（ＶＰ）、（ＶＰ’　
）へ送られる。フリップ７０ツブ（ＶＰ）、（ＶＰ’　
）が、信号（）−Ｉ　Ｄ　）の立上がり縁においでこの
信号（＝１）をリコビ−する。信号（ＳＶＰ）　、（Ｓ
ＶＰ’　）の経時図を第７ａ図に示ず。（ｅ　）　＝Ｏ
Ｏ００になると信号（ＳＶＰ）、（ＳＶＰ″）が各々デ
マルチプレクサ（ＤＭＦ）、（ＤＭＦ’　）によって出
力（ＶＳＯ）、（ＶＳＯ’　）へ送うレル。信号（ＶＳ
Ｏ）（＝１）は、ゲート（Ｐ６）を遮断し、ＯＲゲート
（Ｐ５）とＡＮＤゲート（Ｐ７）へ送られる。 シフト　エネイブル入力（へし）に印加された信号が１
になり、ＡＮＤゲート（Ｐ７）がアドレスワード（ΔＤ
）（０−７）とビット（ＳＰ）をマルチプレクサ（ＭＸ
）に印加し、マルチプレクサ（ＭＸ）の制御入力に印加
された信号（ｅ）も００００であるためマルチプレクサ
（ＭＸ）はアドレス　ワード（ΔＤ＞（０−７）とピッ
ト（ＳＰ）を通過させる。第７ａ図のｒＶｓｏ／Ａｌｌ
クロノグラムに示すとおり、（ａ号（ＡＬ）はバイト時
間（ｅ　）　＝ＯＯＯＯの間は１であり、この時間内に
ある（＋１０）立上がり縁でファイル内におけるシフト
が行われ、ファイル（Ｆ　Ｐ　Ｔ　Ｏ）の出力に出現す
るワードが後続のワードで置換される゛。 これに対して、ゲート（Ｐ６）は、遮断されており、フ
ァイル（ＦＳＰＴＯ）の入力（ＡＬ’　）を１にさせな
い。したがってファイル（ＦＳＰＴＯ）の出力に出現す
るワードはマルチプレクサによって放出されず、ファイ
ル（ＦＳＰＴＯ）内においてはシフトは行われない。 今度はファイル（ＦＰＴＯ）が空になっており、ファイ
ル（ＦＳＰＴＯ）が空でない場合を考える。 信号（ＦＮＶＯ）は０であり、信号（ＦＮＶＯ’　）は
１である。マルチプレクサ（ＭＮＶ）、（ＭＮＶ′）、
フリツブフロツブ（ＶＰ）、（ＶＰ’　）、デマルチプ
レクサ（ＤＭＦ）、（ＳＭＦ’　）の動作として、時間
（ｅ）＝００００では信号（ＶＳＯ）は０であり、信号
（ＶＳ’　Ｏ）は１である。したがって入力（ＡＬ）は
Ｏのままであり、ゲート（Ｐ７）（０−８）が遮断され
、ゲート（Ｐ６）は開成し、それに伴って入力（ＡＬ’
　）が１になり、ゲート（Ｐ’　７）（０−８）が開成
する。マルチプレクサ（ＭＸ）が、（ＨＤ）立上がり縁
でシフトし、ファイル（ＦＳＰＴＯ）の出力に出現Ｊる
ワードを通す。 結局、ファイル（ＦＰＴＯ）内のアドレスはファイル（
ＦＳＰＴＯ）内のアドレスよりも時間優先準位が高く、
ファイル（ＦＳＰＴＯ）内のアドレスはファイル（ＦＰ
ＴＯ）が空にならなければマルチプレクサ（ＭＸ）を通
して読取られない。 信号（ＳＰ）、（ＳＰ’　）はマルチプレクサ（ＭＸ）
で処理されて信号（ｐｒ）になり、第２図を参照しなが
ら先述したとおりに状態メモリ（ＭＡＰ）への書込み動
作用に信号（ｐｒ）が用いられる。 次にファイル（ＦＰＴＯ）の６つの［葛−ディング　ケ
ースを紹介し、同パケットにおける高／低意味論的優先
準位付きパケットの処理方法を明らかにする。−例とし
て、アクチブ　ゾーン（７Ａ）の格納容量を１６ワード
とする（これに限られることはない）。中間ゾーン（Ｚ
Ｔ）の格納容量は一例として８ワードとする。ファイル
（ＦＳＴＰＯ）の６つの［１−ディング　ケースは本発
明においては同じように処理され、その詳述はファイル
（ＦＰＴＯ）のそれと二重にする。 第１０−デイング　ケースに関する第７ｂ図に示すごと
く、ファイル（ＦＰＴＯ）において３つのワード（Ａ）
、（Ｂ＊）、（Ｃ）が順番に書込まれているものとする
（率は高意味論的優先準位付ぎワードぐあることを示す
）。したがってこのケースでは信号（ＦＰＮ）は０であ
り、信号（ＦＮＶＯ）は１である。すべての７？イルに
おいてそうであるように、ワード（Ａ）とビット（ＳＰ
）はファイルの出力にあり、このことはワード（Ａ＞は
、時間（ｅ）＝１１１１の時に開成するゲート（Ｐ７）
（０−８）の対応入力に存在することを意味する。この
バイト時間においてワード（Ａ）のコンテンツがマルチ
プレクサ（ＭＸ）の出力（ＡＤ）（０−７＞からメモリ
（ＭＰ）の読取りアドレス入力へ送られる。どのように
して信号（ＦＮＶＯ）によって入力（ＡＬ）が１にセッ
トされ、バイト時間ｅ＝１１１１中に（ＨＬ）立上がり
縁の働きによってファイル内においてシフトが起きてワ
ード（△）がワード（Ｂ−）によって置換され、ワード
（Ｃ）が第２位置を占めることは先述したとおりである
。したがってこの第１０−デイング　ケースにおいては
ワード（Ａ、）はマルチプレクサ（ＭＸ）を通して読取
られ、シフトによってファイル（ＦＰＴＯ）から放出さ
れる。第７ａ図の（ＡＤ）（０−７）粁時図から分ると
おり、バイト時間ｅ＝　ｏｏｏｏにおいてマルチプレク
サ（ＭＸ）が、回路（Ｃ−ｒ１５）のファイルの中の１
つに読取られたワードを送る。 第８ａ図と共に第２０−ディング　ケースを示す第８ｂ
図にファイル（ＦＰＴＯ）の３つの逐次ハイド時１ｉｔ
ｏ　（ｅ＝１１１０）　、ｔｏ＋　１　（Ｅ＝１１１１
）　、ｔ　Ｏ＋　２　（ｅ＝ｏｏｏｏ）における状態を
示づ。 時間１０においては待機ゾーン（ＺＡ）は満杯であり、
ワード（Δ）、（Ｂ）、（Ｃ＊）、、、、（Ｘ＊）が入
っており、中間ゾーン（７Ｔ）には高意味論的優先準泣
付きワード（Ｐ＊）が入っている。 第８ａ図にも３つの逐次時間ｔｏＳｔｏ＋１、ｔｏ＋２
を示す。第７８，７ｂ図に示すケースと同様に、時間が
ｔｏからｔｏ＋１になればワード（Ａ）がマルチプレク
サ（ＭＸ）を通して読取られ、時間ｔ　Ｏ＋−１の終端
においてファイルから放出され、ワード（Ｂ）と置換さ
れる。これが第８ｂ図の状態１０ト１である。 時間１０において信号（ＰＰ）ならびに信号（ＦＮＶＯ
）は１である。（ｅ）が１１１１１．：なればフリップ
フロップ（Ｂ１）がマルチプレクサ（ＤＭＦ）から信号
（ＶＳＯ）を受け、信号（ＰＰ）（＝１）をリコビーし
、（ＳＢＩ）によって７リツプ７０ツブ（Ｂ２）ち１に
セットされる。時間ｔｏ＋１において、＜　１−１ｌ−
＞立上がり縁で、すなわらワード（Ａ）がファイルから
放出される時点で７リツプフＯツブ（Ｂ３）がフリップ
フロップ（Ｂ２）の状態（ｐｐｌ）をリコビーし、状態
（ｐＤ２）を１にする。時間ｔｏ＋２においては、ワー
ド（Ａ）に取って代わったワード（８）は優先準位を持
っていないために信号（ＳＰ）は１であり、したがって
２つの入力が１であるゲート（Ｂ４）がＯＲゲート（Ｂ
５）を通して信号（ＡＬ）を１に維持する。したがって
、信号（ＨＬ）の次の立上がり縁、ブなわち時間ｔｏ＋
２の終端においてファイル（ＦＰＴＯ）のシフトによっ
てワード（Ｂ）が放出される。したがって、第８ｂ図に
示ずごとく時間１０ト２のｎ端にお番ノるファイルのコ
ンテンツは（０本）、、、　、（Ｘ−）、（２本）であ
る。 時間ｔｏ＋１においては信号（ｅ）は１１１１であり、
マルチプレクサ（ＭＸ）によってゲート（Ｂ７）（０−
７）（またはＰ’　７　（０−７））を通してファイル
（ＦＰＴ１５）（またはＦＳＰＴ１５）が出力（ＡＤ）
（０−７）に接続されているためワード（Ｂ）はマルチ
プレクサ（ＭＸ）を通過していない。したがってバッフ
ァ　メモリ（Ｍｒ’）のアドレス（ｆ３）に格納された
パケットは出接合部（ＳＯ）へ送られない。このパケッ
トは、この出接合ａ；のみへ送ることになっている場合
は潰滅するが、（Ｓｏ）以外の複数の接合部へ拡散させ
ることになっている場合はこの複数の接合部に係合して
いるｆＦｔＩｌｌファイルに残り続ける。 ワード（Ａ＞がファイル（ＦＰＴＯ）から放出されると
周時にワード（Ｐ＊）が中継ゾーン（ＺＴ）から待機ゾ
ーン（ＺＡ）へ移動し、信号（ＰＰ）がＯになる。そし
て、ワード（８）は高意味論的優先準位を持っていない
ためにインバータ（Ｉ）の出力ならびに信号（ＳＰ）が
１になり、次の（ＨＬ　）立上がり緑においてゲート（
Ｂ２）の出力（ＲＡＺ）が７リツプ７Ｏツブ（Ｂ１）を
Ｏにする。後続の（）−Ｉ　Ｄ　）立上がり縁において
、データ入力がＯであるフリップフロップ（Ｂ２）がこ
の状態をリコビーし、次の（トＩＤ）立上がり縁に、す
なわち時間ｔＱ＋１の終端において７リツプ７０ツブ（
Ｂ３）がこの状態をリコビーする。かようにして時間ｔ
　Ｏ−）−２の始端においてゾーン（ＺＴ）は空になり
、フリップフロップ（Ｂ１）〜（Ｂ３）がすべて休止状
態になり、第７ａ、７ｂ図に示す第１ケースのごとく回
路（ＣＴＯ）が機能し続ける。 ｒＩＳ間ｔＱ＋１７（不図示）においてワード（Ｃ−）
がマルチプレクサ（ＭＸ）を通して読取られ、ファイル
（ＦＰＴＯ）から放出される。 第９ａ図と共に第３０−デイング　ケースを示す第９ｂ
図にファイル（Ｆｒ’ＴＯ）の３つの逐次バイト時間ｔ
Ｏ（ｅ＝１１１０）　、ｔＯ＋１　（Ｅ＝＝１１１１）
　、ｔ　Ｏ＋　２　（ｅ　＝００００＞における状態を
示す、、ｒｔ、ｓ間１０においては待機ゾーン（ＺＡ）
は満杯であり、ワード（Ａ−）、（８）、（Ｃつ９．。 （Ｘ−）が入っており、中継ゾーン（ＺＴ）にはワード
（Ｐ＊）が入っている。第１０ａ図にも３つの逐次時間
ｔｏ、ｔｏ＋１、ｔｏ＋２を示す。時間が１０からｔｏ
＋１になればワード（八＊）がマルチプレクサ（ＭＸ）
を通して読取られ、時間↑０＋１の終端においてファイ
ルから放出され、ワード（Ｂ）と置換される。これが第
９ｂ図の状態１０＋１である。 時間１０において信号（Ｐ　Ｐ’）ならびに信号（ＦＮ
ＶＯ）は１である。（ｅｉ＞が１１１１になればフリッ
プフロップ（８１）がデマルチプレクサ（ＤＭＦ）から
信号（ＶＳＯ）を受け、信’ｊ（−ｐＰ）（＝１）をリ
コビーし、（Ｓ［３１）によって７リツプ７０ツブ（Ｂ
２）も１にセラ］・される。 時間ｔＱ＋１において、（＋−Ｉ　Ｌ　）立上がり縁で
、寸なわちワード〈Δつがファイルから放出される時点
でフリップフロップ（Ｂ３）がフリップフロップ（Ｂ２
）の状態（ｐｐｌ）をリコピーし、状態（ｐ　ｐ、　２
　）を１にする。時間ｔＱ＋２においては、ワード（Ａ
＊）に取って代わったワード（Ｂ）は優先単位を持って
いないために信号（ＳＰ）は１になり、したがって２つ
の入力が１であるゲート（Ｂ４）がＯＲゲート（Ｂ５）
を通して信号（△Ｌ）を１に維持する。したがって、信
号（トＩＬ）の次の立上がり縁、すなわち時間ｔｏ＋２
の４９　Ｑにおいてファイル（ＦＰＴＯ）のシフトによ
ってワード（［３）が放出される。しかしワード（Ｂ）
はマルチプレクサ（ＭＸ）を通過しない。 したがって時間ｔＯ＋−２の終端にＪ３けるファイルの
コンテンツは（０本）、、、　、（Ｘ−）、（Ｐ＊）で
ある。時間ｔｏ＋１７．（不図示）においてワード（０
本）がマルチプレクサ（ＭＸ）を通して読取られ、７？
イルから放出される。 フリップフロップ（Ｂ１）〜（Ｂ３）の初期化は前記の
第２ケースの場合と同じように行われる。 したがって第３０−デイング　ケースは第２０−デイン
グ　ケースとほとんど同じであるが、信号（ｅ）のＩｆ
＋がｉになった時のファイル（ＦＰＴｌ）　〈またはＦ
ＳＰＴ　ｉ　）の状態に関係なく、ファイルの出力に出
現するワードが、意味論的優先準位を持っているか否か
に関係なくマルチプレクサ（ＭＸ）を通して読取られ、
パッケージをバッファ　メ七り（ＭＰ）から出接合部（
Ｓ　ｉ　）へ送る動きをＪることを理解する上で説明し
ておくことが有益であると考えた。 第１０ａ図と共に第４０−デイング　ケースを示１第１
０ｂ図にファイル（ＦＰＴＯ）の４つの逐次バイト時間
ｔｏ　（ｅ＝１１１０＞　、ｔｏ＋１　（）Ｅ−１１１
１）　　　、　　ｔｏ−＋−１７（ｅ＝１１１１＞　　
　、　　ｔＯ＋１８（ｅ＝ｏｏｏｏ　）におＧＪる状態
を示す。時間１０においては特機ゾーン（ＺΔ）は満杯
であり、ワード（Ａ）、（８本）、（Ｃ）、（Ｄ＞、、
、（Ｘ）が入っており、中継ゾーン（ＺＴ）には優先単
位付きワード（Ｐ本）が入っている。第１０ａ図にも４
つの逐次時間ｔｏ、ｔｏ＋１、ｔＯ＋１７、ｔｏ＋１８
を示す。 時間がｔｏからｔｏ＋１になればワード（Ａ）がマルチ
ブレフナ（ＭＸ）を通して読取られ、時間ｔｏ＋１のｎ
ｆＡにおいてファイルから放出され、優先単位付きワー
ド（８つと置換される。 時間１０において信号（ＰＰ）ならびに信号（ＦＮＶＯ
）は１である。（ｅ）が１１１１ニｈｔＨ，ｆフリップ
フロップ（Ｂ１）がデマルチプレクサ（ＤＭＦ）から信
号（ＶＳＯ）を受け、信号（ＰＰ）（＝１）をリコビー
し、（ＳＢ１）によって７リツプ７０ツブ（Ｂ２）も１
にセラ１−される。 時間ｔ　Ｏ＋１において、（ＨＬ）立上がり縁で、すな
わちワード（Ａ）がファイルから放出される時点で７リ
ツプ７０ツブ（Ｂ３）が７リツプフ［Ｉツブ（Ｂ２）の
状態（ｐｐｌ）をリコピーし、状ｔａ　（ｐ　ｐ　２　
）を１にする。ワード（Ａ＞に取って代わったワード（
Ｂ＊）は優先単位を持っているために信ｇ（ＳＰ）はＯ
になり、したがってゲート（Ｂ４）の出力は０に維持さ
れ、ＯＲゲート（Ｂ５）を通して信号（ΔＬ）Ｏにリセ
ットされる。 したがって、信号（）−Ｉ　Ｌ　）の次の立上がり縁に
おいて、ｔＱ＋１７までワード（Ｂつは放出されない。 この時間中に信号（ＰＰ）は０にリセットされ、ゲート
（Ｂ３）の第１人力は１になるが、ワード（Ｂ−）が優
先準位付きワードであるため信号（ＳＰ）はＯになり、
フリップフロップ（Ｂ１）がその入力（ＲＡＺ）によっ
てＯにリセットされず、フリップ７０ツブ（Ｂ２）、（
Ｂ３）の状態は不変である。 （ｅ）が００００になる時間ｔｏ＋１７においてワード
（８本）はデマルチプレクサ（ＭＸ）を通して読取られ
、（ＭＮＶ）、（ＶＰ）、（ＤＭＦ）の働きによって１
８号（ＶＳＯ）が１になり、ワード＜　１３つが放出さ
れ、時間ｔＱ＋１７においてワード（Ｃ）がファイルの
出力に出現する。時間１０と時間ｔｏ＋１７との間にお
いてファイルに一切ワードが書込まれなかったものとす
れｔ、【第８ａ、８ｂ図に示す第１０−ディング　ケー
スに戻る。ワード（Ｃ）が時間ｔ　Ｑ　＋３３．　、　
、において読取られる。 特に時間ｔｏ＋１７において、（ＰＰ）がＯであるため
信号（ＶＳＯ）が７リツプフロツブ（Ｂ１）の状態を切
替える。したがって時間ｔｏ＋１８においてフリップフ
ロップ（Ｂ２）、（Ｂ３）がＯにリセットされる。 第１１ａ図と共に第５０−デイング　ケースを示す第１
１ｂ図にファイル（ＦＰＴＯ）の４つの逐次バイト時間
ｔＯ（ｅ＝１１１０）　、ｔｏ＋１　（Ｅ＝１１１１＞
　、ｔｏ＋　２　（ｅ＝ｏｏｏｏ）　、ｔｏ＋３　（ｃ
＝０００１　）における状態を示す。１１１間ｔｏにお
いては待機ゾーン（７Ａ）は満杯であり、ワード（Ａ本
）、（Ｂ）、（Ｃ）、（Ｄ）、、、（Ｘ）が入っており
、中継ゾーン（７丁）には２つの優先単位付きワード（
Ｐ＊）、（Ｑ＊）が入っている。第１１ａ図にも４つの
逐次時間ｔＱ、ｔＱ＋−ｉ、ｔｏ＋２、ｔ　Ｑ　＋３を
示ず。時間が１０からｔ　Ｑ　十１になればワード（Δ
＊）がマルチプレクサ（ＭＸ）を通して読取られ、時間
ｔｏ＋１の終端において信号（ＶＳＯ）（＝１）ファイ
ルから放出され、優先準位なしくＢ）と置換される。し
たがって時間ｔ　Ｏ＋１においてワード（Ｐ＊）がゾー
ン（ＺＡ）に入るが、ワード（Ｑ＊）はゾーン（７Ｔ）
に残る。 時間１０において信Ｑ　（ＰＰ）ならびに信号（ＦＮＶ
Ｏ）は１である。（ｅ）が１１１１ニなればフリップフ
ロップ（Ｂ１）が信号（ＰＰ）（＝１）をリコビーし、
フリップ７０ツブ（Ｂ２）も１にセットされ、続いてフ
リップ７Ｏツブ（Ｂ３）も１にセットされる（先述のと
おり）。ワード（△＊）に取って代わったワード（［３
＞は優先単位を持っていないため、信号（ＳＰ）は１に
なり、ゲート（Ｂ４）が信号（Δし）を１に維持する。 したがって、時間ｔＱ＋−１において、（ＨＬ）立上が
り縁で、ファイルのシフトによってワード（Ｂ）が放出
される。この時間中は、ワード（Ｑつは中継ゾーン（Ｚ
Ｔ）に止どまり続け、信号（ＰＰ）が１に維持され、し
たがって７リツプ７０ツブ（Ｂｌ）、Ｌ、たがってフリ
ップフロップ（Ｂ２）、（Ｂ３）の状態が維持される。 時間ｔＱ＋３において、ワード（Ｃ）は優先準位を持っ
ていないために信号（ＳＰ）は１に維持され、ゲート〈
Ｂ４）がやはり信号（ＡＬ）を１に維持する。したがっ
て（ＨＬ）立上がり縁においてワードＣＣ）もマルチプ
レクサ（ＭＸ）を通過することなく放出される。時間ｔ
ｏ＋３の終端において、ワード（Ｑ−）がゾーン（ＺＡ
）に進入するために信号（ｒ’Ｐ）が０にリセットされ
る。そして先述のとおりフリップ７０ツブ（Ｂ１）〜（
８３）が初期化され、第１０−ディング　ケースのとお
りに動作が実行される。 第１２ａ図と共に６つのローディング　ケースを示づ一
第１２ｂ図に５つの逐次バイト時間ｔｏ　（ｅ＝１１１
０）　、ｔｏ＋１　（ｅ＝１１１１）　、ｔｏ＋２　（
ｅ＝００００＞　、ｔｏ−１−１７（ｅ＝１１１１）　
、ｔｏ＋１８（ｅ＝ｏｏｏｏ　）におけるファイル（Ｆ
ＰＴＯ）の状態を示す。時間１０において待機ゾーン（
ＺＡ）は満杯であり、ワード（Δ＊）、（Ｂ）、（Ｃ＊
）、（Ｄ）。 、、（Ｘ）が入っており、中継ゾーン（ＺＴ）には２つ
のワード（Ｐ−Ｌ　　（Ｑ−）が入っている。 １３ａ図に５つの逐次バイト時間ｔ　Ｏ（ｅ　＝１１１
０＞、ｔｏ＋１　（ｅ＝１１１１）　、ｔｏ　＋−２（
ｅ＝００００）、ｔ　Ｏト１７（ｅ＝１１１１）　、ｔ
Ｏ＋１８（ｅ＝００００）を示す。時間が１０からｔｏ
＋１になればワード（△＊）がマルチプレクサ（ＭＸ）
を通して読取られ、時間ｔｏ＋１の終端において信号（
ＶＳＯ）（＝１）によってファイルから放出され、ワー
ド（Ｂ）（ＩＩ先準位なしワード）と置換される。した
がって時間［０＋１においてワード（Ｐ＊）はゾーン（
ＺＡ）に進入するが、ワード（０本）はゾーン（Ｚ　Ｔ
　）に残り続ける。 時間ｔｏにおいて信号（ＰＰ）ならびに信号（ＦＮＶＯ
）は１である。時間ｔｏ＋ｉにおいて（ｅ）が１１１１
になるとフリップ７０ツブ（８１）が信号（ＰＰ）（＝
１）をり］ビーし、フリップ７０ツブ（Ｂ２）も１にセ
ットされ、続いてフリップ７０ツブ（Ｂ３）も１にセッ
トされる（先述のとおり）。ワード（八＊）に取って代
わったワード（Ｂ）は優先準位を持っていないため、信
号（ＳＰ）は１になり、ゲート（Ｂ４）が信号（ＡＬ）
を１にＨ持する。したがって時間ｔ　Ｏ＋　２において
、（ＨＬ）立上がり縁で、ファイルのシフトによってワ
ード（Ｂ）が放出される。この時間中ワード（八＊）は
中継ゾーン（ＺＴ）に止どまり続け、信号（ＰＰ）は１
に維持され、フリップ７０ツブ（Ｂｌ）、Ｌ、たがって
フリップフロップ（Ｂ２）、（Ｂ３）の状態が維持され
る。時間ｔｏ＋３＜不図示）において、ワード（Ｃ＊）
は優先単位付きワードであるために信号（ＰＰ）がＯに
なり、ゲート（Ｂ４）が遮断される。したがってワード
（Ｃつは時間ｔＱ＋３中の（ＨＬ　）立上がり縁におい
て放出されることなく、（ｅ）が再び１１１１にイ１っ
てデマルチプレクサ（ＤＭＦ）が信号（ＶＳＯ）を闘牛
すると時間ｔＱ＋１７においてマルチプレクサ（ＭＸ）
を通して読取られる。 時間しＯ−）　２においてワード（Ｑ−）がゾーン（Ｚ
Ａ）に進入し、ゾーン（ＺＴ）が空になり、信号（ＰＰ
）が０になる。したがってワードの読取りに関しては第
１０−デイング　ケースに戻る。 しかし、信号（ＶＳＯ）は時間ｔＱ＋１７においてしか
出現せず、ワード（Ｃ−）が優先単位付きワードである
ことを指示する信号（ＳＰ＞（＝１）によってゲート（
Ｂ３）が遮断され続けるためフリップフロップ（Ｂ１）
は作動し続ける。したがって時間ｔＱ＋１７の下におい
て信号（ＳＢ１）、（ｐｐｌ）、（＋）Ｂ２）　Ｇよ必
ず１である。第８ａ。 ９ｂ図を参照しながら第２０−デイング　ケースについ
て説明したとおりに、信ｆ３（ＶＳＯ）がフリップフロ
ップ（Ｂ１）を休止状態にリセットし、フリップ７０ツ
ブ（Ｂ２）、（Ｂ３）の状態が準じ切門わる。 −Ｆに紹介したローディング　ケースにおいては、処理
中は新しいワードは一切フ？イルに進入しないことを前
提とした。進入パケットを注目出接合部へ送る場合は各
バイ］−時間ごとに１つのワードが２：込まれるためこ
の前提に無理がないことは明白である。上の６つのロー
ディング　ケースの説明を読むことにより、回路（ＣＴ
Ｏ〜ＣＴ１５）がこの６つのローディング　ケースを全
く同様に処理するということを理解されよう。 第６図に示すスイッチング回路の実施例においては、信
＠　（ｐｌ　）を伝送する線は回路（Ｄｉ０〜ＣＴ１５
）の相手入力に共通している。スイッチング　システム
に進入するパケットをただ１つだけの出接合部へ送る場
合は１木の線で」−分である。 進入パケットを拡散させる、すなわち束（Ｓ）の個々の
線によって複数の出接合部へ送る場合は、線（ｐｌ）パ
ケットがすべての出接合部に対して高優先準位を持って
いる、或いは持っていないことを意味する。拡散パケッ
トに、特定の出接合部に対しては意味論的優先単位を持
たせ、他の出接合部に対してｔよ意味論的優先単位を持
たせないようにするには、１６木の個別１　（ｐＩ　）
を各々回路（ＣＴ　Ｏ〜ＣＴ　１５）に接続しなければ
ならない。 ファイル（ＦＰＴｉ）（またはＦＳｆ〕Ｔｉ）のゾーン
（ＺＡ）が意味論的優先単位付きパケットアドレスで満
杯になっている簡に他のパッケージ　アドレスが到着す
ると、このパケッＩ・　アドレスは放出されない。しか
しトラヒック条件の設泪を工夫することにより、事故の
場合を除いてはこのようなトラブルが発生する確率を極
めて小さくすることができる。このことに関しては、ス
イッチング　システムの２ｉ１１ａｌｌ器ＮＣＣ）は仮
想回路が設定されるたびに使用され、したがって各出接
合部の平均ロードを認識するということに留意する必要
がある。１つの出接合部に対してリクエストされる高意
味論的優先準位付き通信の数が多すぎる場合は、制ｔｉ
ｌｌ　（ＵＣＣ）がその中の特定の設定を選別して閉塞
（ｅｎｇｏｒｇｅｍｅｎｔ　）を防止する。

【図面の簡単な説明】

第１図は、本発明のパケット　スイッチングシステムの
ブロック　ダイヤグラムである。 第２図は、本発明のバッファ　メモリ制御回路の構成図
である。 第３図は、第２図の制御回路の状態メモリの作動原理を
示すクロノグラムである。 第４図は、第２図の制御回路の安全回路（ｃｉｒｃｌｉ
ｔ　ｄｅ　５ｅｃｕｒｉｓａ口ｏｎ）の作動原理を示す
クロノグラムである。 第５図は、第１図のスイッチング　システムのスイッチ
ング　システム回路のブロック　ダイヤダラムである。 第６図は第５図に示すシステム回路の処理回路構成図で
ある。 第７ａ〜１２ａ図は、第６図の処理回路の２つの制御フ
ァイルのいろいろなローディング　ケースを示づ経１１
．１図である。 第７ｂ〜１２ｂ図は、各々第７ａ〜１２ａ図に対応して
いる図であり、ローディング　ケースに応じて注目待機
ファイルのコンテンツが変わることを示寸。 部材名称 スイッチング回路：八Ｃ「 バケットバッファ　メ［す（ＭＰ） 入力接合部：ＥＯ〜［１５ 出力接合部：ＳＯ〜３１５ 入力回路二ＣＥ 入力回転マトリクス：ＭＲ［Ｅ ラベル：ｉ　　　−列：ｅ ラベル変換メモリ： 新ラベル：ｊ 選択情報：Ｓ ピッｌ−：ｐｌ、１）２ パクッｉ−：△、［３、Ｃ，Ｄ 出力Ｆｌｌ：ＰＮＶ 出力回転マトリクス： 並列／直列バイト変換器：　Ｐ／Ｓ 中火制御器：ＵＣＣ−ワード：ｅ 逆ソート：ｅ／ インバータ：ＩＮＶ　　　　−線束：Ｓ線：ＭＳＯ〜Ｍ
Ｓ１５ ＦＩｌ：ｐｌ、ｐ２ メ七り制闇回路二ＧＭ 書込みアドレス　ワード：ＡＤ　（０−７）線束：ＡＤ
（０−７）　　　　−ＦＡ：ｐｒ線束：Ｋ　　　−ワー
ド：に メモリ：ＭＡＰｌＡＤＬ ゾーン：ｉ　　　−ワード：Ｚ； アドレス：ｉ　　　−フフイル：ＡＤＬ出カニＦＰ　　
　−データ入カニＡＤＥアドレッシング人カニ　［ＥＡ
Ｄ データ出力＝Ｚｉ ゲート：Ｒ１（０−１５） 通入カニＵ／ ＡＮＤゲート：Ｒ２（０−１５＞ ＯＲグー１〜：Ｒ３（０−１５＞ ＯＲゲート：Ｒ４ ＡＮＤゲート：Ｒ１（０−１５） デマルヂプレクザ二Ｎ１ ０Ｒゲート：Ｒ４ マルブーブレク會す：Ｎ２ データ入カニ　Ｓ　ＣＰ　Ｔ　１ カウンタ：ＣＰＴｌ マルチプレクサ二Ｎ３ データ出力＝７１ 信Ｒ、ＬＪ ＯＲニゲ−１〜 出カニＫ ＮＯＲゲ−ｈ：Ｒ５ マルチプレクＩＪ：Ｎ／Ｉ 占込みエネイブル：八Ｅ ファイル満杯指示量カニ［１） 古込みクロック入カニ　ＨＬ ＡＮＤゲート：Ｒ６ 八Ｎｌ）ゲート＝１＜７ ＯＲゲート：Ｒ８ Ｎｏｔでゲート：Ｒ５ ＡＮＤグー１−　：　Ｒ９ バッファ　　レジスフ：Ｇ マルチプレクサ二Ｎ５ 力−ンンタ：、ＣＲＴ２ 人カニ　ＲＡ　Ｚ　　　　−コンタクト：ＣＬＥ出カニ
〇 ノリツブフロップＢＢＩ、２．３ 信号：Ｈ／　　　−メ七り：　ＭＥＭ △ＮＤゲート：Ｒ１０ ワード：Ｙ　　　−信′；５：　Ｆ　Ｐ出力信シう：Ｓ
（、ＰＴＩ アドレス：５ＣＰＴ１ 制御イｔｓ　５″５：　ＬＪ　　　　−アドレス二に書
込みエネイブル人カニＷＯ−ｗ１５ 信号：ＳΔＤ　　　−信シｉ：Ｍｓ（０−１５）１１１
号　：ＡＤ［（０−１５＞ 信号：Ｗ（０−１５＞ 線：　Ａｔ）Ｅ　（０−１５＞ 処理回路：　ＣＴＯ〜ＣＴ１５ ファイル：　ＦＳＰＴ−ＦＰＴ 出カニＦＮＶＯ−７ドレス：ＳＦＯ ゾーン：ＺＴＳＺ△　　−出カニＰＰ ｔ；込みアドレス：ＳＦＯ’ 信号：ｓｐ’ 古込みエネイブル人カニ　ＡＥ’ シフトエネイブル入カニΔＬ。 出カニＦＮＶＯ’ ゾーン：ΔＴ’　、Ｚ△。 出カニＦＰＮ’ フリップフロップ：ＶＰ 信Ｊ？Ｊ　：　　１１　Ｄ　　　　　　　−イｉｊヨｓ
：ｓｖｐデマルブブレクリ：ＤＭＩ− マルチプレクサ：ＭＮｖ 信号：　ｅ　−ｔ３　Ｔ　１　　　−　　回路：ＳＣ八
人カニ　ＦＮＶ’　Ｏ〜ＦＮＶ’　１５マルヂプレクサ
：ＭＮＶ’ ノリツブ７０ツブ：ｖｐ’ 信号：ｓｖｐ’ デマルブプレク１す：ＤＭＦ’ 信Ｆ３：ＶＳ’　ｏ−ｖｓ′１ｓ ＮＡＮＤゲート：Ｐ２ ゲート：Ｐ３ ＡＮＤゲート：Ｐ４ ＯＲゲート：Ｐ５ ＡＮＤゲート：Ｐ′１ ＮΔＮＤゲート：Ｐ′２ 出カニｒ’ｐ’ ノリツブ７０ツブ：Ｂ′　１．２．３ ＡＮＤゲート＝Ｐ′３ ＡＮＤゲート：Ｐ６ ＡＮＤゲート：ｌ）’４ ０Ｒゲー１−：ｒ）’５ ゲート：Ｐ６ へＮＯゲート：Ｐ７　（０−９） ＡＮＤゲート：Ｐ’　７　（０−９） 書込みアドレス：ＡＤ（０−８） 信号：ｈ〇　　　−信号：　ＳＶＰ、ＳＶＰ’ワード：
Ａ（ネ）、Ｂ（＊）、Ｃ（−）、、、Ｘ（ネ）入カニＡ
Ｅ’

Claims (1)

1. 【特許請求の範囲】 １）入時間マルチプレックス（Ｅ０〜Ｅ１５）と出時間
   マルチプレックス（Ｓ０〜Ｓ１５）との間に２つの意味
   論的優先準位（ｎｉｖｅａｕ　ｄｅ　ｐｒｉｏｒｉｔｅ
   ｓｅｍａｎｔｉｑｕｅ）があり、バッファ　メモリ（Ｍ
   Ｐ）のパケットの格納アドレス（Ｋ）がパケットを伝送
   する各出時間マルチプレックス（Ｓ０〜Ｓ１５）に係合
   している待機ファイル（ＦＰＴ０〜ＦＰＴ１５）に格納
   されている情報パケットスイッチングシステムにて、構
   成要素としての状態フィールドメモリ（ｍｅｍｏｉｒｅ
   　ｄｅ　ｃｈａｍｐ　ｄ’ｅｔａｔｓ）（ＭＡＰ）の各
   ワード（Ｚｉ）が出時間マルチプレックス（Ｓ０〜Ｓ１
   ５）と同数のビットで構成されており、該点フィールド
   メモリ（ｍｅｍｏｉｒｅ　ｄｅ　ｃｈａｍｐ　ｄｅ　ｐ
   ｏｉｎｔｓ）（ＭＡＰ）のアドレスが該バッファメモリ
   （ＭＰ）のアドレスと合致しており、ワード（Ｚｉ）の
   各ビットが、ワードと同じアドレスに格納されており、
   ビットに対応している出時間マルチプレックスへ送るべ
   きパケットが１つの高意味論的優先準位を有し、まだ注
   目出マルチプレックスによつて送られていない時に１に
   なり、各パケット格納アドレスが、全ビットが０である
   ワード（Ｚｉ）にアドレッシングする点フィールド　メ
   モリのアドレスの中から選択されることを特徴とするシ
   ステム。 ２）高意味論的優先準位を有するパケットのバッファメ
   モリ（ＭＰ）が同じアドレスにおいて書込まれる時、或
   いはまた高意味論的優先準位を有するパケットがバッフ
   ァメモリ（ＭＰ）が同じアドレスにおいて書込まれ、隣
   合つている書込みアドレッシング間において書込みアド
   レッシングされる時に点フィールドメモリ（ＭＡＰ）が
   書込みアドレッシングされてワード（Ｚｉ）のコンテン
   ツを変え、全ビットが０になれば点フィールドメモリに
   読取られた各ワードがそのアドレスをバッファメモリ（
   ＭＰ）の自由書込みアドレスとして選択することを特徴
   とする特許請求の範囲第（１）項に記載のシステム。 ３）点フィールドメモリ（ＭＡＰ）の各自由アドレスが
   自由アドレスファイル（ＡＤＬ）に格納され、自由アド
   レスファイル（ＡＤＬ）の出力が（パケット到着レート
   で格納アドレスをバッファメモリ（ＭＰ）へ供給するこ
   とを特徴とする特許請求の範囲第（１）、（２）項のい
   ずれかに記載のシステム。 ４）入パケットが空である時は自由アドレスメモリ（Ａ
   ＤＬ）が読取られないことを特徴とする特許請求の範囲
   第（１）〜（３）項のいずれに記載のシステム。 ５）該格納アドレスが、パケットの意味論的優先準位を
   設定する第１ビット（ｐ１）が随伴している各待機ファ
   イル（ＦＰＴ０〜ＦＰＴ１５）に格納され、各待機ファ
   イル（ＦＰＴ０〜ＦＰＴ１５）に、２つのゾーン（ＺＡ
   ）、（ＺＴ）の入口と出口との間、ならびに各ファイル
   の隣合っている２つの読取りの間とに直列に入つている
   低意味論的優先準位パケット読取りアドレスがあり、第
   １ゾーン（ＺＴ）の書込みが、第２ゾーン（ＺＡ）が満
   杯の時、高意味論的優先準位パケットにしかアクセスで
   きず、まだファイルに存在している最も古い高意味論的
   優先準位パケット読取りアドレスよりも早く格納された
   低意味論的優先準位パケット読取りアドレスが、最大限
   第１ゾーン（ＺＴ）に格納されている読取りアドレスの
   数に等しい回数だけ破壊されることを特徴とする特許請
   求の範囲第（１）〜（４）項のいずれに記載のシステム
   。 ６）２つの意味論的優先準位に加えて２つの時間優先準
   位を有している情報パケットをスイッチングする特許請
   求の範囲第（１）〜（５）項のいずれかに記載のシステ
   ムにて、パケットの意味論的優先準位を設定する第１ビ
   ット（１）と、パケットの時間優先準位を設定する第２
   ビット（ｐ２）が随伴している各待機ファイルに格納さ
   れ、各待機ファイルが２つのファイル（ＦＰＴｉ）、（
   ＦＮＰＴｉ）で構成されており、第２ビット（ｐ２）に
   よつて第１ファイル（ＦＰＴｉ）に格納するか第２ファ
   イル（ＦＭＰＴｉ）に格納するかが決定され、高時間優
   先準位パケットがすべて第１ファイル（ＦＰＴｉ）に格
   納され、第１ファイル（ＦＰＴｉ）が空にならなければ
   第２ファイル（ＦＮＰＴｉ）が読取られないことを特徴
   とする特許請求の範囲第（１）〜（５）項のいずれかに
   記載のシステム。 ７）点フィールドメモリ（ＭＡＰ）の各ワードが試験メ
   モリ（ＭＥＭ）の１つのビットに対応しており、対応ワ
   ードに少なくとも１つのビット１がある時に該ビットが
   １になり、バッファメモリ（ＭＰ）におけるパケットの
   平均滞留頻度（ｆｒｅｑｕｅｎｃｅ　ｍｏｙｅｎｎｅ　
   ｄｅ　ｓｅｊｏｕｒ）よりも遅いレートで読取られ、ビ
   ット１がバッファメモリ（ＭＰ）に書込まれれば点フィ
   ールドメモリの対応ワードのアドレスがアドレスファイ
   ル（ＡＤＬ）に書込まれることを特徴とする特許請求の
   範囲第（１）〜（６）項のいずれかに記載のシステム。 ８）点フィールドメモリ（ＭＡＰ）のデータ入力が、格
   納アドレスを待機ファイルに書込ませる選択線に接続さ
   れており、該線が第２半バイト時間（ｓｅｃｏｎｄ　ｄ
   ｅｍｉ−ｔｅｍｐｓ　ｄ’ｏｃｔｅｔ）の間機能し、ビ
   ット書込みエネイブル入力（Ｗ０〜Ｗ１５）が、一方に
   おいては同じく該選択線に接続されており、他方におい
   ては出時間マルチプレックス（Ｓ０〜Ｓ１５）の走査器
   （Ｎ１）の出力に接続されており、該走査器（Ｎ１）が
   、ラベル変換メモリ（ｍｅｍｏｉｒｅ　ｄｅ　ｔｒａｄ
   ｕｃｔｉｏｎ　ｄ’ｅｔｉｑｕｅｔｔｅ）から送られる
   、或いはまた走査される待機ファイルの出力から送られ
   てくる意味論的優先準位ビット（ｐｌまたはｐｒ）によ
   つて個別に導通化される第１ＡＮＤゲート（Ｒ２０〜Ｒ
   ２１５）を介して第１バイト時間の間機能し、アドレス
   入力が第１マルチプレクサ（Ｎ２）の出力に接続されて
   おり、該第１マルチプレクサ（Ｎ２）の第１入力が周期
   バイナリカウンタ（ＣＰＴ１）の出力に接続されており
   、第２入力がアドレスファイル（ＡＤＬ）の出力に接続
   されており、第１マルチプレクサ（Ｎ２）が該意味論的
   優先準位ビット（ｐｌまたはｐｒ）によって駆動され、
   第２マルチプレクサ（Ｎ３）が第２半バイト信号によっ
   て駆動され、データ出力（Ｚｉ）がＮＡＮＤゲート（Ｒ
   ５）の相手入力に接続されており、該ＮＡＮＤゲート（
   Ｒ５）の出力がアドレスメモリ（ＡＤＬ）の書込みエネ
   イブル入力に接続されており、アドレスメモリ（ＡＤＬ
   ）のデータ入力が周期バイナリカウンタ（ＣＰＴ１）の
   出力に接続されており、アドレスメモリ（ＡＤＬ）のデ
   ータ出力が格納アドレス（Ｋ）を供給することを特徴と
   するシステム。