JPH0216632B2 - - Google Patents
Info
- Publication number
- JPH0216632B2 JPH0216632B2 JP57132549A JP13254982A JPH0216632B2 JP H0216632 B2 JPH0216632 B2 JP H0216632B2 JP 57132549 A JP57132549 A JP 57132549A JP 13254982 A JP13254982 A JP 13254982A JP H0216632 B2 JPH0216632 B2 JP H0216632B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- diode
- amplifier circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/60—Substation equipment, e.g. for use by subscribers including speech amplifiers
- H04M1/6025—Substation equipment, e.g. for use by subscribers including speech amplifiers implemented as integrated speech networks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Meter Arrangements (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はスイツチ制御方式、特に連続する交流
信号をダイオードスイツチにより緩慢に断続した
後、増幅回路によりＡ級増幅し、交流断続信号を
出力する交流断続信号発生回路におけるスイツチ
制御方式に関する。
信号をダイオードスイツチにより緩慢に断続した
後、増幅回路によりＡ級増幅し、交流断続信号を
出力する交流断続信号発生回路におけるスイツチ
制御方式に関する。
(b) 技術の背景
例えば通話中の電話機に帯域外周波の交流信号
を所定周期毎に短時間送出し、該電話機に付加さ
れる通話時分表示器を駆動する機能が自動交換機
に付与される場合があらる。かかる場合に前記交
流信号が矩形波状に断続されると過渡現象により
雑音が発生し、通話中の加入者に妨害を与える。
従つてかかる交流信号は徐々に増加し、徐々に減
少させる必要がある。
を所定周期毎に短時間送出し、該電話機に付加さ
れる通話時分表示器を駆動する機能が自動交換機
に付与される場合があらる。かかる場合に前記交
流信号が矩形波状に断続されると過渡現象により
雑音が発生し、通話中の加入者に妨害を与える。
従つてかかる交流信号は徐々に増加し、徐々に減
少させる必要がある。
(c) 従来技術と問題点
第１図はこの種交流断続信号発生回路における
従来あるスイツチ制御方式の一例を示す図であ
る。第１図において、発振器OSCから連続的に
供給される所定周波数の交流信号は、端子Ｔ１か
ら入力される断続信号により、導通状態を制御さ
れるダイオードＤ１を主体とするダイオードスイ
ツチにより断続された後、トランジスタＱ３を主
体とする増幅回路AMPによりＡ級増幅されて、
端子Ｔ２およびＴ３から交流断続信号として出力
される。端子Ｔ１から入力される断続信号が高レ
ベルにある時は、トランジスタＱ１は導通状態に
維持される。その結果抵抗Ｒ５と共に、積分回路
を構成するコンデンサＣ３は放電され、該コンデ
ンサＣ３の両端に生ずる積分回路出力電圧は０と
なる。該積分回路出力電圧をベースに入力されコ
レクタ電流によりダイオードスイツチを制御する
制御トランジスタであるトランジスタＱ２は阻止
状態となり、ダイオードＤ１の負極端子は電源電
圧Ｖに維持される。該ダイオードＤ１の正極端子
は、抵抗Ｒ１およびＲ２による分圧比により定ま
る電源電圧Ｖ以下の電圧に維持されている為、か
かる状態ではダイオードＤ１は阻止状態となり、
発振器OSCから供給される交流信号は増幅回路
AMPに伝達されない。かかる状態において、端
子Ｔ１から入力される断続信号が低レベルに変化
するとトランジスタＱ１は阻止状態となり、コン
デンサＣ３は抵抗Ｒ４およびＲ５を介して充電さ
れ、積分回路出力電圧は抵抗Ｒ４、Ｒ５、Ｒ１３
およびコンデンサＣ３により定まる時定数に従い
０から徐々に上昇し、遂には抵抗Ｒ４、Ｒ５およ
びＲ１３により定まる電圧に到達する。該積分回
路出力電圧の上昇に伴いトランジスタＱ２のコレ
クタ電流も０から徐々に増加し、それに伴いダイ
オードＤ１の負極端子の電圧も低下する為、ダイ
オードＤ１の内部抵抗も次第に減少し、逐には導
通状態となる。その結果発振器OSCから供給さ
れる交流信号は徐合に定常値に達し、増幅回路
AMPに伝達される。かかる状態において、端子
Ｔ１から入力される断続信号が再び高レベルに変
化すると、トランジスタＱ１は再び導通状態とな
り、コンデンサＣ３は抵抗Ｒ５を介して放電さ
れ、積分回路出力電圧は抵抗Ｒ５およびコンデン
サＣ３により定まる時定数に従い抵抗Ｒ４、Ｒ５
およびＲ１３により定まる電圧から徐々に低下
し、遂には０に到達する。該積分回路出力電圧の
低下に伴いトランジスタＱ２のコレクタ電流も減
少し、それに伴いダイオードＤ１の負極端子の電
圧も上昇する為、ダイオードＤ１の内部抵抗も次
第に増加し、逐には阻止状態となる。その結果発
振器OSCから供給される交流信号は前記定常値
から徐々に減衰する。一方増幅回路AMPにおい
ては、抵抗Ｒ７およびＲ８による分圧比により定
まる電源電圧Ｖ以下の電圧Vbが、演算増幅器Ａ
を介してトランジスタＱ３のベースに印加されて
おり、常時所定のバイアス電流がトランジスタＱ
３に流れており、前記ダイオードスイツチから伝
達される交流断続信号をＡ級増幅する。
従来あるスイツチ制御方式の一例を示す図であ
る。第１図において、発振器OSCから連続的に
供給される所定周波数の交流信号は、端子Ｔ１か
ら入力される断続信号により、導通状態を制御さ
れるダイオードＤ１を主体とするダイオードスイ
ツチにより断続された後、トランジスタＱ３を主
体とする増幅回路AMPによりＡ級増幅されて、
端子Ｔ２およびＴ３から交流断続信号として出力
される。端子Ｔ１から入力される断続信号が高レ
ベルにある時は、トランジスタＱ１は導通状態に
維持される。その結果抵抗Ｒ５と共に、積分回路
を構成するコンデンサＣ３は放電され、該コンデ
ンサＣ３の両端に生ずる積分回路出力電圧は０と
なる。該積分回路出力電圧をベースに入力されコ
レクタ電流によりダイオードスイツチを制御する
制御トランジスタであるトランジスタＱ２は阻止
状態となり、ダイオードＤ１の負極端子は電源電
圧Ｖに維持される。該ダイオードＤ１の正極端子
は、抵抗Ｒ１およびＲ２による分圧比により定ま
る電源電圧Ｖ以下の電圧に維持されている為、か
かる状態ではダイオードＤ１は阻止状態となり、
発振器OSCから供給される交流信号は増幅回路
AMPに伝達されない。かかる状態において、端
子Ｔ１から入力される断続信号が低レベルに変化
するとトランジスタＱ１は阻止状態となり、コン
デンサＣ３は抵抗Ｒ４およびＲ５を介して充電さ
れ、積分回路出力電圧は抵抗Ｒ４、Ｒ５、Ｒ１３
およびコンデンサＣ３により定まる時定数に従い
０から徐々に上昇し、遂には抵抗Ｒ４、Ｒ５およ
びＲ１３により定まる電圧に到達する。該積分回
路出力電圧の上昇に伴いトランジスタＱ２のコレ
クタ電流も０から徐々に増加し、それに伴いダイ
オードＤ１の負極端子の電圧も低下する為、ダイ
オードＤ１の内部抵抗も次第に減少し、逐には導
通状態となる。その結果発振器OSCから供給さ
れる交流信号は徐合に定常値に達し、増幅回路
AMPに伝達される。かかる状態において、端子
Ｔ１から入力される断続信号が再び高レベルに変
化すると、トランジスタＱ１は再び導通状態とな
り、コンデンサＣ３は抵抗Ｒ５を介して放電さ
れ、積分回路出力電圧は抵抗Ｒ５およびコンデン
サＣ３により定まる時定数に従い抵抗Ｒ４、Ｒ５
およびＲ１３により定まる電圧から徐々に低下
し、遂には０に到達する。該積分回路出力電圧の
低下に伴いトランジスタＱ２のコレクタ電流も減
少し、それに伴いダイオードＤ１の負極端子の電
圧も上昇する為、ダイオードＤ１の内部抵抗も次
第に増加し、逐には阻止状態となる。その結果発
振器OSCから供給される交流信号は前記定常値
から徐々に減衰する。一方増幅回路AMPにおい
ては、抵抗Ｒ７およびＲ８による分圧比により定
まる電源電圧Ｖ以下の電圧Vbが、演算増幅器Ａ
を介してトランジスタＱ３のベースに印加されて
おり、常時所定のバイアス電流がトランジスタＱ
３に流れており、前記ダイオードスイツチから伝
達される交流断続信号をＡ級増幅する。
以上の説明から明らかな如く、従来ある交流断
続信号発生回路においては、増幅回路AMPは常
時トランジスタＱ３にバイアス電流を流してい
る。然し増幅回路AMPが実際に交流信号を増幅
するのは、前述の如く所定周期内の極く短時間で
あり、その他の期間は増幅回路としての役割は不
要であり、Ａ級増幅のため単に電力を消費してい
るに過ぎない。
続信号発生回路においては、増幅回路AMPは常
時トランジスタＱ３にバイアス電流を流してい
る。然し増幅回路AMPが実際に交流信号を増幅
するのは、前述の如く所定周期内の極く短時間で
あり、その他の期間は増幅回路としての役割は不
要であり、Ａ級増幅のため単に電力を消費してい
るに過ぎない。
(d) 発明の目的
本発明の目的は、前述の如き従来ある交流断続
信号発生回路の欠点を除去し、増幅回路の消費電
流を節減する手段を実現することに在る。
信号発生回路の欠点を除去し、増幅回路の消費電
流を節減する手段を実現することに在る。
(e) 発明の構成
この目的は、積分回路を経た断続信号をエミタ
接地の制御トランジスタのベースに入力し、該制
御トランジスタのコレクタ電流によりダイオード
スイツチの導通状態を制御し、該導通状態により
連続交流信号を緩慢に断続した後、増幅回路によ
りＡ級増幅し交流断続信号を出力する交流断続信
号発生回路において、前記制御トランジスタのエ
ミツタとアースとの間に、前記増幅器をＡ級とす
るバイアス電圧に等しい所定電圧を供給する電源
と、前記増幅回路のバイアス電圧を制御するバイ
アス電圧制御回路とを設け、前記積分回路出力を
前記制御トランジスタのベースに供給すると共
に、抵抗とダイオードとの直列回路を経て前記所
定電圧電源に接続し、前記抵抗とダイオードとの
接続点を前記バイアス電圧制御回路に接続し、前
記積分回路出力電圧が前記所定電圧より小さい場
合に前記ダイオードスイツチを阻止状態に維持し
た侭、前記増幅回路のバイアス電圧を前記積分回
路出力電圧に制御し、前記積分回路出力電圧が前
記所定電圧以上の場合には前記増幅回路のバイア
ス電圧を略前記所定電圧に維持した侭、前記制御
トランジスタによりダイオードスイツチの導通状
態を制御することを特徴とするスイツチ制御方式
により達成される。
接地の制御トランジスタのベースに入力し、該制
御トランジスタのコレクタ電流によりダイオード
スイツチの導通状態を制御し、該導通状態により
連続交流信号を緩慢に断続した後、増幅回路によ
りＡ級増幅し交流断続信号を出力する交流断続信
号発生回路において、前記制御トランジスタのエ
ミツタとアースとの間に、前記増幅器をＡ級とす
るバイアス電圧に等しい所定電圧を供給する電源
と、前記増幅回路のバイアス電圧を制御するバイ
アス電圧制御回路とを設け、前記積分回路出力を
前記制御トランジスタのベースに供給すると共
に、抵抗とダイオードとの直列回路を経て前記所
定電圧電源に接続し、前記抵抗とダイオードとの
接続点を前記バイアス電圧制御回路に接続し、前
記積分回路出力電圧が前記所定電圧より小さい場
合に前記ダイオードスイツチを阻止状態に維持し
た侭、前記増幅回路のバイアス電圧を前記積分回
路出力電圧に制御し、前記積分回路出力電圧が前
記所定電圧以上の場合には前記増幅回路のバイア
ス電圧を略前記所定電圧に維持した侭、前記制御
トランジスタによりダイオードスイツチの導通状
態を制御することを特徴とするスイツチ制御方式
により達成される。
(f) 発明の実施例
以下、本発明の一実施例を図面により説明す
る。第２図は本発明の一実施例によるスイツチ制
御方式を示す図である。なお、全図を通じて同一
符号は同一対象物を示す。第２図においては、ト
ランジスタＱ２のエミツタには電圧源Ｂから所定
電圧Vbが供給されている。該所定電圧Vbは、増
幅回路AMPの増幅器であるトランジスタＱ３が
Ａ級増幅器となる最適バイアス電圧に等しく設定
されている。一方増幅回路AMPに対しては、所
定電圧VbがダイオードＤ２を介して、また前記
積分回路出力電圧が抵抗Ｒ１０を介して、共にト
ランジスタＱ３のバイアス電圧を抵抗Ｒ１０とダ
イオードＤ２の接続点の電圧に保つ電圧制御回路
の役割りを果たすように構成された演算増幅器Ａ
に入力され、トランジスタＱ３のベースに伝達さ
れる。端子Ｔ１に入力される断続信号が高レベル
にある時は、ダイオードＤ１は前述の如く阻止状
態に在り、発振器OSCから供給される交流信号
は増幅回路AMPには伝達されない。この時積分
回路出力電圧は０である為ダイオードＤ２は阻止
状態となり、演算増幅器Ａを介してトランジスタ
Ｑ３に供給されるベース電圧も０となる。その結
果トランジスタＱ３は阻止状態となり、バイアス
電流は流れない。かかる状態において、端子Ｔ１
に入力される断続信号が低レベルに変化すると、
積分回路出力電圧は前述の如く徐々に上昇する。
該積分回路出力電圧が所定電圧Vbに達する迄は
ダイオードＤ２は阻止状態に維持される為、トラ
ンジスタＱ３のベース電圧も積分回路出力電圧に
伴い上昇し、トランジスタＱ３のバイアス電流も
０から徐々に増加する。積分回路出力電圧が所定
電圧Vbを越えるとダイオードＤ２が導通状態と
なり、以後トランジスタＱ３のベース電圧は所定
電圧VbにダイオードＤ２の順方向電圧を加えた
値に維持される。その結果トランジスタＱ３に流
れるバイアス電流は前記所定値に維持され、Ａ級
増幅動作可能となる。一方トランジスタＱ２は、
積分回路出力電圧が所定電圧Vbに達する迄は阻
止状態にあり、ダイオードＤ１を阻止状態に維持
するが、積分回路出力電圧が所定電圧Vbを越え
て上昇すると、トランジスタＱ２のコレクタ電流
も０から徐々に増加し、前述と同様の過程でダイ
オードＤ１の内部抵抗も次第に減少し、逐には導
通状態となる。その結果発振器OSCから供給さ
れる交流信号は緩慢に定常値に達し、増幅回路
AMPに伝達されＡ級増幅された後、端子Ｔ２お
よびＴ３から出力される。かかる状態において、
端子Ｔ１から入力される断続信号が高レベルに変
化すると、前述と同様の過程で積分回路出力電圧
は電源電圧Ｖから徐々に低下し、ダイオードＤ１
の内部抵抗も次第に増加し、該積分回路出力電圧
が所定電圧Vbに達すると阻止状態となる。その
結果発振器OSCから供給される交流信号は前記
定常値から徐々に減衰する。積分回路出力電圧が
所定電圧Vb以下に低下するとトランジスタＱ３
のベース電圧も積分回路出力電圧の低下に伴い低
下し始め、バイアス電流も所定値から徐々に減少
し、遂には０となる。
る。第２図は本発明の一実施例によるスイツチ制
御方式を示す図である。なお、全図を通じて同一
符号は同一対象物を示す。第２図においては、ト
ランジスタＱ２のエミツタには電圧源Ｂから所定
電圧Vbが供給されている。該所定電圧Vbは、増
幅回路AMPの増幅器であるトランジスタＱ３が
Ａ級増幅器となる最適バイアス電圧に等しく設定
されている。一方増幅回路AMPに対しては、所
定電圧VbがダイオードＤ２を介して、また前記
積分回路出力電圧が抵抗Ｒ１０を介して、共にト
ランジスタＱ３のバイアス電圧を抵抗Ｒ１０とダ
イオードＤ２の接続点の電圧に保つ電圧制御回路
の役割りを果たすように構成された演算増幅器Ａ
に入力され、トランジスタＱ３のベースに伝達さ
れる。端子Ｔ１に入力される断続信号が高レベル
にある時は、ダイオードＤ１は前述の如く阻止状
態に在り、発振器OSCから供給される交流信号
は増幅回路AMPには伝達されない。この時積分
回路出力電圧は０である為ダイオードＤ２は阻止
状態となり、演算増幅器Ａを介してトランジスタ
Ｑ３に供給されるベース電圧も０となる。その結
果トランジスタＱ３は阻止状態となり、バイアス
電流は流れない。かかる状態において、端子Ｔ１
に入力される断続信号が低レベルに変化すると、
積分回路出力電圧は前述の如く徐々に上昇する。
該積分回路出力電圧が所定電圧Vbに達する迄は
ダイオードＤ２は阻止状態に維持される為、トラ
ンジスタＱ３のベース電圧も積分回路出力電圧に
伴い上昇し、トランジスタＱ３のバイアス電流も
０から徐々に増加する。積分回路出力電圧が所定
電圧Vbを越えるとダイオードＤ２が導通状態と
なり、以後トランジスタＱ３のベース電圧は所定
電圧VbにダイオードＤ２の順方向電圧を加えた
値に維持される。その結果トランジスタＱ３に流
れるバイアス電流は前記所定値に維持され、Ａ級
増幅動作可能となる。一方トランジスタＱ２は、
積分回路出力電圧が所定電圧Vbに達する迄は阻
止状態にあり、ダイオードＤ１を阻止状態に維持
するが、積分回路出力電圧が所定電圧Vbを越え
て上昇すると、トランジスタＱ２のコレクタ電流
も０から徐々に増加し、前述と同様の過程でダイ
オードＤ１の内部抵抗も次第に減少し、逐には導
通状態となる。その結果発振器OSCから供給さ
れる交流信号は緩慢に定常値に達し、増幅回路
AMPに伝達されＡ級増幅された後、端子Ｔ２お
よびＴ３から出力される。かかる状態において、
端子Ｔ１から入力される断続信号が高レベルに変
化すると、前述と同様の過程で積分回路出力電圧
は電源電圧Ｖから徐々に低下し、ダイオードＤ１
の内部抵抗も次第に増加し、該積分回路出力電圧
が所定電圧Vbに達すると阻止状態となる。その
結果発振器OSCから供給される交流信号は前記
定常値から徐々に減衰する。積分回路出力電圧が
所定電圧Vb以下に低下するとトランジスタＱ３
のベース電圧も積分回路出力電圧の低下に伴い低
下し始め、バイアス電流も所定値から徐々に減少
し、遂には０となる。
以上の説明から明らかな如く、本実施例によれ
ば、トランジスタＱ３のバイアス電流は断続信号
が低レベルとなり、ダイオードＤ１が導通状態に
なり始めるに先立ち０から所定値に達し、また該
断続信号が高レベルとなり、ダイオードＤ１が阻
止状態に達した後に所定値から０迄減少する。従
つて発振器OSCから供給される交流信号が増幅
回路AMPに伝達される時にはバイアス電流は所
定値に維持され、所期のＡ級増幅を行うが、それ
以外の時はバイアス電流は消費されない。
ば、トランジスタＱ３のバイアス電流は断続信号
が低レベルとなり、ダイオードＤ１が導通状態に
なり始めるに先立ち０から所定値に達し、また該
断続信号が高レベルとなり、ダイオードＤ１が阻
止状態に達した後に所定値から０迄減少する。従
つて発振器OSCから供給される交流信号が増幅
回路AMPに伝達される時にはバイアス電流は所
定値に維持され、所期のＡ級増幅を行うが、それ
以外の時はバイアス電流は消費されない。
なお、第２図はあく迄本発明の一実施例に過ぎ
ず、例えばダイオードスイツチおよび増幅回路の
構成は図示されるものに限定されることは無く、
他に幾多の変形が考慮されるが、何れの場合にも
本発明の効果は変らない。また本発明の対象は、
通話時間表示器の駆動信号に限定されぬことは言
う迄も無い。
ず、例えばダイオードスイツチおよび増幅回路の
構成は図示されるものに限定されることは無く、
他に幾多の変形が考慮されるが、何れの場合にも
本発明の効果は変らない。また本発明の対象は、
通話時間表示器の駆動信号に限定されぬことは言
う迄も無い。
(g) 発明の効果
以上、本発明によれば、前記交流断続信号発生
回路において、増幅回路のバイアス電流が交流信
号をＡ級増幅する時以外は消費されず、電力節減
となり、また電力供給回路の容量増加をも防止す
る。
回路において、増幅回路のバイアス電流が交流信
号をＡ級増幅する時以外は消費されず、電力節減
となり、また電力供給回路の容量増加をも防止す
る。
第１図はこの種交流断続信号発生回路における
従来あるスイツチ制御方式の一例を示す図、第２
図は本発明の一実施例によるスイツチ制御方式を
示す図である。 図において、OSCは発振器、AMPは増幅回
路、Ｂは電圧源、Ｑ１乃至Ｑ３はトランジスタ、
Ｄ１およびＤ２はダイオード、Ｃ１乃至Ｃ４はコ
ンデンサ、Ｒ１乃至Ｒ１３は抵抗、Trは変成器、
Ｔ１乃至Ｔ３は端子、を示す。
従来あるスイツチ制御方式の一例を示す図、第２
図は本発明の一実施例によるスイツチ制御方式を
示す図である。 図において、OSCは発振器、AMPは増幅回
路、Ｂは電圧源、Ｑ１乃至Ｑ３はトランジスタ、
Ｄ１およびＤ２はダイオード、Ｃ１乃至Ｃ４はコ
ンデンサ、Ｒ１乃至Ｒ１３は抵抗、Trは変成器、
Ｔ１乃至Ｔ３は端子、を示す。
Claims (1)
- 【特許請求の範囲】 １ 積分回路Ｒ５，Ｃ３を経た断続信号をエミタ
接地の制御トランジスタのベースに入力し、該制
御トランジスタＱ２のコレクタ電流によりダイオ
ードスイツチＤ１の導通状態を制御し、該導通状
態により連続交流信号を緩慢に断続した後、増幅
回路AMPによりＡ級増幅し交流断続信号を出力
する交流断続信号発生回路において、 前記制御トランジスタＱ２のエミツタとアース
との間に、前記増幅器をＡ級とするバイアス電圧
に等しい所定電圧を供給する電源Ｂと、 前記増幅回路のバイアス電圧を制御するバイア
ス電圧制御回路Ａとを設け、 前記積分回路出力を前記制御トランジスタのベ
ースに供給すると共に、抵抗Ｒ１０とダイオード
Ｄ２との直列回路を経て前記所定電圧電源Ｂに接
続し、 前記抵抗とダイオードとの接続点を前記バイア
ス電圧制御回路Ａに接続し、 前記積分回路出力電圧が前記所定電圧より小さ
い場合に前記ダイオードスイツチＤ１を阻止状態
に維持した侭、前記増幅回路のバイアス電圧を前
記積分回路出力電圧により制御し、 前記積分回路出力電圧が前記所定電圧以上の場
合には前記増幅回路のバイアス電圧を略前記所定
電圧に維持した侭、前記制御トランジスタにより
ダイオードスイツチの導通状態を制御することを
特徴とするスイツチ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132549A JPS5923668A (ja) | 1982-07-29 | 1982-07-29 | スイツチ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132549A JPS5923668A (ja) | 1982-07-29 | 1982-07-29 | スイツチ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5923668A JPS5923668A (ja) | 1984-02-07 |
| JPH0216632B2 true JPH0216632B2 (ja) | 1990-04-17 |
Family
ID=15083879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57132549A Granted JPS5923668A (ja) | 1982-07-29 | 1982-07-29 | スイツチ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923668A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554958A (en) * | 1995-04-28 | 1996-09-10 | Hewlett Packard Company | Inverting amplifier having a low noise biasing network |
-
1982
- 1982-07-29 JP JP57132549A patent/JPS5923668A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5923668A (ja) | 1984-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| JPH0713803B2 (ja) | バッテリフィード集積回路 | |
| US3426290A (en) | Amplifier having series regulated voltage supply | |
| US4451801A (en) | Wideband linear carrier current amplifier | |
| US4056734A (en) | Compensated base drive circuit to regulate saturated transistor current gain | |
| US4506114A (en) | Telephone circuit | |
| JPS5955608A (ja) | 増幅器 | |
| US4515996A (en) | Telephone circuit | |
| JPH0216632B2 (ja) | ||
| JPH06216659A (ja) | 増幅器 | |
| CA1082319A (en) | Current controlled oscillator | |
| JPS6338147B2 (ja) | ||
| US4417292A (en) | Power amplifier protection circuit | |
| JPS6123689B2 (ja) | ||
| US4223281A (en) | SCR Relaxation oscillator with current amplifier in its gate circuit | |
| US3469192A (en) | Amplitude control circuit for single sideband generator by controlling the gain of a driver stage | |
| JP2816858B2 (ja) | ワイヤレスマイクロホン | |
| JP3097048B2 (ja) | ピーク電流ホールド回路 | |
| JPS6028235B2 (ja) | 電源装置 | |
| JPS647719A (en) | Transmitting power control circuit | |
| JPH047604B2 (ja) | ||
| SU1145474A1 (ru) | Транзисторный ключ | |
| JPS5717207A (en) | Amplifying circuit | |
| JPS6035291Y2 (ja) | トランジスタ増幅回路 | |
| GB1108599A (en) | Improvements in or relating to electrical signal converters |