JPH0216593B2 - - Google Patents

Info

Publication number
JPH0216593B2
JPH0216593B2 JP57111712A JP11171282A JPH0216593B2 JP H0216593 B2 JPH0216593 B2 JP H0216593B2 JP 57111712 A JP57111712 A JP 57111712A JP 11171282 A JP11171282 A JP 11171282A JP H0216593 B2 JPH0216593 B2 JP H0216593B2
Authority
JP
Japan
Prior art keywords
conductor
glass
dielectric
present
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57111712A
Other languages
English (en)
Other versions
JPS594095A (ja
Inventor
Ryohei Sato
Takeshi Shirato
Nobuyuki Sugishita
Toyoji Tsunoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57111712A priority Critical patent/JPS594095A/ja
Publication of JPS594095A publication Critical patent/JPS594095A/ja
Publication of JPH0216593B2 publication Critical patent/JPH0216593B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
本発明は、多層化した厚膜混成集積回路の最上
層でかつ誘電体上の導体およびガラス基板やホー
ロ基板上の導体として、十分なはんだぬれ性とは
んだ接続強度を満足するための混成集積回路の製
造方法に関するものである。 従来の厚膜混成集積回路(以下厚膜回路と称
す)の多くは、アルミナ基板上に導体、抵抗体、
誘電体等を平面一層に形成するものである。この
方法は、通常の印刷焼成により簡単に量産化でき
るため広く用いられている。しかし、より高密
度・高集積を行なうためには立体多層に厚膜回路
を形成する方法が有効で、近年行なわれるように
なつて来た。また特殊用途として、厚膜回路基板
にホーロ基板やガラス基板が用いられている。こ
れら多層の厚膜回路、ホーロ基板およびガラス基
板を用いた厚膜回路は、いずれにおいても導体形
成層である絶縁体としての誘導体あるいはガラス
上に導体を形成する必要がある。これは他のデイ
スクリート部品をはんだ接続するための電極や配
線としての役目である。通常このような誘電体上
に形成した導体は、はんだがぬれないか、ぬれて
もぬれ性が非常に悪いという欠点があつた。また
誘電体の焼結体はピンホールを多く有しているた
め、その上に導体を焼成すると導体がピンホール
に入つて層間シヨートしてしまうという問題があ
つた。従来、これらの欠点を克服するため、反応
の少ない誘電体と導体の系を組合せて誘電体と導
体を連続して印刷し、同時に焼成する方法がとら
れていた。しかし、この方法は系が限られ、かつ
導体のはんだぬれ性に対する効果が十分ではなか
つた。多層厚膜回路、ホーロ基板やガラス基板上
の厚膜回路形成において、上部導体のはんだぬれ
性が悪いことは致命的な欠点であり、これらの回
路が実用的に不可能であると考えられていた。 本発明の目的は、厚膜回路における誘電体上や
ガラス基板、ホーロ基板上の導体として、誘電体
やガラスと導体との反応性を考慮してはんだぬれ
性が良く、しかも誘電体やガラスとの接着強度が
強い導体を形成する混成集積回路の製造方法を提
供することにある。 本発明においては上記した目的の誘電体上およ
びガラス基板上の導体を得るため、導体の焼成条
件として導体中のガラスの軟化温度以上で導体形
成層中のガラスの軟化温度以下の温度により焼成
する方法を見出したものである。通常の導体の焼
結メカニズムは導体が微細な金属とガラス粉末と
からなるため、軟化温度の低いガラスが金属粉末
の間隙にぬれ、そのガラスの液相を介して金属の
拡散がおこり焼結が進行していくものである。こ
れに対して、誘電体上の導体の焼結メカニズム
は、誘電体のガラス軟化温度以上で焼成すると金
属粉末の間隙にぬれるガラスが導体中のガラスだ
けではなく、誘電体やガラス基板からもガラスが
供給されながら焼結が進行していく。このため、
導体中のガラスの割合が非常に高くなり、導体の
表面にガラスが浮くようになるため導体のはんだ
ぬれ性が低下する。このようなメカニズムを考慮
して、導体中のガラスの軟化温度以上で導体形成
層である誘電体やガラス基板中のガラスの軟化温
度以下で焼成する方法を用いることにより、導体
表面へのガラスの浮き上りをおさえ、はんだぬれ
性が良好で、接着強度の強い導体を得ることがで
きる。 従来、導体の焼結は、それ自身の焼結強度、基
板との接着強度およびはんだぬれ性等を考慮して
800℃以上で焼成するのが普通で、誘電体の軟化
温度以下(通常800℃以下)で焼成することはほ
とんどなかつた。しかし、800℃以下の低温焼成
でも、導体の十分な焼結強度とはんだぬれ性が確
保できることがわかつた。また、誘電体との接続
強度も、双方のガラスの反応性が良いため、低温
焼成で十分であることがわかつた。また、ホーロ
ー基板やガラス基板に対しても同様の効果が得ら
れた。このようにして本発明は、誘電体やガラス
の軟化温度に着目して誘電体やガラス基板上の導
体の焼成条件を見出したものである。 以下本発明を実施例により説明する。 第1図は、本発明の方法により形成した多層厚
膜混成集積回路の一断面図であり、アルミナ基板
1の上に導体2と抵抗体4を誘電体3でサンドイ
ツチにした多層構造を示し、誘電体上に形成した
最上層の導体2にチツプコンデンサ6ダイオード
7等をはんだ5ではんだ接続したことを示してい
る。 第2図は、アルミナ基板1上に誘電体3を形成
した一断面図で、第3図はさらに誘電体3上に導
体2を形成した一断面図を示している。第2図、
第3図は、本発明による製造方法の基本的なプロ
セスと各種特性を評価するために形成した代表的
なパターンの断面図である。また、第4図はガラ
ス基板8上に導体2を形成した一断面図を示して
いる。第5図は、本発明の比較として通常の厚膜
回路導体を評価するために形成したもので、アル
ミナ基板1上に導体2のみを形成した一断面図を
示している。また、本発明の実施例で使用した材
料は、導体ペーストとして銀粉末とパラジウム粉
末の割合を80:20で混合した導電粉末80wt%と、
SiO2、B2O3、PbO、ZnO、Bi2O3およびAl2O3
の酸化物成分からなるガラスフリツト20wt%と
の混合物をビクトルに混ぜたペーストである。ま
た誘電体ペーストとしては、SiO2、B2O3
Al2O3、PbO、ZnO、CaO、MgO、ZrO2、TiO2
Na2OおよびK2Oからなる結晶化ガラス粉末をビ
ヒクルに混ぜたペーストである。これらのペース
トにおいて、ガラス成分の軟化温度は導体ペース
トが約500〜600℃、誘電体ペーストが760〜800℃
である。また、誘電体ペーストの結晶化温度は
800℃〜900℃である。また、ビヒクルは通常のβ
−テルピネオール75wt%、ヘキシレングリコー
ル15wt%、エチルセルロース10wt%とからなる
ものである。 なお、比較例に用いた導体ペーストは実施例と
同一である。 次に、上記した材料で形成した第2,3図の評
価パターンの断面構造を用いて本発明の方法と、
それにより得られた特性について説明する。 表の試料番号1、2は本発明の製造方法を明ら
かにするための実施例であり、表の試料番号3、
4、5、6比較例である。以下これらを具体的に
説明する。 本発明の製造方法は、第2図に示すアルミナ基
板1上に通常のスクリーン印刷技術を用いて誘電
体ペーストを印刷し、乾燥後約850℃で焼成し誘
電体3を形成し、しかる後第3図に示すように、
誘電体3上に同様の印刷技術により導体ペースト
を印刷し、乾燥後誘電体の軟化温度近傍かそれ以
下で焼成し、導体2を形成するものである。表の
試料番号1、2は、誘電体の軟化温度以下で各
730℃、760℃で導体を焼成した本
【表】 発明の実施例である。 この誘電体上に形成した導体の特性を評価する
ための試験条件および評価方法は、つぎのとうり
である。 すなわち、はんだぬれ性評価方法は、Sn−Pb
系はんだ箔(2mm径×0.2mm厚)のぬれ広がり径
で評価した。用いたSn−Pbはんだは、37Pb−
63Sn(共晶)、90Pb−10Sn(90/10)、95Pb−5Sn
(95/5)の3組成で、はんだ付け条件は各々230
℃、320℃、325℃で10秒間である。 接着強度(ピーリング強度)測定用パターン
は、導体2のパターンとして、幅3mm、長さ10
mm、厚さ約10μmとした。測定方法は、90Pb−
10Sn(90/10)のはんだを用いて320℃、10secの
条件で1mm径の銅のリード線をはんだ付けしさら
に150℃で200時間放置した後、リード線を90度方
向に引張る90度ピーリング法によりおこなつた。 抵抗測定はパターンとして幅2mm、長さ10cm、
厚さ10μmの導体を形成し、測定方法として通常
の四端子法によりおこなつた。表示は、比抵抗
(μΩ・cm)でおこなつた。 耐はんだくわれ性は、接着強度測定と同一パタ
ーンを用い、320℃の溶融はんだ(90Pb−10Sn)
浴に浸漬しておこなつた。 これらの評価方法は、比較例においても全く同
様である。このようにして作成評価した具体例
を、表に示す。以下、得られた特性について説明
する。 試料番号1は、730℃で誘電体上の導体を焼成
した本発明の実施例である。このぬれ性は、各は
んだ組成においてぬれ径が2mm以上と非常に良く
ぬれている。これは誘電体の軟化温度以上の温度
で導体を焼成した試料番号4はもとより、3に比
較しても非常良く、かつ従来のアルミナ基板上に
導体を焼成した試料番号5、6と同等であつた。
この結果は試料番号2(760℃焼成)においても同
様であるが、試料番号2は1に比較して多少ぬれ
性が悪くなつた。ぬれ性以外の特性は、いずれも
従来(試料番号5、6)のアルミナ基板上に導体
を形成したものとほとんど同じであつた。これは
本発明による誘電体上の導体がアルミナ基板上に
形成したのと同様に取扱えることができ、高集積
で高信頼度な回路形成が可能となつた。 一方、本発明による実施例と同等の特性を示す
焼成条件範囲(焼成温度範囲)は、以下に説明す
るごとくである。誘電体上の導体の焼成可能な最
高温度は、誘電体のガラス軟化温度760℃より約
5〜6℃高い温度である。これ以上焼成温度が上
昇すると、急激にはんだぬれ性が低下する。これ
に対し、焼成温度の下限は導体ペースト中のガラ
スの軟化温度である約600℃であるが680℃以下に
なると導体表面に未還元酸化Pdの量が多くなる
ため、はんだぬれ性が低下し、導体のはんだ接着
強度(ピーリング強度)も低下するため、実用的
な下限温度は680℃である。 表中の試料番号3は、誘電体の軟化温度以上で
ある800℃で焼成した誘電体上の導体の例で、本
発明の比較例である。この試料について、表の試
料番号1、2の実施例と同様にして評価したとこ
ろ、はんだぬれ性は用いたはんだ箔の初期の径よ
り著しく小さくなり悪いことがわかつた。また、
接着強度の測定は、ぬれ性が著しく変化するため
測定不可能であつた。 表中の試料番号4は、従来広く採用されている
焼成温度850℃で焼成した誘電体上の導体の例で、
本発明の比較例である。この場合は、まつたくは
んだがぬれないことがわかり、誘電体上の導体の
ぬれ性に対して焼成温度が著しく寄与しているこ
とがわかつた。 表中の試料番号5は、現在広くおこなわれてい
るアルミナ基板上の導体の例で、本発明と比較す
るため730℃で焼成した例である。この試料につ
いても同様な特性評価をしたところ、試料番号1
とほとんど同じ特性を示した。この特性は、現在
の最もすぐれた厚膜導体とほとんど同じである。 表中の試料番号6はアルミナ基板上で、焼成温
度850℃で形成した導体の例で、本発明の比較例
である。アルミナ基板上の導体は、この850℃で
焼成する例が非常に多い。この場合も、導体の特
性は試料番号1、2、5とほぼ同じであつた。 一方、第4図に示すガラス基板上に形成した導
体についても、アルミナ基板上の誘電体上に形成
した導体とほぼ同じ焼成条件でぬれ性と接着強度
の良好な導体を形成できることがわかつた。本実
施例でのガラス基板は構成成分として80wt%、
SiO2、9.7wt%B2O3、10wt%Na2Oおよび0.3wt
%Al2O3からなるホウケイ酸ガラスである。この
軟化温度は約750〜800℃である。 以上アルミナ基板上形成した誘電体上の導体お
よびガラス基板上に形成した導体についての実施
例とこれに対する各種比較例について示したが、
アルミナ基板やガラス基板以外の基板、たとえば
ホーロ基板においてもガラスの軟化温度を考慮し
た厚膜回路形成方法は同様にしておこなえ、かつ
同様な効果が達成できることは明らかである。 また、使用材料が異つても材料の軟化温度を知
ることにより、同様な方法で同様な効果のある厚
膜回路を形成できることは明らかである。 上記したように本発明によれば、誘電体やガラ
ス基板のガラス軟化温度に着目して焼成条件のみ
を制御することにより、誘電体上およびガラス基
板上のはんだぬれ性とはんだ接着強度のすぐれた
導体を容易に形成できる。このように本発明は、
従来の材料や装置を変えることなく高密度な多層
化混成集積回路を実現できるので適用範囲が広
く、コストパフオーマンスにすぐれている。
【図面の簡単な説明】
第1図は本発明による多層化した厚膜混成集積
回路の断面図、第2図と第3図は本発明による誘
電体上の導体形成プロセスを説明するための基本
厚膜構成断面図、第4図は本発明によりガラス基
板上に形成した導体の基本構成断面図、第5図は
本発明の比較として、一層でアルミナ基板上に形
成された導体の断面図である。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に導体及び導体形成層を有する混成集
    積回路を形成する方法において、前記導体中のガ
    ラスの軟化温度以上で前記導体形成層中のガラス
    の軟化温度以下の温度により該導体形成層上に該
    導体を焼成することを特徴とする混成集積回路の
    形成方法。
JP57111712A 1982-06-30 1982-06-30 混成集積回路の製造方法 Granted JPS594095A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57111712A JPS594095A (ja) 1982-06-30 1982-06-30 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57111712A JPS594095A (ja) 1982-06-30 1982-06-30 混成集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS594095A JPS594095A (ja) 1984-01-10
JPH0216593B2 true JPH0216593B2 (ja) 1990-04-17

Family

ID=14568244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57111712A Granted JPS594095A (ja) 1982-06-30 1982-06-30 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS594095A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4508785B2 (ja) * 2004-08-31 2010-07-21 キヤノン株式会社 積層体の形成方法及びこれを用いた電子源、画像表示装置の製造方法

Also Published As

Publication number Publication date
JPS594095A (ja) 1984-01-10

Similar Documents

Publication Publication Date Title
US5781402A (en) Conducting thick film composition, thick film electrode, ceramic electronic component and laminated ceramic capacitor
US4650923A (en) Ceramic article having a high moisture proof
US4830878A (en) Method of manufacturing a substrate coated with multiple thick films
US6436316B2 (en) Conductive paste and printed wiring board using the same
US6338893B1 (en) Conductive paste and ceramic printed circuit substrate using the same
US6468447B2 (en) Electroconductive composition and printed circuit board using the same
US7285232B2 (en) Conductive paste and ceramic electronic component
JP3297531B2 (ja) 導電性ペースト
JPH08315634A (ja) 導電ペースト及びそれを用いたセラミック電子部品
JPH087645A (ja) 導電性ペーストおよび積層セラミックコンデンサ
JPH02109314A (ja) セラミックコンデンサ端子電極用導電性組成物
JPH08330173A (ja) 積層セラミックコンデンサならびにその製造方法
JPH0216593B2 (ja)
JP2968316B2 (ja) 積層型セラミックコンデンサ
JPH04329691A (ja) 導体ぺーストおよび配線基板
JP3666308B2 (ja) 導電性ペーストおよびセラミック電子部品
US20060009036A1 (en) High thermal cycle conductor system
JPH06342965A (ja) セラミックス回路基板及びその製造方法
JPH0737420A (ja) 導体ペースト組成物及びそれを用いた回路基板
JPH0239411A (ja) セラミックコンデンサ端子電極用導電性組成物
JPH03246990A (ja) 厚膜導体の形成方法
JPH04328207A (ja) 導体組成物および配線基板
JPH06342734A (ja) セラミック電子部品
JPS6231903A (ja) 絶縁層用材料
JPH0548225A (ja) 導体ペースト