JPH02165066A - Liquid crystal display panel inspection apparatus and method - Google Patents

Liquid crystal display panel inspection apparatus and method

Info

Publication number
JPH02165066A
JPH02165066A JP63321018A JP32101888A JPH02165066A JP H02165066 A JPH02165066 A JP H02165066A JP 63321018 A JP63321018 A JP 63321018A JP 32101888 A JP32101888 A JP 32101888A JP H02165066 A JPH02165066 A JP H02165066A
Authority
JP
Japan
Prior art keywords
signal line
gate
liquid crystal
crystal display
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63321018A
Other languages
Japanese (ja)
Inventor
Hiroshi Takahara
博司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63321018A priority Critical patent/JPH02165066A/en
Publication of JPH02165066A publication Critical patent/JPH02165066A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

PURPOSE:To enable quick and accurate testing with a reduction in the number of probes used by a method wherein a signal is applied to a gate signal line through a gate IC control means, a plurality of source signal lines are used in common and a signal is applied through a probe to separate the signal lines by a working means. CONSTITUTION:The giving and taking of signals between a liquid crystal display panel 17 gate signal line 4 is performed without the use of a probe by a control means I and a gate IC control means 2. On the other hand, signals are applied to source signal lines 5 and 6 each with more than nine pieces thereof bundled through a probe of connection means 8 and 9 positioned respectively by positioning means 11 and 12. The source signal line wherein an abnormality is detected is separated with the irradiation of a laser by a working means means 13 provided with a positioning means 14 thereby enabling identifying of the source signal line involved in the abnormality.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は主としてアクティブマトリックス型液晶表示パ
ネルまたはアレイの検査をこおなう液晶表示パネル検査
装置および検査方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates primarily to a liquid crystal display panel testing apparatus and method for testing active matrix liquid crystal display panels or arrays.

従来の技術 近年、液晶表示装置の給糸数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示パネルでは表示コントラストや応答速度が低下する
ため各給糸にスイッチング素子を配置したアクティブマ
トリックス型液晶表示パネルが利用されつつある。前記
液晶表示パネルには数万個以上のスイッチング素子とし
ての薄膜トランジスタ(以後、TPTと呼ぶ。)を形成
する必要がある。現在の技術では前記TPTをすべて無
欠陥で形成することは困難である。そこで、液晶表示パ
ネル形成後検査をおこない良否の判定をおこなう必要が
ある。したがって高速に検査が可能な検査装置および検
査方法が待ち望まれている。
Conventional technology In recent years, as the number of yarns fed into liquid crystal display devices has increased, the number of scanning lines has increased, and the display contrast and response speed of conventional simple matrix liquid crystal display panels have decreased, so a switching element is required for each yarn feed. Active matrix type liquid crystal display panels with a layout of It is necessary to form tens of thousands or more thin film transistors (hereinafter referred to as TPT) as switching elements in the liquid crystal display panel. With current technology, it is difficult to form all the TPTs without defects. Therefore, it is necessary to perform an inspection after forming the liquid crystal display panel to determine whether it is good or bad. Therefore, there is a need for an inspection apparatus and method that can perform inspections at high speed.

以下、図面を参照しながら従来の液晶表示パネルの検査
装置について説明する。第5図は従来の液晶表示パネル
の検査装置(以後、検査装置と呼ぶ。)のブロック図で
ある。第5図において、17は液晶表示パネル、7は液
晶表示パネルを積載する台(以後、積載台と呼ぶ。) 
、21.20は液晶表示パネルのゲート信号線またはソ
ース信号線と接続をとるためのプローブ、19.20は
前記プローブを任意の信号線と電気的接続をとるために
位置決めをおこなう位置決め手段、23はプローブ21
と22間の抵抗値を測定するための抵抗値測定手段、1
8は位置決め手段19.20および抵抗値測定手段23
を制御するための制御手段である。
Hereinafter, a conventional liquid crystal display panel inspection apparatus will be described with reference to the drawings. FIG. 5 is a block diagram of a conventional liquid crystal display panel inspection device (hereinafter referred to as inspection device). In FIG. 5, 17 is a liquid crystal display panel, and 7 is a stand for loading the liquid crystal display panel (hereinafter referred to as a loading stand).
, 21.20 is a probe for connecting with the gate signal line or source signal line of the liquid crystal display panel; 19.20 is a positioning means for positioning the probe to establish electrical connection with any signal line; 23 is probe 21
and 22, a resistance value measuring means for measuring the resistance value between 1 and 22;
8 is a positioning means 19.20 and a resistance value measuring means 23
It is a control means for controlling.

以後、従来の検査装置の動作について説明する。Hereinafter, the operation of the conventional inspection device will be explained.

位置決め手段19.20は制御手段工8からの位置決め
開始信号に基づき移動をおこない、プローブ21および
22を所定のゲートまたはソース信号線に圧接・位置決
めをおこなう。位置決めが完了すると位置決め手段は位
置決め完了信号を制御手段18に転送する。次に制御手
段は抵抗計からなる抵抗値測定手段23に対し測定開始
信号を送る。前記信号に基づき、抵抗値測定手段23は
プローブ21と22間の抵抗値を測定し、前記抵抗値を
制御手段18に転送する。制御手段18は前記抵抗値の
大きさによりプローブ21.22が圧接している信号線
に欠陥が発生しているかどうかを比較・判断をおこなう
。以上の動作を位置決め手段19.20を用いて、すべ
ての信号線にプローブ21.20を圧接していくことに
より欠陥検出をおこなう。
The positioning means 19 and 20 move based on a positioning start signal from the control means 8, and press and position the probes 21 and 22 to a predetermined gate or source signal line. When the positioning is completed, the positioning means transfers a positioning completion signal to the control means 18. Next, the control means sends a measurement start signal to the resistance value measuring means 23 consisting of a resistance meter. Based on the signal, the resistance value measuring means 23 measures the resistance value between the probes 21 and 22, and transfers the resistance value to the control means 18. The control means 18 compares and determines whether a defect has occurred in the signal line to which the probes 21 and 22 are pressed, based on the magnitude of the resistance value. Defect detection is performed by carrying out the above operation by pressing the probes 21, 20 onto all the signal lines using the positioning means 19, 20.

以下、従来の検査装置を用いての液晶表示パネルの検査
方法(以後、検査方法と呼ぶ。)について説明する。第
6図は従来の検査方法の説明図である。第6図において
、G、〜G、はゲート信号線、S、〜S1゜はソース信
号線、TM、〜TM、。
Hereinafter, a method for inspecting a liquid crystal display panel using a conventional inspection device (hereinafter referred to as an inspection method) will be described. FIG. 6 is an explanatory diagram of a conventional inspection method. In FIG. 6, G, .about.G are gate signal lines, S, .about.S1° are source signal lines, TM, .about.TM,.

はTFT、P、、−P、9は絵系電極、24はゲート信
号線G3とソース信号線S3の交点部に発生した短絡欠
陥(以後、クロスショートと呼ぶ。)である。なお、第
6図の液晶表示パネルはl給糸に1つのTPTを形成し
たものを示している。まず、プローブ21をソース信号
線S、に圧接し、またプローブ22をゲート信号線G、
に圧接する。次に抵抗値測定手段23を用いて、ゲート
信号線G、とソース信号線S、の交点部の抵抗値を測定
する。、正常な場合、抵抗値は無限大に、クロスショー
トが発生している場合、はぼ信号線の配線抵抗分が測定
される。以上の動作をプローブ22を移動させ順次すべ
てのゲート信号線に対しておこなう。また同様にプロー
ブ21をソース信号線S2に圧接し、プローブ22を順
次移動させてソース信号線S2とゲート信号線間の交点
部の抵抗値を測定していく。
are TFTs, P, , -P, 9 are pictorial electrodes, and 24 is a short circuit defect (hereinafter referred to as a cross short) occurring at the intersection of the gate signal line G3 and the source signal line S3. Note that the liquid crystal display panel shown in FIG. 6 shows one in which one TPT is formed for each yarn feed. First, the probe 21 is pressed into contact with the source signal line S, and the probe 22 is connected with the gate signal line G,
press against. Next, the resistance value at the intersection of the gate signal line G and the source signal line S is measured using the resistance value measuring means 23. In the normal case, the resistance value is infinite, and in the case of a cross short, the wiring resistance of the signal line is measured. The above operation is performed sequentially for all gate signal lines by moving the probe 22. Similarly, the probe 21 is pressed against the source signal line S2, and the probe 22 is sequentially moved to measure the resistance value at the intersection between the source signal line S2 and the gate signal line.

以上の方法によりプローブ21.22を用いて、すべて
の液晶表示パネルのゲート信号線とソース信号線間の交
点の抵抗値を測定することにより検査をおこなう。第6
図の液晶表示パネルではプローブ21をソース信号線S
4に圧接し、プローブ22をゲ−ト信号線G3に圧接し
て、その抵抗値を測定した場合、通常よりも低い抵抗値
が測定されるため、クロスショート24を検出すること
ができる。
Inspection is performed by measuring the resistance values at the intersections between the gate signal lines and source signal lines of all liquid crystal display panels using the probes 21 and 22 in accordance with the above method. 6th
In the liquid crystal display panel shown in the figure, the probe 21 is connected to the source signal line S.
When the probe 22 is pressed into contact with the gate signal line G3 and its resistance value is measured, a resistance value lower than usual is measured, so that the cross short 24 can be detected.

発明が解決しようとする課題 従来の検査装置および検査方法では、プローブを液晶表
示パネルの各信号線に圧接していくため、位置決め時間
に非常に長時間を要する。たとえばゲート信号線が20
0本、ソース信号線が200本とし、−点あたりの位置
決め時間が1秒とすると4万秒となり、1パネルあたり
10時間以上の長時間を要し、とても製造工程としては
用いることができない。
Problems to be Solved by the Invention In the conventional inspection apparatus and inspection method, since the probe is pressed into contact with each signal line of the liquid crystal display panel, it takes a very long time for positioning. For example, the gate signal line is 20
If the number of source signal lines is 0, the number of source signal lines is 200, and the positioning time per - point is 1 second, it will take 40,000 seconds, which is a long time of more than 10 hours per panel, and it cannot be used as a manufacturing process.

また、プローブを信号線に圧接していくため、プローブ
の接触不良およびプローブによる液晶表示パネルの破損
が生じやすいという課題があった。
Further, since the probe is pressed into contact with the signal line, there is a problem that poor contact of the probe and damage to the liquid crystal display panel due to the probe tend to occur.

その上、ゲート信号線およびソース信号線を周辺部に形
成されたショートリングから個々に分離して液晶表示パ
ネルの検査をおこなうため、液晶表示パネルが静電気に
対して弱くなる。したがって検査工程時に液晶表示パネ
ルの各信号線に静電気が飛びこみ、TPTなどを静電破
壊するという課題があった。
Furthermore, since the liquid crystal display panel is inspected by separating the gate signal line and the source signal line from short rings formed in the peripheral portion, the liquid crystal display panel becomes susceptible to static electricity. Therefore, there is a problem that static electricity flows into each signal line of the liquid crystal display panel during the inspection process, causing electrostatic damage to the TPT and the like.

課題を解決するための手段 本発明の検査装置は、液晶表示パネルのソース信号線と
電気的に接続を取るための第1および第2の接続手段と
、前記接続手段を取り付けられた位置決め手段と、前記
第1の接続手段に接続されかつ任意のソース信号線に電
圧または電流を印加できるように構成された信号印加手
続と、前記第2の接続手段に接続されかつ任意のソース
信号線上の電圧または電流を検出測定できる信号検出手
段と、複数本短絡したソース信号線を個々にレーザ光な
どを用いて短絡部を焼失させることにより分離できる印
加手段と、゛ゲート信号線に前記ゲート信号線に接続さ
れたTPTを動作状態にする信号(以後、オン電圧と呼
ぶ。)またはTPTを動作しない状態にする信号(以後
、オフ電圧と呼ぶ、)を印加・制御するゲート信号線制
御手段を具備するものである。
Means for Solving the Problems The inspection device of the present invention comprises first and second connecting means for electrically connecting with a source signal line of a liquid crystal display panel, and a positioning means to which the connecting means is attached. , a signal application procedure connected to the first connection means and configured to apply a voltage or current to any source signal line; and a voltage on any source signal line connected to the second connection means. Alternatively, a signal detection means capable of detecting and measuring current, an application means capable of separating a plurality of short-circuited source signal lines by individually burning out the short-circuited portions using a laser beam, etc.; A gate signal line control means is provided for applying and controlling a signal that puts the connected TPT in an operating state (hereinafter referred to as an on-voltage) or a signal that makes the TPT in an inoperative state (hereinafter referred to as an off-voltage). It is something.

また、本発明の検査方法は液晶表示パネルのゲート信号
線にオン電圧またはオフ電圧を印加し、かつソース信号
線に複数本共通にした状態で、前記ソース信号線に重畳
される信号線を検出・測定する。信号が検出された場合
、前記ソース信号線を個々に分離していき、欠陥位置を
検出していくものである。
In addition, the inspection method of the present invention applies an on voltage or an off voltage to the gate signal line of the liquid crystal display panel, and detects a signal line superimposed on the source signal line with a plurality of source signal lines in common. ·Measure. When a signal is detected, the source signal lines are separated individually and the defect position is detected.

作用 本発明の検査装置および検査方法では、液晶表示パネル
のゲート信号線にゲート駆動用IC(以後、ゲートIC
と呼ぶ。)を接続し、前記ゲートICを動作させ、ゲー
ト信号線にオン電圧またはオフ電圧を印加する。したが
ってゲート信号線にはプローブなどの接続手段を用いて
電気的接続を取る必要がない。また、ソース信号線は1
0本以上周辺部で短絡・共通にし、前記共通部などにプ
ローブなどを圧接し、液晶表示パネルの欠陥箇所を通じ
て流れる電圧または電流(以後、欠陥信号と呼ぶ。)を
検出する。欠陥信号が検出された場合は、レーザ光など
を用い、各ソース信号線を分離し、どの信号線に欠陥信
号が発生しているのかを検出する。
Operation In the inspection apparatus and inspection method of the present invention, a gate driving IC (hereinafter referred to as a gate IC) is connected to the gate signal line of the liquid crystal display panel.
It is called. ) is connected, the gate IC is operated, and an on voltage or an off voltage is applied to the gate signal line. Therefore, there is no need to make an electrical connection to the gate signal line using a connecting means such as a probe. Also, the source signal line is 1
Zero or more wires are short-circuited and made common at the peripheral portion, and a probe or the like is pressed into contact with the common portion to detect the voltage or current (hereinafter referred to as a defect signal) flowing through the defective portion of the liquid crystal display panel. If a defective signal is detected, each source signal line is separated using a laser beam or the like, and it is detected in which signal line the defective signal is generated.

実施例 以下、本発明の検査装置の一実施例について図面を参照
しながら説明する。第1区は本発明の検査装置のブロッ
ク図である。第1図において、17は液晶表示パネルま
たは対向電極などが形成されていないアレイ(以後、パ
ネルと呼ぶ。)、7はパネルを積載する台、4はパネル
上に形成されたゲート信号線、2はゲートICを制御す
るためのゲー)IC制御手段(以後、ゲート制御「手段
と呼ぶ。)、5.6は複数本がパネルの周辺部で短絡共
通にされたソース信号線、8,9はパネルのソース信号
線と電気的に接続をとるためのプローブなどの接続手段
(以後、プローブと呼ぶ。)、10はプローブ8に接続
され、直流電圧などを発生できる信号印加手段、11.
12にはプローブ8,9を任意のソース信号線に位置決
めおよび圧接するための位置決め手段、13はレーザ光
などの光学的手段を用いて、金属薄膜などを溶解・蒸発
させることができる加工手段、14は前記加工手段13
が発生させるレーザ光などを所定の加工箇所に照射され
るように位置決めをおこなう位置決め手段、15はプロ
ーブ9に接続され、プローブ9に印加される電圧または
電流を検出・測定するための信号検出手段、16はレー
ザ光などの光線、■は各位置決め手段などの制御をおこ
なう制御手段である。なお、各位置決め手段は積載台が
XYステージなどで構成され、位置決め機能がそなわっ
ている場合、必要がないことは明らかである。
Embodiment Hereinafter, an embodiment of the inspection apparatus of the present invention will be described with reference to the drawings. The first section is a block diagram of the inspection device of the present invention. In FIG. 1, 17 is an array in which a liquid crystal display panel or a counter electrode is not formed (hereinafter referred to as a panel), 7 is a stand for mounting panels, 4 is a gate signal line formed on the panel, 2 5.6 is a source signal line in which a plurality of lines are short-circuited in common at the periphery of the panel; 8 and 9 are Connection means such as a probe (hereinafter referred to as a probe) for electrically connecting with the source signal line of the panel; 10, a signal application means connected to the probe 8 and capable of generating a DC voltage; 11.
12 is a positioning means for positioning and press-contacting the probes 8 and 9 to arbitrary source signal lines; 13 is a processing means capable of melting and vaporizing a metal thin film using an optical means such as a laser beam; 14 is the processing means 13
15 is a signal detection means connected to the probe 9 to detect and measure the voltage or current applied to the probe 9; , 16 is a light beam such as a laser beam, and 2 is a control means for controlling each positioning means. It is clear that each positioning means is not necessary if the loading platform is constituted by an XY stage or the like and has a positioning function.

以下、本発明の検査装置の動作について説明する。パネ
ルは積載台に積載され、エアーチャック方法あるいはパ
ネルの周辺部を固定することにより固定される。制御手
段1はゲート制御手段2に対して制御信号を転送する。
The operation of the inspection apparatus of the present invention will be explained below. The panels are loaded on a loading platform and fixed by an air chuck method or by fixing the periphery of the panels. The control means 1 transfers a control signal to the gate control means 2.

ゲート制御手段2はパネルのゲート信号線に所定のオン
電圧またはオフ電圧が印加されるようにゲート駆動IC
の制御をおこなう。位置決め手段11.12は制御手段
1からの座標値データなどの位置決め信号に基づき、移
動をおこない、各所定位置にプローブを圧接・位置決め
をおこなう。加工手段は制御手段1からのレーザ照射信
号にもとづき、内部に具備するQスイッチあるいは励起
ランプを制御し、レーザ光照射のオン・オフをおこなう
。位置決め手段14は、制御手段1からの位置決め信号
にもとづき、内部に具備するガルバノメータまたはりニ
アモータを動作させて、所定箇所に光線16が照射され
るように制御をおこなう。信号検出手段は制御手段1か
らの測定開始信号にもとづき、各ソース信号線に印加さ
れる欠陥信号を検出・測定する。また信号印加手段は主
として直流電圧を発生させ、所定のソース信号線に前記
電圧を印加する。本発明の検査装置の基本的な動作とし
ては、ゲート制御手段2を制御して、ゲート信号線4に
所定のオン・オフ電圧を印加する。次にプローブ9と必
要に応じてプローブ8を各複数本共通にされたソース信
号線に圧接し電気的接続をとる。次に信号検出手段15
により欠陥信号を検出・測定し、欠陥信号が検出された
場合、加工手段13を用いて、ソース信号線を個々に分
離していき、前記ソース信号線にプローブ9を圧接する
。そして信号検出手段15で欠陥信号を検出・測定し、
欠陥信号が検出されると、ゲート制御手段2を制御し、
オン・オフ電圧の印加位置を可変させて、欠陥モード・
欠陥位置を検出する。
The gate control means 2 controls the gate drive IC so that a predetermined on-voltage or off-voltage is applied to the gate signal line of the panel.
control. The positioning means 11 and 12 move based on positioning signals such as coordinate value data from the control means 1, and press and position the probes at respective predetermined positions. The processing means controls an internal Q switch or an excitation lamp based on the laser irradiation signal from the control means 1 to turn on and off the laser light irradiation. Based on the positioning signal from the control means 1, the positioning means 14 operates an internally provided galvanometer or a linear motor to perform control so that the light beam 16 is irradiated to a predetermined location. The signal detection means detects and measures the defect signal applied to each source signal line based on the measurement start signal from the control means 1. Further, the signal applying means mainly generates a DC voltage and applies the voltage to a predetermined source signal line. The basic operation of the inspection apparatus of the present invention is to control the gate control means 2 and apply a predetermined on/off voltage to the gate signal line 4. Next, the probe 9 and, if necessary, the probe 8 are pressed into contact with each of the plurality of common source signal lines to establish an electrical connection. Next, the signal detection means 15
When a defect signal is detected, the source signal lines are individually separated using the processing means 13, and the probe 9 is pressed into contact with the source signal lines. Then, the signal detection means 15 detects and measures the defect signal,
When a defect signal is detected, controlling the gate control means 2;
By varying the application position of on/off voltage, defect mode/
Detect defect location.

以後、図面を参照しながら、本発明の検査方法について
説明する。第2図、第3図および第4図は本発明の検査
方法の説明図である。第2図〜第4図において、G、−
G、はゲート信号線、S1〜S、。はソース信号線、T
S、、−TS、、、TM、。
Hereinafter, the inspection method of the present invention will be explained with reference to the drawings. FIG. 2, FIG. 3, and FIG. 4 are explanatory diagrams of the inspection method of the present invention. In Figures 2 to 4, G, -
G is a gate signal line, S1 to S. is the source signal line, T
S,,-TS,,,TM,.

〜T M 4qはTFT、P、、〜P49は給糸電橋、
24はクロスショート、25はTFTのTS4zのゲー
ト・ドレイン間に発生した短絡欠陥(以後、G−Dショ
ートと呼ぶ。)、26はTFTのT M 3 gのソー
ス・ドレイン間に発生した短絡欠陥(以後、S−Dショ
ートと呼ぶ。)である。第2図〜第4図であきらかなよ
うに、パネルは1絵系に2つのTPTを形成し、一方が
不良の場合、他方のTPTで正常表示がおこなえるよう
に冗長構成をとっている。
~TM4q is TFT, P, ~P49 is yarn feeding bridge,
24 is a cross short, 25 is a short circuit defect that occurred between the gate and drain of TFT TS4z (hereinafter referred to as GD short), and 26 is a short circuit defect that occurred between the source and drain of TFT TM3g. (hereinafter referred to as S-D short). As is clear from FIGS. 2 to 4, the panel has two TPTs for one picture system, and has a redundant configuration so that if one TPT is defective, normal display can be performed using the other TPT.

前述の冗長構成のパネルは欠陥位置を検出することが特
に重要である。なお、ソース信号線は1本おきに複数本
共通に短絡されて形成されており、図面では共通本数は
非常に少なく描かれているが、通常10数本以上の信号
線が共通にされる。またゲート信号線およびソース信号
線の本数は図面を簡略するため非常に少なく描かれてい
る。
It is particularly important to detect defective locations in the redundant panels described above. Note that every other source signal line is formed by being short-circuited in common, and although the number of common lines is shown to be very small in the drawing, usually more than ten signal lines are commonly used. Further, the number of gate signal lines and source signal lines are drawn to be very small in order to simplify the drawing.

まず、第2図を用いてパネルのクロスショートの検出方
法および検査方法について説明する。まず、ゲート制御
手段2によりゲート駆動IC3を制御し、すべてのゲー
ト信号線にオフ電圧を印加する。なお、ここではオフ電
圧を負電圧、オン電圧を正電圧として説明する。すると
、すべてのTPTはオフ状態となる。次にプローブ9を
a端子に位置決めおよび圧接し、電気的接続をとる。こ
の時、信号検出手段を動作させ、欠陥信号が重畳されて
いないかを検出する。なお、前記欠陥信号としては、負
電圧または負極性の電流である。以上の動作をす、c、
d・・・・・・端子に対しておこなう。
First, a method for detecting and inspecting a cross short in a panel will be explained using FIG. First, the gate control means 2 controls the gate drive IC 3 and applies an off voltage to all gate signal lines. Note that, here, the off-voltage will be explained as a negative voltage, and the on-voltage will be explained as a positive voltage. Then, all TPTs are turned off. Next, the probe 9 is positioned and pressed against the a terminal to establish an electrical connection. At this time, the signal detection means is operated to detect whether a defective signal is superimposed. Note that the defect signal is a negative voltage or a negative current. Perform the above operations, c.
d... Do this for the terminal.

今、クロスショート24が発生しているため、プローブ
9をb端子に圧接した際、欠陥信号が検出される。した
がってゲート信号線とソース信号線SZ+S4からなる
ブロックとの交点にクロスショートが発生していること
を検出できる。次にプローブ9はb端子に位置決めした
ままで、加工手段13を用いて、ア点で切断しソース信
号線S2をb端子で切り離す。その後、信号検出手段で
、欠陥信号を測定する。欠陥信号が検出されればクロス
ショートは、ソース信号線S4に、検出されなくなれば
、前記切り離したソース信号線に欠陥が発生していたこ
とがわかる。以上の手続きにより、欠陥発生箇所を複数
本共通にされたソース信号線のうちから1本に限定する
ことができる。次にゲート制御手段2によりゲート駆動
IC3を制御し、ゲート信号線G、のみにオン電圧を印
加し、前記オン電圧印加位置をGt、Gs・・・・・・
とシフトさせる。
Since the cross short 24 has now occurred, a defect signal is detected when the probe 9 is pressed against the b terminal. Therefore, it is possible to detect that a cross short occurs at the intersection of the gate signal line and the block consisting of the source signal lines SZ+S4. Next, while the probe 9 remains positioned at the b terminal, the processing means 13 is used to cut at point A to separate the source signal line S2 at the b terminal. Thereafter, the defect signal is measured by the signal detection means. If a defect signal is detected, it is determined that a cross short has occurred in the source signal line S4, and if it is no longer detected, it is determined that a defect has occurred in the separated source signal line. Through the above procedure, it is possible to limit the location where the defect occurs to one of the plurality of common source signal lines. Next, the gate drive IC 3 is controlled by the gate control means 2, and an on-voltage is applied only to the gate signal line G, and the on-voltage application positions are changed to Gt, Gs, . . .
and shift.

各状態で、欠陥信号を信号検出手段15を用いて測定す
る。オン電圧印加位置をゲート信号線G3に印加したと
き、信号検出手段15はオン電圧が検出される。したが
って、前記オン電圧印加したゲート信号線とプローブを
位置決めしたソース信号線から、ゲート信号線G3とソ
ース信号線S4の交点にクロスジa −トが発生してい
ることを検出できる。以上の方法をパネルのすべてにお
こなうことによりクロスショート検査はおこなわれる。
In each state, a defect signal is measured using the signal detection means 15. When the ON voltage application position is applied to the gate signal line G3, the signal detection means 15 detects the ON voltage. Therefore, it can be detected from the gate signal line to which the on-voltage is applied and the source signal line to which the probe is positioned that a cross-over occurs at the intersection of the gate signal line G3 and the source signal line S4. Cross-short inspection is performed by performing the above method on all panels.

次に第3図を用いてパネルのG−Dショートの検出方法
および検査方法について説明する。まず、ゲート制御手
段2によりゲート駆動IC3を制御し、−給糸の2つの
TPTのうち一方をオン状態、他方をオフ状態となるよ
うにオン・オフ電圧を印加する。今、ここでは奇数番目
のゲート信号線にオフ電圧を、偶数番目のゲート信号線
にオン電圧を印加したとして説明する。次にプローブ9
をa。
Next, a method for detecting and inspecting a G-D short circuit in a panel will be explained using FIG. First, the gate control means 2 controls the gate drive IC 3, and applies an on/off voltage so that one of the two yarn feeding TPTs is turned on and the other is turned off. Now, explanation will be given assuming that an off voltage is applied to the odd-numbered gate signal lines and an on-voltage is applied to the even-numbered gate signal lines. Next probe 9
a.

b、c、d・・・・・・端子に順次位置決めをおこない
、各状態で信号検出手段15に欠陥信号が検出されない
かを測定する。今、G−Dショート25が発生し、また
TFTのTS43がオン状態になっているため、G、→
G−Dショート25→TS43→S3なる電流経路が生
じるため、プローブ9をa端子に圧接したとき欠陥信号
が検出される。したがって、a端子に接続されたソース
信号線上のTPTに欠陥が発生していることがわかる。
The terminals b, c, d, . Now, G-D short 25 has occurred and TFT TS43 is on, so G, →
Since a current path of GD short 25→TS43→S3 is generated, a defect signal is detected when the probe 9 is pressed against the a terminal. Therefore, it can be seen that a defect has occurred in the TPT on the source signal line connected to the a terminal.

次に加工手段、3を用いて、ア箇所より順にa端子から
ソース信号線を切断していく。今、ア箇所を切断しても
信号検出手段15に欠陥信号が検出される。イ箇所を切
断したとき欠陥信号が検出されなくなることにより、ソ
ース信号線S3に接続されたTPTに欠陥が発生してい
ることがわかる。次にプローブ9をソース信号線S3に
圧接する。また、ゲート駆動IC3を制御し、ゲート信
号線G、のみにオン電圧を印加し、前記オン電圧印加位
置を順次シフトさせながら、各状態で欠陥信号が検出さ
れるかを測定する。今、ゲート信号線G4にオン電圧を
印加したとき、前述の経路により、欠陥信号が検出され
ることにより欠陥発生箇所を検出できる。
Next, using the processing means 3, the source signal line is cut from the terminal A in order from the point A. Now, even if the part A is cut, a defect signal is detected by the signal detection means 15. It can be seen that a defect has occurred in the TPT connected to the source signal line S3 since no defect signal is detected when the portion A is cut. Next, the probe 9 is pressed against the source signal line S3. Further, the gate drive IC 3 is controlled to apply an ON voltage only to the gate signal line G, and while sequentially shifting the ON voltage application position, it is measured whether a defect signal is detected in each state. Now, when an on-voltage is applied to the gate signal line G4, a defect signal is detected through the above-mentioned path, so that the location where the defect occurs can be detected.

ただし、この場合、TPTのTM3.にG−D欠陥が発
生していても G4→G−D欠陥→TMff□→S。
However, in this case, TPT's TM3. Even if a GD defect occurs in G4→GD defect→TMff□→S.

なる経路が発生するため、どちらかを判定するためにプ
ローブ9をb端子に圧接した上で、工箇所を加工手段1
3で切断する。次にゲート信号線G。
Therefore, in order to judge which one is, the probe 9 is pressure-contacted to the b terminal, and the work area is moved to the machining means 1.
Cut at 3. Next is the gate signal line G.

にオン電圧を印加したとき、信号検出手段15に欠陥信
号が検出された場合、TFTのTS、、のG−Dショー
ト、検出されない場合、TFTのTM、□のG−Dショ
ートと限定・検出することができる。
When on voltage is applied to the signal detecting means 15, if a defective signal is detected, TS of TFT, GD short is detected, and if not detected, TM of TFT, GD short of □ is limited/detected. can do.

以上の方法にパネルのG−Dショートを検出・検査する
ことができる。
The G-D short circuit in the panel can be detected and inspected using the above method.

次に第4図を用いてパネルのS−Dショートの検出方法
および検査方法について説明する。まず、ゲート制御手
段2によりゲート駆動IC3を制御し、−給糸の2つの
TPTのうち一方をオン状態、他方をオフ状態となるよ
うに、それぞれのゲート信号線にオン・オフ電圧を印加
する。今、ここでは奇数番目のゲート信号線にオン電圧
を、偶数番目のゲート信号線にオフ電圧を印加したとし
て説明する。次にプローブ日をb端子に、プローブ9を
a端子に圧接する。また同様の方法により、プローブ8
をd端子に、プローブ8をC端子に圧接するというふう
に、測定ブロック内で1本とばしのソース信号線に信号
印加手段10からの信号が、前記ソース信号線に隣接し
たソース信号線が信号検出手段15に接続されるように
順次プローブ8゜9の移動をして検査を1テなう。通常
信号印加手段10から印加される信号としては正電圧の
直流電圧が印加される。プローブ8をb端子に、プロー
ブ9をa端子に圧接して、信号印加手段1oがら電圧を
印加したとき、TPTのTS3□がオン状態がっS−D
ショート26が発生しているため、S z −T S 
sz= P ’rz” S  Dシミ   )26→S
3なる電流経路が生じ、信号検出手段15に欠陥信号が
検出される。次にこの測定ブロック内のどのソース信号
線に欠陥が発生しているかを検出するために、加工手段
13を用いて、ア箇所にレーザ光を照射し、a端子から
切断する。今、ア箇所を切断しても信号検出手段15に
欠陥信号が検出されるため、イ箇所を切断する。すると
欠陥信号が検出されなくなる。次にプローブ9をソース
信号線S。
Next, a method for detecting and inspecting a panel SD short circuit will be explained using FIG. First, the gate drive IC 3 is controlled by the gate control means 2, and an on/off voltage is applied to each gate signal line so that one of the two yarn feeding TPTs is turned on and the other is turned off. . Now, explanation will be given assuming that an on voltage is applied to the odd-numbered gate signal lines and an off-voltage is applied to the even-numbered gate signal lines. Next, press the probe 9 to the b terminal and press the probe 9 to the a terminal. In addition, by the same method, the probe 8
is connected to the d terminal and the probe 8 is pressed to the C terminal, so that the signal from the signal applying means 10 is applied to one source signal line in the measurement block, and the signal is applied to the source signal line adjacent to the source signal line in the measurement block. One test is performed by sequentially moving the probe 8°9 so that it is connected to the detection means 15. The signal applied from the signal applying means 10 is normally a positive DC voltage. When the probe 8 is pressed into contact with the b terminal and the probe 9 is pressed into the a terminal, and a voltage is applied from the signal application means 1o, TS3□ of the TPT is in the on state.SD
Since a short circuit 26 has occurred, S z −T S
sz= P 'rz" S D stain) 26 → S
3 current paths are generated, and a defect signal is detected by the signal detection means 15. Next, in order to detect which source signal line in this measurement block has a defect, the processing means 13 is used to irradiate a laser beam to the part A and cut it from the terminal A. Now, even if the part A is cut, a defect signal is detected by the signal detection means 15, so the part B is cut. Then, the defect signal is no longer detected. Next, connect the probe 9 to the source signal line S.

のみに圧接する。また、ゲート駆動IC3を制御し、ゲ
ート信号線G、のみにオン電圧を印加し、前記オン電圧
印加位置を順次シフトさせながら、各状態で欠陥信号が
検出されるかを測定する。今、ゲート信号線G3にオン
電圧を印加したとき、前述の経路により欠陥信号が検出
されることにより欠陥発生箇所を検出できる。以上の方
法によりパネルのS−D:>ボートを検出・検査するこ
とができる。
Apply pressure to the chisel. Further, the gate drive IC 3 is controlled to apply an ON voltage only to the gate signal line G, and while sequentially shifting the ON voltage application position, it is measured whether a defect signal is detected in each state. Now, when an on-voltage is applied to the gate signal line G3, a defect signal is detected through the above-mentioned path, so that the location of the defect can be detected. By the above method, it is possible to detect and inspect the panel SD:> boat.

なお、本発明の検査装置および検査方法では対象を液晶
表示パネルとしたが、これに限定されるものではなく、
液晶注入前の液晶表示アレイと考えても同様の効果が得
られることは明らかである。
Although the inspection device and inspection method of the present invention target liquid crystal display panels, they are not limited to this.
It is clear that similar effects can be obtained even when considering the liquid crystal display array before liquid crystal injection.

発明の効果 本発明の検査装置および検査方法では、ゲート制御手段
を用いて、パネルのゲート信号線にオンまたはオフ電圧
を印加する。したがって、ゲート信号線にはプローブな
どを用いて電気的接続をとる必要がない。ゆえに、検査
装置ではプローブ使用本数の大幅な低減および接触不良
の課題を消去できるという効果があり、検査方法では非
常に高速に検査をおこなえるという大きな効果がある。
Effects of the Invention In the inspection apparatus and inspection method of the present invention, a gate control means is used to apply an on or off voltage to the gate signal line of the panel. Therefore, there is no need to use a probe or the like to make an electrical connection to the gate signal line. Therefore, the inspection device has the effect of greatly reducing the number of probes used and eliminating the problem of poor contact, and the inspection method has the great effect of being able to perform inspections at extremely high speed.

また、ソース信号線への電気的接続はソース信号線を複
数本共通にして、ブロック化した上でプローブを圧接す
るものであるから、検査装置および検査方法では前述と
同様の効果が得られる。また、ソース信号線側はブロッ
ク化にして非常に高速に検査をおこなうにもかかわらず
、加工手段を用いて、各ソース信号線を分離することが
でき、欠陥信号が流れる欠陥位置まで特定することがで
きる。
Further, since the electrical connection to the source signal line is made by using a plurality of source signal lines in common, forming blocks, and pressing the probes, the same effects as described above can be obtained in the inspection apparatus and the inspection method. In addition, even though the source signal lines are divided into blocks and inspected at very high speed, each source signal line can be separated using processing means, making it possible to identify the defective position where the defective signal flows. Can be done.

ソース信号線を共通短絡化しておくことは、静電気によ
るパネルの破壊を防止で大きな効果がある。
Commonly shorting the source signal lines has a great effect on preventing panel damage due to static electricity.

本発明の検査装置および検査方法では必要最少限の箇所
しか分離をおこなわないため、パネルの最終工程まで対
静電気特性を高めたままでパネルの製造をおこなうこと
ができ、その効果は大である。
Since the inspection apparatus and inspection method of the present invention performs separation only at the minimum necessary locations, panels can be manufactured with high anti-static properties up to the final process of the panel, which is highly effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の検査装置のブロック図、第2図〜第4
図は本発明の検査方法の説明図、第5図は従来の検査装
置のブロック図、第6図は従来の検査方法の説明図であ
る。 1.18・・・・・・制御手段、2・・・・・・ゲート
IC制御手段、3・・・・・・ゲートIC14・・・・
・・ゲート信号線、5゜6・・・・・・ソース信号線、
7・・・・・・積載台、8,9・・・・・・接続手段、
10・・・・・・信号印加手段、11.12.14.1
9゜20・・・・・・位置決め手段、13・・・・・・
加工手段、15・・・・・・信号検出手段、16・・・
・・・光線、17・・・・・・液晶表示パネル、21、
22・・・・・・プローブ、23・・・・・・抵抗値測
定手段、24・・・・・・クロスショート、25・・・
・・・G−Dショート、26・・・・・・S−Dショー
ト、GI)G、・・・・・・ゲート信号線、S I ”
”’ S I O”’ ”’ソース信号線、TS、、、
TM+ I−T S −9、T M s q・・・・・
・TFT、P、、−P、、・・・・・・絵系電極。 代理人の氏名 弁理士 粟野重孝 はか1名1−制御子
役 2− ケー)IO別カ乍乎役 3−−−ゲート駅前LC 4−=ゲート慴1号8に 5.6−−−ソース信号課 7−・−積載台 8、9− 按境チ役 10−信号印太U手役 If、 !2.74− 411次の手段13−7jtr
二子役 15−信号検出′4−役 16−光、家 I7・−寝之品表ホバ木し 富5図 I8−一一卸I御手f夫 19、 20 −−− イ、立4  ラ犬め 手 役2
/、 22−−−7・ローフ
FIG. 1 is a block diagram of the inspection device of the present invention, and FIGS.
5 is an explanatory diagram of the inspection method of the present invention, FIG. 5 is a block diagram of a conventional inspection apparatus, and FIG. 6 is an explanatory diagram of the conventional inspection method. 1.18...control means, 2...gate IC control means, 3...gate IC14...
...Gate signal line, 5゜6...Source signal line,
7... Loading platform, 8, 9... Connection means,
10... Signal application means, 11.12.14.1
9゜20...Positioning means, 13...
Processing means, 15... Signal detection means, 16...
...Light ray, 17...Liquid crystal display panel, 21,
22...Probe, 23...Resistance value measuring means, 24...Cross short, 25...
...G-D short, 26...S-D short, GI)G, ...gate signal line, S I"
"' S I O"'"'Source signal line, TS...
TM+ I-TS-9, TMsq...
・TFT, P,, -P,,...Picture type electrode. Agent's name Patent attorney Shigetaka Awano Haka 1 person 1 - Controller 2 - K) IO separate controller 3 --- Gate Station LC 4- = Gate No. 1 8 5.6 --- Source signal Section 7-・-Loading platform 8, 9- 扉剉地chi role 10-Signal stamp U hand role If, ! 2.74-411 Next means 13-7jtr
Two children's role 15 - Signal detection '4 - Role 16 - Hikari, house I7 - Sleeping item table Hoba Kishitomi 5 figure I8 - 11 wholesale I hand f husband 19, 20 --- I, standing 4 Ra dog me hand role 2
/, 22---7・loaf

Claims (7)

【特許請求の範囲】[Claims] (1)液晶表示パネルに形成されたソース信号線と電気
的に接続をとるための接続手段と、前記接続手段の位置
決めをおこなう位置決め手段と、接続手段に接続され所
定の信号を発生・印加する信号印加手段と、接続手段に
接続された信号検出手段と、複数本短絡した前記ソース
信号線を分離する加工手段と、前記加工手段の位置決め
をおこなう位置決め手段と、液晶表示パネルに形成され
たゲート信号線に所定電圧を印加するゲート信号線制御
手段とを具備することを特徴とする液晶表示パネル検査
装置。
(1) A connecting means for electrically connecting with a source signal line formed on a liquid crystal display panel, a positioning means for positioning the connecting means, and a connecting means connected to the connecting means to generate and apply a predetermined signal. A signal applying means, a signal detecting means connected to the connecting means, a processing means for separating the plurality of short-circuited source signal lines, a positioning means for positioning the processing means, and a gate formed on a liquid crystal display panel. 1. A liquid crystal display panel inspection device comprising: gate signal line control means for applying a predetermined voltage to a signal line.
(2)ゲート信号線制御手段は液晶表示パネルのゲート
信号線に接続されたゲート駆動ICを制御することによ
り前記ゲート信号線に所定電圧を印加することを特徴と
する請求項(1)記載の液晶表示パネル検査装置。
(2) The gate signal line control means applies a predetermined voltage to the gate signal line by controlling a gate drive IC connected to the gate signal line of the liquid crystal display panel. LCD panel inspection equipment.
(3)加工手段はレーザ光発生手段を具備することを特
徴とする請求項(1)記載の液晶表示パネル検査装置。
(3) The liquid crystal display panel inspection apparatus according to claim (1), wherein the processing means includes a laser beam generating means.
(4)信号検出手段は電流の大きさ・極性と、電圧の大
きさ・極性のうち少なくとも一方を測定できることを特
徴とする請求項(1)記載の液晶表示パネル検査装置。
(4) The liquid crystal display panel inspection apparatus according to claim (1), wherein the signal detection means is capable of measuring at least one of the magnitude and polarity of current and the magnitude and polarity of voltage.
(5)ゲート信号線に前記信号線に接続されたスイッチ
ング素子を動作状態にする電圧または動作しない状態に
する電圧を印加し、ソース信号線を複数本共通にした状
態で前記信号線に重畳される信号を検出し、前記信号線
に信号が検出された場合、光学的・化学的あるいは機械
的手段を用いて前記ソース信号線を個々に分離し、各々
の信号線に重畳されている信号を検出することにより検
査をおこなうことを特徴とする液晶表示パネルの検査方
法。
(5) A voltage is applied to the gate signal line to activate or deactivate the switching element connected to the signal line, and the voltage is superimposed on the signal line with multiple source signal lines in common. If a signal is detected on the signal line, the source signal lines are individually separated using optical, chemical, or mechanical means, and the signals superimposed on each signal line are separated. A method for inspecting a liquid crystal display panel, characterized in that inspection is performed by detection.
(6)ゲート信号線に接続されたゲート駆動用ICを動
作させることによりゲート信号線に所定電圧を印加する
ことを特徴とする請求項(5)記載の液晶表示パネルの
検査方法。
(6) The method for inspecting a liquid crystal display panel according to claim (5), wherein a predetermined voltage is applied to the gate signal line by operating a gate driving IC connected to the gate signal line.
(7)複数本共通されたソース信号線は光学的手段を用
いて分離することを特徴とする請求項(5)記載の液晶
表示パネルの検査方法。
(7) The method for inspecting a liquid crystal display panel according to claim (5), wherein a plurality of common source signal lines are separated using optical means.
JP63321018A 1988-12-19 1988-12-19 Liquid crystal display panel inspection apparatus and method Pending JPH02165066A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63321018A JPH02165066A (en) 1988-12-19 1988-12-19 Liquid crystal display panel inspection apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63321018A JPH02165066A (en) 1988-12-19 1988-12-19 Liquid crystal display panel inspection apparatus and method

Publications (1)

Publication Number Publication Date
JPH02165066A true JPH02165066A (en) 1990-06-26

Family

ID=18127874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63321018A Pending JPH02165066A (en) 1988-12-19 1988-12-19 Liquid crystal display panel inspection apparatus and method

Country Status (1)

Country Link
JP (1) JPH02165066A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010146745A1 (en) * 2009-06-15 2010-12-23 シャープ株式会社 Method for inspecting display panel, and method for producing display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895383A (en) * 1981-11-30 1983-06-06 株式会社東芝 Matrix type display
JPS63292113A (en) * 1987-05-26 1988-11-29 Matsushita Electric Ind Co Ltd Manufacture of active matrix display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895383A (en) * 1981-11-30 1983-06-06 株式会社東芝 Matrix type display
JPS63292113A (en) * 1987-05-26 1988-11-29 Matsushita Electric Ind Co Ltd Manufacture of active matrix display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010146745A1 (en) * 2009-06-15 2010-12-23 シャープ株式会社 Method for inspecting display panel, and method for producing display device

Similar Documents

Publication Publication Date Title
JP3150324B2 (en) Method of inspecting thin film transistor substrate and method of repairing wiring of thin film transistor substrate
US20040239364A1 (en) Method and apparatus for inspecting and repairing liquid crystal display device
WO2012120973A1 (en) Defect inspection method, defect inspection apparatus, and method for manufacturing substrate
KR0142014B1 (en) Inspection apparatus and method for display device
JP5352066B2 (en) Electronic circuit board manufacturing equipment
JP4748392B2 (en) TFT array substrate inspection equipment
JP2834935B2 (en) Active matrix display element and method of manufacturing the same
JPH02165066A (en) Liquid crystal display panel inspection apparatus and method
WO2017168530A1 (en) Inspection method and inspection system for wiring path of substrate
KR20070033699A (en) Thin Film Transistor Board and Inspection and Repair Method
JP2012078127A (en) Tft array inspection device and tft array inspection method
JPH07113727B2 (en) Active matrix array
KR20080000157A (en) Multi array substrate for liquid crystal panel
JPH03161947A (en) Lcd probe device
JP2004045763A (en) Method for inspecting liquid crystal display panel and inspection device therefor
JP2009277913A (en) Wiring inspection method, wiring inspection device, and tft array inspection device
JP2000214423A (en) Method and device for inspecting liquid crystal display device
JPH02136761A (en) Inspecting device for liquid crystal display panel
JPH0365927A (en) Inspecting device of liquid crystal display panel and inspecting method thereof
JPH03259223A (en) Thin film transistor substrate inspection device
JPH03259184A (en) Inspection device for thin film transistor substrate
JP3177330B2 (en) Inspection device and inspection method for active matrix display device
JP2507085B2 (en) Inspection method of active matrix substrate
JP2002040075A (en) Inspection device for active matrix board and inspection method for active matrix board
JPH1090359A (en) Waveform probe apparatus and inspection method using it