JP3150324B2 - Method of inspecting thin film transistor substrate and method of repairing wiring of thin film transistor substrate - Google Patents
Method of inspecting thin film transistor substrate and method of repairing wiring of thin film transistor substrateInfo
- Publication number
- JP3150324B2 JP3150324B2 JP18390690A JP18390690A JP3150324B2 JP 3150324 B2 JP3150324 B2 JP 3150324B2 JP 18390690 A JP18390690 A JP 18390690A JP 18390690 A JP18390690 A JP 18390690A JP 3150324 B2 JP3150324 B2 JP 3150324B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- circuit
- wiring
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
〔産業上の利用分野〕 本発明は、液晶表示装置に用いる薄膜トランジスタ基
板の検査方法および薄膜トランジスタ基板の配線修正方
法に関する。 〔従来の技術〕 第2図に薄膜トランジスタアクティブマトリクス基板
(以後薄膜トランジスタ基板と略す)の電気的配線構成
の一例として、5×5画素配列の場合を示す。薄膜トラ
ンジスタ基板は、走査線11〜15、信号線21〜25、また各
交点には薄膜トランジスタ7、透明画素電極8をガラス
基板上に形成したものである。この薄膜トランジスタ基
板と共通電極基板を平行に対峙させ、両基板間に液晶を
封入したものが液晶表示装置の基本構成である。11p〜1
5p及び21p〜25pは電極端子パッドである。 薄膜トランジスタ基板の製造においては,製造工程の
塵埃やホトレジスト欠陥等に起因する走査線と信号線の
短絡欠陥3が発生し易い。短絡3には、第3図(a)に
示すように、走査線と信号線の交差点で発生する短絡3a
と、薄膜トランジスタ内で発生する短絡3bがある。これ
らの欠陥は、走査線13及び信号線23に沿った線状の表示
不良の原因となる。この対策のため、第3図(b)に示
すように、交差部や薄膜トランジスタを複数化する方法
がある。同図の場合、9a,9dの位置で配線を切断するこ
とにより短絡を修正できる。しかしこの方法を実現する
には、短絡の発生位置を特定する必要がある。 第4図に、一般に短絡検査に用いらている電気的な方
法を示す。この検査では、薄膜トランジスタ基板は、走
査線11〜15が外部配線11d〜15dと接続配線1cにより接続
され、信号線21〜25も外部配線21d〜25dと接続配線2cに
より接続されている。そして探針等を接続配線1c,2cに
接触させ、走査線と信号線の間に電位差Vを印加し、電
流計4で電流値を測定することにより、短絡の有無を判
別している。しかしこの方法は短絡の発生している画素
番地を特定できないという課題がある。 この課題を解決するには、第2図に示す配線構造の薄
膜トランジスタ基板を対象とし、1本の走査線と1本の
信号線にだけ電位差Vを与えた状態での電流値の測定
を、全走査線及び全信号線に対し順次行えばよい。しか
しこの方法は、走査線数と信号線数の積の回数だけ電流
値を測定する必要があり、液晶ディスプレイ等の画素数
の膨大な薄膜トランジスタ基板では測定に長時間を要し
実用に適さない。また電圧印加のための探針の接触によ
る電極端子部11p〜15p,21p〜25pの損傷も問題となる。
また検査時間を短縮するため、多数本の探針を同時に接
触させる構造にしたとしても、検査を行う走査線あるい
は信号線を電気的に切り替えるため、長時間を要する。
さらに、上述した電気的な検査方法では、第3図(b)
に示すように、走査線と信号線の交差部や薄膜トランジ
スタを複数化した薄膜トランジスタ基板に対しては、ど
の交差部あるいは薄膜トランジスタに短絡欠陥が存在す
るのかを特定できない。 検査時間を短縮する方法としては、薄膜トランジスタ
基板とエレクトロクロミック表示パネルを組み合わせ、
エレクトロクロミック基板の発色膜の発色状態から欠陥
を検出する方法が特開平1−154092号公報に記載されて
いる。この方法によれば、各画素電極の導通状態に応じ
てエレクトロクロミック表示基板の発色膜が非発色ある
いは発色状態となるため、欠陥画素を特定することが可
能となる。ただしこの方法は薄膜トランジスタ基板の画
素電極とエレクトロクロミック表示基板の発色膜と電解
膜を介して導通接続する必要があるため、液体の電解質
を要いた場合には薄膜トランジスタ基板が汚染する問題
がある。また、電解質に固体を用いた場合でも金属線と
の物理的な接触により薄膜トランジスタ基板に損傷が生
じ易く、また導通接続不良による欠陥検査の誤りが生じ
易いなどの課題がある。 〔発明が解決しようとする課題〕 このように、従来技術では薄膜トランジスタ基板の短
絡欠陥を短時間に、かつ基板に損傷を与えないで検出す
ることは不可能であった。また短絡欠陥の存在する画素
番地を特定することができても、各画素に対して走査線
と信号線の交差点や薄膜トランジスタの複数化がなされ
ている場合、どの交差点あるいは薄膜トランジスタに短
絡が存在するかを特定することは不可能であった。 本発明の目的は薄膜トランジスタ基板の短絡欠陥を、
短時間に、かつ基板への接触を最小限にした薄膜トラン
ジスタ基板の検査方法及び薄膜トランジスタ基板の欠陥
修正方法を提供することにある。 また、本発明の他の目的は、走査線と信号線の交差点
や薄膜トランジスタ基板が複数化された薄膜トランジス
タ基板でも、どの交差点あるいは薄膜トランジスタに短
絡が発生しているかを特定できる、薄膜トランジスタ基
板の検査方法及び薄膜トランジスタ基板の欠陥修正方法
を提供することにある。 また、本発明の他の目的は、短絡欠陥を有する薄膜ト
ランジスタ基板の配線を自動的に修正できる薄膜トラン
ジスタ基板の検査方法及び薄膜トランジスタ基板の欠陥
修正方法を提供することにある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting a thin film transistor substrate used for a liquid crystal display device and a method for repairing wiring of the thin film transistor substrate. [Prior Art] FIG. 2 shows a case of a 5 × 5 pixel array as an example of an electrical wiring configuration of a thin film transistor active matrix substrate (hereinafter abbreviated as a thin film transistor substrate). The thin film transistor substrate has scanning lines 11 to 15, signal lines 21 to 25, and a thin film transistor 7 and a transparent pixel electrode 8 formed on a glass substrate at each intersection. The basic configuration of the liquid crystal display device is such that the thin film transistor substrate and the common electrode substrate face each other in parallel, and liquid crystal is sealed between the two substrates. 11p〜1
5p and 21p to 25p are electrode terminal pads. In manufacturing a thin film transistor substrate, short-circuit defects 3 between scanning lines and signal lines due to dust and photoresist defects in the manufacturing process are likely to occur. As shown in FIG. 3A, the short-circuit 3 is a short-circuit 3a generated at the intersection of the scanning line and the signal line.
And a short circuit 3b generated in the thin film transistor. These defects cause linear display defects along the scanning lines 13 and the signal lines 23. As a countermeasure, there is a method of providing a plurality of intersections and thin film transistors as shown in FIG. In the case of the figure, the short circuit can be corrected by cutting the wiring at the positions 9a and 9d. However, in order to realize this method, it is necessary to specify the position where the short circuit occurs. FIG. 4 shows an electrical method generally used for short-circuit inspection. In this inspection, in the thin film transistor substrate, the scanning lines 11 to 15 are connected to the external wirings 11d to 15d by the connection wiring 1c, and the signal lines 21 to 25 are also connected to the external wirings 21d to 25d by the connection wiring 2c. Then, a probe or the like is brought into contact with the connection wirings 1c and 2c, a potential difference V is applied between the scanning line and the signal line, and the current value is measured by the ammeter 4 to determine the presence or absence of a short circuit. However, this method has a problem that a pixel address where a short circuit has occurred cannot be specified. In order to solve this problem, the measurement of the current value in a state where a potential difference V is applied only to one scanning line and one signal line was performed for the thin film transistor substrate having the wiring structure shown in FIG. What is necessary is just to perform sequentially for a scanning line and all the signal lines. However, in this method, it is necessary to measure the current value as many times as the product of the number of scanning lines and the number of signal lines, and it takes a long time to measure a thin-film transistor substrate such as a liquid crystal display having a large number of pixels, which is not suitable for practical use. Further, damage to the electrode terminal portions 11p to 15p and 21p to 25p due to the contact of the probe for applying a voltage also becomes a problem.
Further, even if a structure in which a large number of probes are simultaneously contacted in order to shorten the inspection time, it takes a long time to electrically switch the scanning lines or signal lines to be inspected.
Further, in the above-described electrical inspection method, FIG.
As shown in (1), with respect to the intersection of the scanning line and the signal line or a thin film transistor substrate having a plurality of thin film transistors, it is not possible to specify which intersection or the thin film transistor has a short-circuit defect. As a method of shortening the inspection time, combining a thin film transistor substrate and an electrochromic display panel,
Japanese Patent Application Laid-Open No. 1-154092 discloses a method for detecting a defect based on a color development state of a color development film of an electrochromic substrate. According to this method, the color-forming film of the electrochromic display substrate becomes non-color-forming or color-forming depending on the conduction state of each pixel electrode, so that a defective pixel can be specified. However, this method requires a conductive connection through the pixel electrode of the thin film transistor substrate and the color developing film and the electrolytic film of the electrochromic display substrate, so that when a liquid electrolyte is required, there is a problem that the thin film transistor substrate is contaminated. Further, even when a solid is used as the electrolyte, there is a problem that the thin film transistor substrate is easily damaged due to physical contact with the metal wire, and a defect inspection error due to poor connection is liable to occur. [Problems to be Solved by the Invention] As described above, in the related art, it was impossible to detect a short-circuit defect of a thin film transistor substrate in a short time and without damaging the substrate. Further, even if the pixel address where the short-circuit defect exists can be specified, if the intersection of the scanning line and the signal line or the thin film transistor is provided for each pixel, which intersection or the thin film transistor exists in the thin film transistor It was impossible to identify. An object of the present invention is to eliminate short-circuit defects in a thin film transistor substrate.
An object of the present invention is to provide a method of inspecting a thin film transistor substrate and a method of correcting a defect of the thin film transistor substrate in a short time and with minimum contact with the substrate. Another object of the present invention is to provide a method for inspecting a thin film transistor substrate, which can specify which intersection or thin film transistor has a short circuit even at an intersection of a scanning line and a signal line or a thin film transistor substrate having a plurality of thin film transistors. An object of the present invention is to provide a method for repairing a defect of a thin film transistor substrate. Another object of the present invention is to provide a method of inspecting a thin film transistor substrate and a method of correcting a defect of the thin film transistor substrate, which can automatically correct the wiring of the thin film transistor substrate having a short-circuit defect.
上記目的を達成するために、本発明では、第1の配線
層と第2の配線層とをマトリクス状に形成した薄膜トラ
ンジスタ基板の短絡欠陥を検査する方法において、第1
の配線層と第2の配線層とに電圧を印加して薄膜トラン
ジスタ基板の短絡欠陥の有無を検出し、短絡欠陥がある
場合には、第1の配線層と第2の配線層の第1の赤外線
画像から短絡欠陥のマトリクスにおける位置を特定し、
この特定したマトリクスにおける位置を撮像してマトリ
クスにおける位置の第2の赤外線画像を得、この第2の
赤外線画像から短絡欠陥を起こしている位置を特定する
ようにした。 また、上記目的を達成するために、第1の配線層と第
2の配線層とをマトリクス状に形成した薄膜トランジス
タ基板の短絡欠陥を修正する方法において、第1の配線
層を撮像してこの第1の配線層の赤外線画像を得、第2
の配線層を撮像してこの第2の配線層の赤外線画像を
得、第1の配線層の赤外線画像と第2の配線層の赤外線
画像とから薄膜トランジスタ基板の短絡欠陥を起こして
いる位置を特定し、この特定した短絡欠陥を起こしてい
る位置を撮像して短絡欠陥を起こしている位置の赤外線
画像を得、この赤外線画像から短絡欠陥を起こしている
位置における切断すべき配線位置を決定し、この決定し
た切断すべき配線位置にレーザビームを照射して配線を
切断するようにした。 〔作用〕 正常な薄膜トランジスタ基板は走査線と信号線の間の
抵抗値は数十メガオーム程度であるため、走査線と信号
線の間に数十ボルト程度の電圧を印加してもほとんど電
流は流れない。これに対し、薄膜トランジスタ基板内に
走査線と信号線の短絡欠陥が存在した場合、この短絡欠
陥部分を通して電流が流れ、配線は発熱する。この発熱
を赤外画像検出器で発熱状態を検出することにより、短
絡が発生している走査線及び信号線を検出することがで
き、これより短絡の発生している画像番地が特定でき
る。 また短絡部は正常な配線に比べ抵抗が大きい等の理由
で、赤外光の放射強度が強い。このため上記短絡画素番
地における配線パターンの赤外画像を検出することによ
り、赤外光強度分布から短絡位置を特定できる。 また可視画像を用いれば配線パターンを明確に検出で
きる。そこで赤外画像と同一位置の可視画像を検出し、
該可視画像内の配線パターンの位置を参照することで、
短絡位置の特定をさらに容易に実現できる。 また上記方法で短絡位置が特定されると、配線を切断
すべき位置を決定できる。これを基にレーザ等により配
線修正照射位置を制御でき、自動的に配線を修正でき
る。 また走査線及び信号線の電極端子部の外側の配線の幅
を細くすることにより、配線抵抗が増加し、該配線から
の発熱量が増加する。これにより該配線の検出を容易に
行える。 〔実施例〕 以下,本発明の実施例を説明する。第1図に本発明に
よる薄膜トランジスタ基板の検査方法の手順を示す。本
発明では、薄膜トランジスタ基板の走査線1及び信号線
2の、いずれも一方の端子を電気的に接続した状態で検
査を行う。まず、従来の電気的検査方法と同様に導通検
査を行う。次に導通検査で不良と判定された基板を対象
に、短絡が発生している可能性のある画素の番地(短絡
画素番地)を特定する。そして該短絡画素番地の配線パ
ターンを順次検査し短絡位置を特定した後、配線を修正
する。 導通検査では、走査線1と信号線2の間に電位差Vを
与え、電流計4で電流値を測定する。正常な薄膜トラン
ジスタ基板では走査線1と信号線2の間の抵抗値は数十
メガオーム程度であるため、数十ボルト程度の電圧を印
加してもほとんど電流は流れない。これに対して、走査
線1と信号線2の間に短絡欠陥3が存在した場合、この
短絡部3を通して電流が流れる。そこで電流値が規定値
以上の基板を、短絡の発生した不良基板と判定する。 短絡画素番地特定では、導通検査と同様に、走査線1
と信号線2の間に電位差Vを与え、短絡の発生した走査
線と信号線に流れる電流による配線の発熱を検出し、短
絡画素番地特定する。これには10〜30μm(技)程度の
微小領域の発熱部から放射される赤外光の強度に応じた
出力が得られる赤外顕微鏡5mを用い、走査線1と信号線
2の端子部を破線6に沿って走査し、発熱している配線
を検出する。 第5図は短絡画素番地特定方法の詳細な実施例を示し
たものである。同図において薄膜トランジスタ基板は、
走査線11〜15が電極端子パッド11p〜15pの外側に形成さ
れた外部配線11d〜15dと接続配線1cにより電気的に接続
され、また信号線21〜25は電極端子パッド21p〜25pの外
側に形成された外部配線21d〜25dと接続配線2cにより電
気的に接続されている。走査線11〜15と信号線21〜25の
間に電位差Vを与えるには、接続配線1c,2cに電圧印加
用の探針を接触させればよい。同図に示すように、短絡
3が走査線13と信号線23の交差する画素で発生している
場合、電流は外部配線13d→電極端子パッド13p→短絡3
→電極端子パッド23p→外部配線23dと流れ、この間の配
線は発熱する。そこで例えば外部配線11d〜15dと外部配
線21d〜25dから放射される赤外線を、破線6に沿って赤
外顕微鏡で検出すれば、破線6部の赤外光強度分布波形
1t,2tが得られる。これらの波形から赤外光強度の強い
位置を検出することにより、発熱した配線位置、すなわ
ち走査線13及び信号線23を検出できる。その結果、短絡
画素番地を特定できる。なお本実施例では、基板内の短
絡がN個ある場合は、検出される走査線及び信号線はそ
れぞれ最大N本となり、最大N×N個の交点を短絡が発
生している可能性のある画素番地として特定できる。 次に短絡位置特定方法の第1の実施例を説明する。第
6図に示すように、走査線と信号線の交差部及び薄膜ト
ランジスタ7を複数化した基板では、短絡欠陥は短絡候
補領域73a〜73dで発生する可能性がある。このため配線
を修正するには、どの短絡候補領域で短絡が発生してい
るかを特定(短絡位置特定)する必要がある。一般に、
短絡部は正常な配線に比べ抵抗が大きい等の理由で、赤
外光の放射強度が強い。そこで本実施例では、第1図に
示すように、短絡画素番地の配線パターンを赤外顕微鏡
5mの視野内に順次位置決めし、赤外画像を検出する。そ
して該赤外画像の強度が一定値以上の場合には、その画
素番地に短絡による発熱が存在すると判断し、赤外画像
内での短絡位置を検出する。短絡位置は、例えば赤外光
強度が最大となる位置として検出すればよい。このよう
にして求めた赤外画像中の短絡位置座標の他、回路パタ
ーン設計データ及び基板の位置決め座標データを用い、
短絡3が発生している短絡候補領域を決定すればよい。
これにより第6図に示す短絡3は、候補短絡領域73cに
存在することが分かり、配線切断位置を9cに決定でき
る。なお赤外画像の強度が一定値未満の場合は、その短
絡画素番地には短絡がないと判断し、短絡位置特定は行
わない。 次に短絡位置特定方法の第2の実施例を第7図により
説明する。第1の実施例では、赤外画像のみを用い短絡
位置を特定したが、本実施例では、赤外画像と同一位置
を検出する可視画像を参照し短絡位置を特定する。第7
図(b)は、透過照明を行い、第6図に示す配線パター
ンを検出した可視画像である。透過照明は基板背面から
照明するため、同図のごとく金属の配線パターンをシル
エット像として検出できる。まず同図(a)に示すよう
な特徴的なパターンを辞書パターン63として登録する。
この際、辞書パターン63の位置77を原点とし、短絡候補
位置(短絡候補領域の代表位置)74a〜74d及び切断位置
9a〜9dの座標を設定する。これにより辞書パターン位置
77が分かれば、短絡候補位置74a〜74d及び切断位置9a〜
9dを決定できる。短絡位置特定では短絡欠陥画素番地の
配線パターンを順次検査するが、可視画像中の辞書パタ
ーン位置77は基板の位置決め状態に応じ変化する。そこ
で検査ごとに透過照明で可視画像を検出し、パターンマ
ッチングにより、その画像中で辞書パターン63が最も一
致する位置の座標77を求める。これにより可視画像中の
短絡候補位置74a〜74d及び切断位置9a〜9dの座標を算出
できる。一方、短絡3の位置は赤外画像から求める。本
実施例では可視画像と赤外画像は同一位置を検出してい
るため、可視画像と赤外画像の座標は等しい。そこで可
視画像から求めた短絡候補位置74a〜74dの中で、赤外画
像中の短絡3の位置までの距離が最小になる短絡候補位
置を、短絡が発生している位置として決定できる。これ
により第1の実施例と同様に、第6図に示す短絡3は、
短絡候補領域73cに存在することが分かり、配線切断位
置を9cに決定できる。本実施例では予め記憶すべき座標
データが、辞書パターン63の位置77を原点としたとき
の、短絡候補位置74a〜74d及び切断位置9a〜9dだけであ
り、短絡位置の特定をさらに容易に実現できる。 以上述べた短絡位置特定方法により、配線切断位置は
決定される。そこで配線修正では、レーザ43等の配線修
正法により、該配線切断位置を切断することにより、短
絡の発生した基板を修正する。 次に薄膜トランジスタ基板検査装置の第1の実施例を
第8図〜第10図で説明する。本装置は機構系、導通検査
系、光学系からなる。機構系はθステージ31、Zステー
ジ32、Yステージ33、Xステージ34からなり、薄膜トラ
ンジスタ基板30を載置し、基板30の任意の位置を光学系
視野内に位置決めする。導通検査系は直流電源35、電流
計4、探針36a、36bからなり、探針36a、36bを配線パタ
ーンに接触させて走査線と信号線の間に電位差を与え、
電流値から短絡欠陥の有無を判別する。光学系は赤外画
像検出系、配線切断のためのレーザ光照射系、明視野照
明系、透過照明系、可視画像検出系からなる。赤外画像
検出系は対物レンズ37、ダイクロイックミラー38、レン
ズ39、赤外画像検出器5からなり、薄膜トランジスタ基
板30上の発熱部から放射される赤外光(波長域λ1:約5
〜13μm)を検出する。本赤外画像検出系は対物レンズ
37で赤外像を拡大しているため、10〜30μm(技)程度
の微小領域から放射される赤外光の強度を検出できる。
レーザ光照射系は、レーザ43、ビームエキスパンダ42、
図示しない移動機構を持つ開口部41、ダイクロイックミ
ラー40からなり、開口部41を透過したレーザ光を対物レ
ンズ37で縮小し、薄膜トランジスタ基板30上に投影する
ことにより、配線を切断する。明視野照明系はランプ4
6、レンズ45、ハーフミラー44からなり、対物レンズ37
を介し、薄膜トランジスタ基板30を上方から照明する。
透過照明系はランプ50、レンズ49からなり、薄膜トラン
ジスタ基板30の背面側から照明する。可視画像検出系
は、可視画像検出器48、レンズ47からなる。なお可視画
像検出器48は赤外画像検出器5と同一位置の可視像を検
出するように調整されている。本実施例において対物レ
ンズ37は、可視域から赤外域までの光を透過する必要が
あり、硝子材にはZnS等を用いれば良い。ダイクロイッ
クミラー38は、赤外画像検出器5の検出波長領域λ1の
光は反射し、検出波長域λ1より波長の短い光は透過す
る特性の光学素子である。またダイクロイックミラー40
は、レーザ43の波長λ2(λ2<λ1)は反射し、可視
光(波長域λ3:λ3<λ2)は透過する特性を有する。
本実施例は、前述の導通検査、短絡画素番地特定、短絡
位置特定、配線修正を1台の検査装置で実現するもので
ある。 次に短絡画素番地特定における赤外光強度分布波形検
出方法の実施例を第9図で説明する。薄膜トランジスタ
基板30はモータ51、送りねじ52により駆動されるXステ
ージ34上に載置される。なおXステージ34の位置は、位
置検出器53で検出され、基板30から放射される赤外光
は、対物レンズ37を介し、赤外画像検出器5で検出され
る。以上の構成において、画像検出時に赤外画像検出器
5の出力信号を位置検出器53の信号を基準にサンプルホ
ールド回路55でサンプルホールドし、A/D変換器56でA/D
変換しメモリ57に記憶する。Y方向も同様に検出するこ
とにより、第5図に示す赤外光強度分布波形1t,2tが得
られる。 次に短絡画素特定及び配線修正を自動で行うための回
路構成の実施例を第10図に示す。可視画像検出器48で検
出した画像は画像メモリ60に記憶される。そして2値化
回路61で2値化後、パターンマッチング回路62で辞書パ
ターン63とパターンマッチングを行い、第7図に示した
検出画像中の辞書パターン位置77を求める。この位置デ
ータと、予め設定した短絡候補位置及び配線切断位置の
座標データ65を、短絡候補位置算出回路64に入力し短絡
候補位置及び配線切断位置を算出する。一方、赤外画像
検出器5で検出した画像はメモリ66に記憶後、まず発熱
有無判定回路67で発熱の有無を判定する。すなわち赤外
画像の強度が一定値未満の場合には、短絡がない画素番
地であると判定し、短絡位置特定は行わない。赤外画像
の強度が一定値以上の場合には、短絡があると判断し、
発熱位置検出回路68で画像中で赤外光強度が最大となる
位置を発熱位置として検出する。短絡位置決定回路69で
は、発熱位置検出回路68で求めた発熱位置に最も近い短
絡候補位置を真の短絡位置と決定する。これにより配線
切断位置も求まる。これを基に開口部位置算出回路70で
レーザ照射系の開口部41の位置を算出する。さらに開口
部コントローラ71で開口部移動機構72を駆動し、開口部
41を位置決めする。以後ビームエキスパンダ42を介し、
レーザを照射することにより、自動的に配線を切断し、
短絡を修正できる。以上の実施例は、短絡位置特定のた
めに可視画像を参照する場合について述べたが、赤外画
像のみを用いる場合には、短絡候補位置算出回路64の出
力の替わりに、回路パターン設計データ及び基板の位置
決め座標データから求めた短絡候補位置を短絡位置決定
回路69に入力すればよい。 なお以上の説明では透過照明での可視画像を配線パタ
ーンの位置検出に用いたが、これは明視野照明の可視画
像を用いても差し支えない。ただし安定に配線パターン
の2値画像が得られない場合には、濃淡画像を用いたパ
ターンマッチングを行う必要があるであろう。またパタ
ーンマッチング以外の方法、例えば投影等の手法を用い
て特定の配線位置を求めてもよい。 第11図は薄膜トランジスタ基板検査装置の第2の実施
例を示す。本実施例では、可視光およびレーザ光用の対
物レンズ83と赤外光用の対物レンズ82を独立に設けたも
のである。例えば可視光およびレーザ光用の対物レンズ
83を中央部に配置し、ドーナツ状の赤外光用の対物レン
ズ82を対物レンズ83と同軸に設置したものであり、第1
の実施例と同様な機能が得られる。なお84は中央部に穴
の空いたミラーであり、可視光及びレーザ光は中央部を
通過し、赤外光のみ反射する光学素子である。 以上述べた薄膜トランジスタ基板検査装置の実施例で
は、短絡欠陥の検査と配線の修正を一つの装置で行う場
合について示した。しかし本発明による短絡欠陥検査と
配線修正を、別々の装置で個々に実施してもよいことは
言うまでもない。 次に短絡画素番地特定に適した外部配線パターンの第
1の実施例を第12図に示す。配線の発熱量をW、配線抵
抗をR、配線に流れる電流値をI、配線材料の体積抵抗
率をρ〔Ω・m〕、配線長をl、配線幅をx、配線厚さ
をtとすると、 W=I2R …… R=ρ・l/(x・t) …… と表せる。つまり配線幅あるいは配線厚さを小さくする
ことにより、単位長さ当りの配線からの発熱量は増加、
すなわち配線から放射される赤外光強度が増加し、発熱
した配線の検知が容易になる。第12図の実施例は、外部
配線23d,24dの配線幅を、薄膜トランジスタ基板の配線
パターンの最小露光線幅相当に細くしたものである。な
お外部配線は、画素を駆動するためのICが接続される電
極端子パッド23p、24pの外側にあるため、画素の動作特
性には影響しない。また電極端子パッドのように駆動用
ICとの接触抵抗を低くするため、ある程度の幅を確保す
る必要もない。このため上述のような形状の外部配線パ
ターンを薄膜トランジスタ基板に作り込むことは実現可
能である。 第13図は外部配線パターンの第2の実施例である。第
7図の実施例との違いは、外部配線パターン23d、24d及
びガラス基板81上に、薄膜トランジスタ基板製造工程で
使用するSiN等の絶縁膜80を被覆した点にある。物体か
ら放射される赤外光の強度は、同じ温度の物体でも材料
や表面状態により異なるが、本実施例によれば絶縁膜80
の表面から放射される赤外光の強度を検出することにな
り、赤外光強度分布は温度分布にほぼ対応し、発熱した
配線位置を検出するための処理を簡素化できる。 〔発明の効果〕 以上述べたように本発明によれば薄膜トランジスタ基
板の配線の短絡不良を迅速に検知できるため、きわめて
短時間に薄膜トランジスタ基板の欠陥検査を行うことが
できる。また、欠陥検査のための探針による接触回数は
極めて少なく、検査工程での基板損傷事故を低減でき
る。また、本発明によれば、液晶ディスプレイの各画素
に対し複数の薄膜トランジスタ或いは複数の走査線と信
号線の交差部が形成された基板に対しても、従来不可能
であった短絡位置の特定を行うことができ、短絡欠陥の
存在する基板を修正することが可能になる。このように
本発明によって、薄膜トランジスタ基板の検査を極めて
短時間に行うことができ、薄膜トランジスタ基板の歩留
り向上に効果を発揮するとともに、製品の原価低減に顕
著な効果がある。In order to achieve the above object, the present invention provides a method for inspecting a short-circuit defect of a thin film transistor substrate in which a first wiring layer and a second wiring layer are formed in a matrix.
A voltage is applied to the first wiring layer and the second wiring layer to detect the presence or absence of a short-circuit defect in the thin film transistor substrate. Identify the location of the short-circuit defect in the matrix from the infrared image,
The position in the specified matrix is imaged to obtain a second infrared image of the position in the matrix, and the position where the short-circuit defect has occurred is specified from the second infrared image. In order to achieve the above object, in a method for correcting a short-circuit defect of a thin film transistor substrate in which a first wiring layer and a second wiring layer are formed in a matrix, an image of the first wiring layer is taken. An infrared image of the first wiring layer was obtained, and a second
The infrared image of the second wiring layer is obtained by imaging the wiring layer, and the position where the short-circuit defect of the thin film transistor substrate is caused is identified from the infrared image of the first wiring layer and the infrared image of the second wiring layer. Then, by taking an image of the position where the specified short-circuit defect is occurring, an infrared image of the position where the short-circuit defect is occurring is obtained, and a wiring position to be cut at the position where the short-circuit defect is generated is determined from the infrared image, The wiring is cut by irradiating the determined wiring position to be cut with a laser beam. [Operation] In a normal thin film transistor substrate, the resistance value between the scanning line and the signal line is about several tens of megaohms, so that even when a voltage of about several tens of volts is applied between the scanning line and the signal line, almost no current flows. Absent. On the other hand, when a short-circuit defect between the scanning line and the signal line exists in the thin film transistor substrate, a current flows through the short-circuit defect portion, and the wiring generates heat. By detecting the state of the heat generation by the infrared image detector, a scanning line and a signal line in which a short circuit has occurred can be detected, and an image address in which a short circuit has occurred can be specified. In addition, the short-circuit portion has high infrared light radiation intensity because it has a higher resistance than a normal wiring. Therefore, by detecting the infrared image of the wiring pattern at the short-circuit pixel address, the short-circuit position can be specified from the infrared light intensity distribution. Further, the wiring pattern can be clearly detected by using the visible image. Therefore, a visible image at the same position as the infrared image is detected,
By referring to the position of the wiring pattern in the visible image,
The location of the short circuit can be more easily specified. When the short-circuit position is specified by the above method, the position where the wiring should be cut can be determined. Based on this, the wiring correction irradiation position can be controlled by a laser or the like, and the wiring can be corrected automatically. Further, by reducing the width of the wiring outside the electrode terminal portion of the scanning line and the signal line, the wiring resistance increases, and the amount of heat generated from the wiring increases. This makes it easy to detect the wiring. [Example] Hereinafter, an example of the present invention will be described. FIG. 1 shows a procedure of a method for inspecting a thin film transistor substrate according to the present invention. In the present invention, the inspection is performed in a state where one terminal of each of the scanning line 1 and the signal line 2 of the thin film transistor substrate is electrically connected. First, a continuity test is performed in the same manner as the conventional electrical test method. Next, an address of a pixel in which a short circuit is likely to occur (short-circuit pixel address) is specified for a substrate determined to be defective in the continuity test. Then, the wiring pattern at the address of the short-circuited pixel is sequentially inspected to specify the short-circuit position, and then the wiring is corrected. In the continuity test, a potential difference V is applied between the scanning line 1 and the signal line 2, and a current value is measured by the ammeter 4. In a normal thin film transistor substrate, the resistance between the scanning line 1 and the signal line 2 is about several tens of megaohms, so that almost no current flows even when a voltage of about several tens of volts is applied. On the other hand, when a short-circuit defect 3 exists between the scanning line 1 and the signal line 2, a current flows through the short-circuit portion 3. Therefore, a substrate having a current value equal to or greater than a specified value is determined as a defective substrate in which a short circuit has occurred. In identifying the short-circuit pixel address, the scan line 1
A potential difference V is applied between the scanning line and the signal line 2 to detect heat generation of the wiring due to a current flowing through the scanning line and the signal line in which the short circuit has occurred, and specify the short-circuit pixel address. For this, an infrared microscope 5m that can obtain an output corresponding to the intensity of the infrared light radiated from the heat-generating part in a minute area of about 10 to 30 μm (technique) is used, and the terminals of the scanning line 1 and the signal line 2 are connected Scanning is performed along the broken line 6 to detect a heating wire. FIG. 5 shows a detailed embodiment of the short-circuit pixel address specifying method. In the figure, the thin film transistor substrate
The scanning lines 11 to 15 are electrically connected to the external wirings 11d to 15d formed outside the electrode terminal pads 11p to 15p by the connection wiring 1c, and the signal lines 21 to 25 are formed outside the electrode terminal pads 21p to 25p. The formed external wirings 21d to 25d are electrically connected to the connection wiring 2c. In order to apply a potential difference V between the scanning lines 11 to 15 and the signal lines 21 to 25, a voltage application probe may be brought into contact with the connection wirings 1c and 2c. As shown in the figure, when the short circuit 3 occurs at the pixel where the scanning line 13 and the signal line 23 intersect, the current is supplied from the external wiring 13d → the electrode terminal pad 13p → the short circuit 3
→ The electrode terminal pad 23p → the external wiring 23d flows, and the wiring therebetween generates heat. Therefore, for example, if infrared rays emitted from the external wirings 11d to 15d and the external wirings 21d to 25d are detected by an infrared microscope along the broken line 6, the infrared light intensity distribution waveform of the broken line 6 portion
1t and 2t are obtained. By detecting a position where the intensity of infrared light is strong from these waveforms, the position of the heated wiring, that is, the scanning line 13 and the signal line 23 can be detected. As a result, the short-circuit pixel address can be specified. In this embodiment, when there are N short circuits in the substrate, the number of detected scanning lines and signal lines is N at maximum, and a short circuit may occur at a maximum of N × N intersections. It can be specified as a pixel address. Next, a first embodiment of the short-circuit position specifying method will be described. As shown in FIG. 6, in a substrate having a plurality of intersections of scanning lines and signal lines and a plurality of thin film transistors 7, short-circuit defects may occur in short-circuit candidate regions 73a to 73d. Therefore, in order to correct the wiring, it is necessary to specify (in the short-circuit position specification) in which short-circuit candidate area a short-circuit has occurred. In general,
The short-circuit portion has a high radiation intensity of infrared light because of, for example, a higher resistance than a normal wiring. Accordingly, in this embodiment, as shown in FIG.
It is positioned sequentially within a 5m field of view, and an infrared image is detected. If the intensity of the infrared image is equal to or higher than a predetermined value, it is determined that heat is generated due to the short circuit at the pixel address, and the short circuit position in the infrared image is detected. The short-circuit position may be detected, for example, as a position at which the infrared light intensity becomes maximum. In addition to the short circuit position coordinates in the infrared image obtained in this way, using circuit pattern design data and board positioning coordinate data,
What is necessary is just to determine the short-circuit candidate area where the short-circuit 3 has occurred.
Thereby, it is found that the short circuit 3 shown in FIG. 6 exists in the candidate short circuit area 73c, and the wiring cutting position can be determined to be 9c. If the intensity of the infrared image is less than the predetermined value, it is determined that there is no short circuit at the short-circuit pixel address, and no short-circuit position is specified. Next, a second embodiment of the short-circuit position specifying method will be described with reference to FIG. In the first embodiment, the short-circuit position is specified using only the infrared image. In the present embodiment, the short-circuit position is specified with reference to a visible image that detects the same position as the infrared image. Seventh
FIG. 6B is a visible image obtained by performing the transmission illumination and detecting the wiring pattern shown in FIG. Since the transmitted illumination is illuminated from the back of the substrate, a metal wiring pattern can be detected as a silhouette image as shown in FIG. First, a characteristic pattern as shown in FIG.
At this time, the position 77 of the dictionary pattern 63 is set as the origin, and the short-circuit candidate positions (representative positions of the short-circuit candidate areas) 74a to 74d and the cutting positions
Set the coordinates of 9a to 9d. This allows the dictionary pattern position
If 77 is known, short-circuit candidate positions 74a to 74d and cutting positions 9a to
9d can be determined. In the short-circuit position specification, the wiring patterns at the short-circuit defective pixel addresses are sequentially inspected, but the dictionary pattern position 77 in the visible image changes according to the positioning state of the substrate. Therefore, a visible image is detected by transmitted illumination for each inspection, and the coordinates 77 of the position where the dictionary pattern 63 most matches in the image are obtained by pattern matching. Thereby, the coordinates of the short-circuit candidate positions 74a to 74d and the cutting positions 9a to 9d in the visible image can be calculated. On the other hand, the position of the short circuit 3 is obtained from the infrared image. In this embodiment, since the visible image and the infrared image detect the same position, the coordinates of the visible image and the infrared image are equal. Therefore, among the short-circuit candidate positions 74a to 74d obtained from the visible image, the short-circuit candidate position that minimizes the distance to the position of the short-circuit 3 in the infrared image can be determined as the position where the short-circuit occurs. Thus, similarly to the first embodiment, the short circuit 3 shown in FIG.
It can be seen that it exists in the short-circuit candidate area 73c, and the wiring cutting position can be determined to be 9c. In this embodiment, the coordinate data to be stored in advance is only the short-circuit candidate positions 74a to 74d and the cutting positions 9a to 9d when the position 77 of the dictionary pattern 63 is the origin, and the short-circuit position can be more easily specified. it can. The wiring cutting position is determined by the short-circuit position specifying method described above. Therefore, in the wiring correction, the substrate in which the short circuit has occurred is corrected by cutting the wiring cutting position by a wiring correction method such as the laser 43. Next, a first embodiment of a thin film transistor substrate inspection apparatus will be described with reference to FIGS. This device comprises a mechanical system, a continuity inspection system, and an optical system. The mechanism system includes a θ stage 31, a Z stage 32, a Y stage 33, and an X stage 34, on which the thin film transistor substrate 30 is mounted and an arbitrary position of the substrate 30 is positioned in the optical system field of view. The continuity inspection system includes a DC power supply 35, an ammeter 4, and probes 36a and 36b. The probes 36a and 36b are brought into contact with a wiring pattern to give a potential difference between a scanning line and a signal line.
The presence or absence of a short-circuit defect is determined from the current value. The optical system includes an infrared image detection system, a laser beam irradiation system for cutting wires, a bright field illumination system, a transmission illumination system, and a visible image detection system. The infrared image detection system includes an objective lens 37, a dichroic mirror 38, a lens 39, and an infrared image detector 5, and emits infrared light (wavelength range λ 1 : about 5
1313 μm). This infrared image detection system is an objective lens
Since the infrared image is enlarged at 37, the intensity of infrared light radiated from a minute area of about 10 to 30 μm (technique) can be detected.
The laser beam irradiation system includes a laser 43, a beam expander 42,
An opening 41 having a moving mechanism (not shown) and a dichroic mirror 40. The laser light transmitted through the opening 41 is reduced by the objective lens 37 and projected onto the thin film transistor substrate 30 to cut the wiring. Lamp 4 for bright-field illumination
6, lens 45, half mirror 44, objective lens 37
The thin film transistor substrate 30 is illuminated from above via the.
The transmission illumination system includes a lamp 50 and a lens 49, and illuminates from the back side of the thin film transistor substrate 30. The visible image detection system includes a visible image detector 48 and a lens 47. The visible image detector 48 is adjusted to detect a visible image at the same position as the infrared image detector 5. In this embodiment, the objective lens 37 needs to transmit light from the visible region to the infrared region, and ZnS or the like may be used as the glass material. The dichroic mirror 38, the light detection wavelength region lambda 1 of the infrared image detector 5 is reflected and light of a short wavelength from the detection wavelength region lambda 1 is the optical element of the property of transmitting. Also dichroic mirror 40
Has a characteristic of reflecting the wavelength λ 2 (λ 2 <λ 1 ) of the laser 43 and transmitting visible light (wavelength range λ 3 : λ 3 <λ 2 ).
In this embodiment, the above-described continuity inspection, short-circuit pixel address specification, short-circuit position specification, and wiring correction are realized by one inspection apparatus. Next, an embodiment of an infrared light intensity distribution waveform detection method for specifying a short-circuit pixel address will be described with reference to FIG. The thin film transistor substrate 30 is mounted on an X stage 34 driven by a motor 51 and a feed screw 52. The position of the X stage 34 is detected by the position detector 53, and the infrared light emitted from the substrate 30 is detected by the infrared image detector 5 via the objective lens 37. In the above configuration, at the time of image detection, the output signal of the infrared image detector 5 is sampled and held by the sample and hold circuit 55 based on the signal of the position detector 53, and the A / D converter 56 performs A / D conversion.
The data is converted and stored in the memory 57. By similarly detecting the Y direction, the infrared light intensity distribution waveforms 1t and 2t shown in FIG. 5 are obtained. Next, FIG. 10 shows an embodiment of a circuit configuration for automatically performing short-circuit pixel identification and wiring correction. The image detected by the visible image detector 48 is stored in the image memory 60. Then, after binarization by the binarization circuit 61, pattern matching with the dictionary pattern 63 is performed by the pattern matching circuit 62, and the dictionary pattern position 77 in the detected image shown in FIG. 7 is obtained. The position data and the preset short-circuit candidate position and wiring cut position coordinate data 65 are input to the short-circuit candidate position calculation circuit 64 to calculate the short-circuit candidate position and the wiring cut position. On the other hand, after the image detected by the infrared image detector 5 is stored in the memory 66, first, the presence or absence of heat generation is determined by the heat generation determination circuit 67. That is, if the intensity of the infrared image is less than the predetermined value, it is determined that the pixel address has no short circuit, and the short circuit position is not specified. If the intensity of the infrared image is higher than a certain value, it is determined that there is a short circuit,
The heat generation position detection circuit 68 detects the position where the infrared light intensity is maximum in the image as the heat generation position. The short-circuit position determination circuit 69 determines a short-circuit candidate position closest to the heat generation position obtained by the heat generation position detection circuit 68 as a true short-circuit position. Thereby, the wiring cutting position is also determined. Based on this, the position of the opening 41 of the laser irradiation system is calculated by the opening position calculation circuit 70. Further, the opening controller 71 drives the opening moving mechanism 72 so that the opening
Position 41. Thereafter, via the beam expander 42,
By irradiating the laser, automatically cut the wiring,
Can correct short circuit. Although the above embodiment has described the case where the visible image is referred to for specifying the short-circuit position, when only the infrared image is used, instead of the output of the short-circuit candidate position calculation circuit 64, circuit pattern design data and What is necessary is just to input the short-circuit candidate position obtained from the positioning coordinate data of the substrate to the short-circuit position determination circuit 69. In the above description, the visible image obtained by the transmission illumination is used for detecting the position of the wiring pattern. However, the visible image obtained by the bright field illumination may be used. However, if a binary image of the wiring pattern cannot be obtained stably, it will be necessary to perform pattern matching using a grayscale image. Further, a specific wiring position may be obtained using a method other than pattern matching, for example, a method such as projection. FIG. 11 shows a second embodiment of the thin film transistor substrate inspection apparatus. In this embodiment, the objective lens 83 for visible light and laser light and the objective lens 82 for infrared light are provided independently. For example, objective lenses for visible light and laser light
83 is disposed at the center, and a doughnut-shaped objective lens 82 for infrared light is installed coaxially with the objective lens 83.
The same function as that of the embodiment can be obtained. Reference numeral 84 denotes a mirror having a hole in the center, and an optical element that passes visible light and laser light through the center and reflects only infrared light. In the embodiment of the thin film transistor substrate inspection apparatus described above, the case where the inspection of the short-circuit defect and the correction of the wiring are performed by one apparatus has been described. However, it goes without saying that the short-circuit defect inspection and the wiring correction according to the present invention may be individually performed by separate devices. Next, FIG. 12 shows a first embodiment of an external wiring pattern suitable for specifying a short-circuit pixel address. The heat value of the wiring is W, the wiring resistance is R, the current value flowing through the wiring is I, the volume resistivity of the wiring material is ρ [Ω · m], the wiring length is l, the wiring width is x, and the wiring thickness is t. Then, W = I 2 R... R = ρ · l / (x · t)... In other words, by reducing the wiring width or wiring thickness, the amount of heat generated from the wiring per unit length increases,
That is, the intensity of the infrared light emitted from the wiring increases, and the detection of the heated wiring is facilitated. In the embodiment shown in FIG. 12, the wiring widths of the external wirings 23d and 24d are reduced to a width equivalent to the minimum exposure line width of the wiring pattern of the thin film transistor substrate. Since the external wiring is outside the electrode terminal pads 23p and 24p to which the IC for driving the pixel is connected, the external wiring does not affect the operation characteristics of the pixel. Also for driving like electrode terminal pad
There is no need to secure a certain width to reduce the contact resistance with the IC. Therefore, it is feasible to form an external wiring pattern having the above-described shape on the thin film transistor substrate. FIG. 13 shows a second embodiment of the external wiring pattern. The difference from the embodiment of FIG. 7 is that an insulating film 80 such as SiN used in a thin film transistor substrate manufacturing process is coated on the external wiring patterns 23d and 24d and the glass substrate 81. Although the intensity of the infrared light emitted from the object differs depending on the material and the surface condition even at the same temperature of the object, according to the present embodiment, the insulating film 80
The intensity of the infrared light radiated from the surface is detected, the infrared light intensity distribution substantially corresponds to the temperature distribution, and the processing for detecting the position of the heated wiring can be simplified. [Effects of the Invention] As described above, according to the present invention, a short-circuit failure of the wiring of the thin film transistor substrate can be quickly detected, so that a defect inspection of the thin film transistor substrate can be performed in a very short time. Further, the number of times of contact with the probe for defect inspection is extremely small, and it is possible to reduce substrate damage accidents in the inspection process. Further, according to the present invention, it is possible to specify a short-circuit position, which has been impossible in the related art, even on a substrate in which a plurality of thin film transistors or a plurality of intersections of scanning lines and signal lines are formed for each pixel of a liquid crystal display. This makes it possible to correct a substrate having a short-circuit defect. As described above, according to the present invention, the inspection of the thin film transistor substrate can be performed in a very short time, which is effective in improving the yield of the thin film transistor substrate and has a remarkable effect in reducing the cost of the product.
【図面の簡単な説明】 第1図は本発明による薄膜トランジスタ基板検査方法の
実施例の説明図、第2図は薄膜トランジスタ基板の電気
的配線構成の一例を示す図、第3図は短絡欠陥の種類及
び短絡欠陥対策のための配線構造の一例を示す図、第4
図は従来の電気的な短絡欠陥検査方法の説明図、第5図
は短絡画素番地特定法の説明図、第6図は短絡位置特定
法の説明図、第7図は透過照明画像を用いた短絡位置特
定法の説明図、第8図は薄膜トランジスタ基板検査装置
の第1の実施例を示す図、第9図は短絡画素番地特定の
ための画像検出方法の説明図、第10図は回路構成の機能
ブロック図、第11図は薄膜トランジスタ基板検査装置の
第2の実施例を示す図、第12図及び第13図は各々短絡画
素番地特定に適した外部配線パターンの実施例を示した
図である。 1,11〜15……走査線 2,21〜25……信号線 3,3a〜3d……短絡欠陥、4……電流計 5……赤外画像検出器、5m……赤外顕微鏡 6……赤外光強度検出位置、 7,7c〜7d……薄膜トランジスタ 8……透明画素電極、9a〜9d……配線切断位置 11p〜15p……走査線電極端子パッド 21p〜25p……信号線電極端子パッド 1c,2c……接続配線 11d〜15d,21d〜25d……外部配線 1t,2t……赤外光強度分布波形 30……薄膜トランジスタ基板、31……θステージ 32……Zステージ、32……Yステージ 34……Xステージ、35……直流電源 36a,36b……探針、37……対物レンズ 38,40……ダイクロイックミラー 39,45,47,49……レンズ、41……開口部 42……ビームエキスパンダ、43……レーザ 44……ハーフミラー、46及び50……ランプ 48……可視画像検出器、51……モータ 52……送りねじ、53……位置検出器 55……サンプルホールド回路 56……A/D変換器、57……メモリ 63……辞書パターン 73a〜73d……短絡候補領域 74a〜74d……短絡候補位置 75……等赤外光強度線 76……赤外光強度分布波形 77……辞書パターン位置、80……絶縁膜 81……ガラス基板 82……赤外光用のの対物レンズ 83……可視光とレーザ光用の対物レンズ 84……中央部に穴の空いたミラーBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an explanatory view of an embodiment of a method for inspecting a thin film transistor substrate according to the present invention, FIG. 2 is a view showing an example of an electrical wiring configuration of the thin film transistor substrate, and FIG. And FIG. 4 is a diagram showing an example of a wiring structure for preventing short circuit defects.
FIG. 5 is an explanatory view of a conventional electrical short-circuit defect inspection method, FIG. 5 is an explanatory view of a short-circuit pixel address specifying method, FIG. 6 is an explanatory view of a short-circuit position specifying method, and FIG. FIG. 8 is a diagram illustrating a first embodiment of a thin film transistor substrate inspection apparatus, FIG. 9 is a diagram illustrating an image detection method for specifying a short-circuit pixel address, and FIG. 10 is a circuit configuration. FIG. 11 is a diagram showing a second embodiment of the thin film transistor substrate inspection device, and FIGS. 12 and 13 are diagrams showing an embodiment of an external wiring pattern suitable for identifying a short-circuit pixel address, respectively. is there. 1,11-15 scanning line 2,21-25 signal line 3,3a-3d short-circuit defect, 4 ammeter 5 infrared image detector, 5m infrared microscope 6 ... Infrared light intensity detection position, 7,7c-7d ... Thin film transistor 8 ... Transparent pixel electrode, 9a-9d ... Wiring cutting position 11p-15p ... Scanning electrode terminal pad 21p-25p ... Signal electrode terminal Pad 1c, 2c Connection wiring 11d to 15d, 21d to 25d External wiring 1t, 2t Infrared light intensity distribution waveform 30 Thin film transistor substrate 31, 31 θ stage 32 Z stage 32 Y stage 34 X stage 35 DC power supply 36a, 36b Probe 37 Objective lens 38, 40 Dichroic mirror 39, 45, 47, 49 Lens 41 Opening 42 …… Beam expander, 43… Laser 44 …… Half mirror, 46 and 50 …… Lamp 48 …… Visible image detector, 51 …… Motor 52 …… Feed screw, 53 …… Position detector 55… … Sample hold circuit 56… A / D converter, 57… Memory 63… Dictionary patterns 73a to 73d… Short circuit candidate area 74a to 74d… Short circuit candidate position 75 …… Infrared light intensity line 76 …… Infrared light intensity distribution waveform 77 ... Dictionary pattern position, 80 ... Insulating film 81 ... Glass substrate 82 ... Objective lens for infrared light 83 ... Objective lens for visible light and laser light 84 ... Center Mirror with a hole in the part
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G09G 3/36 H01L 21/66 J H01L 21/66 G02F 1/136 500 (72)発明者 頼富 美文 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 平2−64594(JP,A) 特開 平1−185454(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 31/02 G02F 1/133 550 G02F 1/1368 G09F 9/00 352 G09G 3/36 H01L 21/66 ────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 7 Identification code FI G09G 3/36 H01L 21/66 J H01L 21/66 G02F 1/136 500 (72) Inventor Yoshifumi Yoritomi Totsuka-ku, Yokohama-shi, Kanagawa 292 Yoshida-cho, Hitachi, Ltd. Production Engineering Laboratory Co., Ltd. (56) References JP-A-2-64594 (JP, A) JP-A-1-185454 (JP, A) (58) Fields investigated (Int. 7 , DB name) G01R 31/02 G02F 1/133 550 G02F 1/1368 G09F 9/00 352 G09G 3/36 H01L 21/66
Claims (4)
ス状に形成した薄膜トランジスタ基板の短絡欠陥を検査
する方法であって、前記第1の配線層と前記第2の配線
層とに電圧を印加して前記薄膜トランジスタ基板の短絡
欠陥の有無を検出し、前記短絡欠陥がある場合には、前
記第1の配線層と前記第2の配線層の第1の赤外線画像
から前記短絡欠陥の前記マトリクスにおける位置を特定
し、該特定したマトリクスにおける位置を撮像して該マ
トリクスにおける位置の第2の赤外線画像を得、該第2
の赤外線画像から前記短絡欠陥を起こしている位置を特
定することを特徴とする薄膜トランジスタ基板の検査方
法。1. A method of inspecting a thin film transistor substrate having a first wiring layer and a second wiring layer formed in a matrix for a short-circuit defect, wherein the first wiring layer and the second wiring layer are To detect the presence or absence of a short-circuit defect in the thin-film transistor substrate. If there is the short-circuit defect, the short-circuit defect is detected from a first infrared image of the first wiring layer and the second wiring layer. The position in the matrix is specified, and the position in the specified matrix is imaged to obtain a second infrared image of the position in the matrix.
A method for inspecting a thin film transistor substrate, wherein a position where the short-circuit defect is caused is specified from an infrared image of the substrate.
画像とを、前記第1の配線層と前記第2の配線層とに電
圧を印加した状態で撮像して得ることを特徴とする請求
項1記載の薄膜トランジスタ基板の検査方法。2. The method according to claim 1, wherein the first infrared image and the second infrared image are obtained by imaging while applying a voltage to the first wiring layer and the second wiring layer. The method for inspecting a thin film transistor substrate according to claim 1.
ス状に形成した薄膜トランジスタ基板の短絡欠陥を修正
する方法であって、前記第1の配線層を撮像して該第1
の配線層の赤外線画像を得、前記第2の配線層を撮像し
て該第2の配線層の赤外線画像を得、前記第1の配線層
の赤外線画像と前記第2の配線層の赤外線画像とから前
記薄膜トランジスタ基板の短絡欠陥を起こしている位置
を特定し、該特定した短絡欠陥を起こしている位置を撮
像して該短絡欠陥を起こしている位置の赤外線画像を
得、該赤外線画像から前記短絡欠陥を起こしている位置
における切断すべき配線位置を決定し、該決定した切断
すべき配線位置にレーザビームを照射して該配線を切断
することを特徴とする薄膜トランジスタ基板の配線修正
方法。3. A method for correcting a short-circuit defect of a thin film transistor substrate in which a first wiring layer and a second wiring layer are formed in a matrix, wherein the first wiring layer is imaged and the first wiring layer is imaged.
And an infrared image of the second wiring layer is obtained by imaging the second wiring layer, and an infrared image of the first wiring layer and an infrared image of the second wiring layer are obtained. From the above, the position where the short-circuit defect is caused is specified, and the position where the specified short-circuit defect is caused is imaged to obtain an infrared image of the position where the short-circuit defect is generated, and the infrared image is obtained from the infrared image. A wiring repair method for a thin film transistor substrate, comprising: determining a wiring position to be cut at a position where a short-circuit defect has occurred; and irradiating the determined wiring position to be cut with a laser beam to cut the wiring.
の配線層の赤外線画像とを、前記第1の配線層と前記第
2の配線層とに電圧を印加した状態で撮像して得ること
を特徴とする請求項3記載の薄膜トランジスタ基板の配
線修正方法。4. An infrared image of said first wiring layer and said infrared image of said second wiring layer.
4. The method for repairing wiring of a thin film transistor substrate according to claim 3, wherein an infrared image of said wiring layer is obtained by imaging while applying a voltage to said first wiring layer and said second wiring layer. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18390690A JP3150324B2 (en) | 1990-07-13 | 1990-07-13 | Method of inspecting thin film transistor substrate and method of repairing wiring of thin film transistor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18390690A JP3150324B2 (en) | 1990-07-13 | 1990-07-13 | Method of inspecting thin film transistor substrate and method of repairing wiring of thin film transistor substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0472552A JPH0472552A (en) | 1992-03-06 |
JP3150324B2 true JP3150324B2 (en) | 2001-03-26 |
Family
ID=16143885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18390690A Expired - Lifetime JP3150324B2 (en) | 1990-07-13 | 1990-07-13 | Method of inspecting thin film transistor substrate and method of repairing wiring of thin film transistor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3150324B2 (en) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2925882B2 (en) * | 1993-03-02 | 1999-07-28 | 日新工機株式会社 | Circuit pattern inspection equipment |
JPH07201946A (en) | 1993-12-28 | 1995-08-04 | Hitachi Ltd | Manufacture of semiconductor device and apparatus for manufacture the same, testing of the same and testing apparatus |
US6546308B2 (en) | 1993-12-28 | 2003-04-08 | Hitachi, Ltd, | Method and system for manufacturing semiconductor devices, and method and system for inspecting semiconductor devices |
JP4584387B2 (en) * | 1999-11-19 | 2010-11-17 | シャープ株式会社 | Display device and defect repair method thereof |
JP2003215081A (en) | 2002-01-24 | 2003-07-30 | Central Glass Co Ltd | Method and apparatus for inspecting disconnection of conductive wire formed on plate glass |
CN1732501B (en) * | 2002-12-26 | 2010-09-29 | 株式会社半导体能源研究所 | Semiconductor device, driving method and inspection method thereof |
JP4748392B2 (en) * | 2006-03-31 | 2011-08-17 | 株式会社島津製作所 | TFT array substrate inspection equipment |
JP5077544B2 (en) * | 2007-09-12 | 2012-11-21 | 株式会社島津製作所 | TFT array inspection method and TFT array inspection apparatus |
JP5125671B2 (en) * | 2008-03-26 | 2013-01-23 | ソニー株式会社 | Image display device, defect detection method, and short-circuit accident repair method |
JP5179243B2 (en) * | 2008-04-25 | 2013-04-10 | 日置電機株式会社 | Short position detector |
US10186179B2 (en) | 2009-03-20 | 2019-01-22 | Palo Alto Research Center Incorporated | Current-actuated-display backplane tester and method |
JP5534715B2 (en) * | 2009-05-27 | 2014-07-02 | 株式会社ジャパンディスプレイ | Defect correction method and apparatus for electronic circuit pattern |
CN102667507A (en) * | 2009-12-10 | 2012-09-12 | 株式会社岛津制作所 | TFT substrate inspection apparatus and tft substrate inspection method |
JP5628410B2 (en) * | 2011-03-09 | 2014-11-19 | シャープ株式会社 | Defect inspection method, defect inspection apparatus, and substrate manufacturing method |
TWI575235B (en) * | 2011-04-25 | 2017-03-21 | 夏普股份有限公司 | Wiring defect detecting method and wiring defect detecting apparatus, and method for producing semiconductor substrate |
JP2013104798A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
JP2013104799A (en) * | 2011-11-15 | 2013-05-30 | Sharp Corp | Inspection equipment, inspection method, inspection program, and program recording medium |
JP2013108854A (en) * | 2011-11-21 | 2013-06-06 | Sharp Corp | Wiring defect inspection method and wiring defect inspection apparatus |
JP2013178176A (en) * | 2012-02-28 | 2013-09-09 | Sharp Corp | Defect detection method, defect detection device, and method of manufacturing semiconductor substrate |
CN102610541A (en) * | 2012-04-20 | 2012-07-25 | 郑海鹏 | Location method for defect points of integrated circuit |
KR101398692B1 (en) * | 2012-09-11 | 2014-05-27 | 삼성디스플레이 주식회사 | Repairing apparatus of display device and method thereof |
CN112582291B (en) * | 2020-12-02 | 2022-07-15 | 长江存储科技有限责任公司 | Method and system for identifying leakage conductive contact hole |
-
1990
- 1990-07-13 JP JP18390690A patent/JP3150324B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0472552A (en) | 1992-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3150324B2 (en) | Method of inspecting thin film transistor substrate and method of repairing wiring of thin film transistor substrate | |
KR960002145B1 (en) | Detection method of tft lcd panel and the device | |
US5235272A (en) | Method and apparatus for automatically inspecting and repairing an active matrix LCD panel | |
JP3229411B2 (en) | Method of detecting defects in thin film transistor substrate and method of repairing the same | |
US5175504A (en) | Method and apparatus for automatically inspecting and repairing a simple matrix circuit panel | |
US5465052A (en) | Method of testing liquid crystal display substrates | |
US5459409A (en) | Testing device for liquid crystal display base plate | |
JP3252451B2 (en) | Thin film transistor liquid crystal substrate inspection method and apparatus | |
JPH08105926A (en) | Wiring pattern inspection device, and wiring pattern inspection method | |
CN106125357A (en) | A kind of array base palte detection method and detecting system | |
JPH11337454A (en) | Wiring pattern inspecting method and its device | |
JP3479171B2 (en) | LCD drive board inspection method | |
JP2014107483A (en) | Obirch inspection method and obirch device | |
JP3439038B2 (en) | Inspection method and apparatus for liquid crystal display substrate | |
JPH022947A (en) | Inspecting and repairing apparatus | |
JPH05296825A (en) | Infrared detection apparatus | |
JPH023299A (en) | Laser repair device | |
US8773140B2 (en) | System and method for inspection of electrical circuits | |
JPH0950012A (en) | Inspection method for liquid crystal driving board | |
JPH03259223A (en) | Thin film transistor substrate inspection device | |
JP2709307B2 (en) | Laser repair method and device | |
EP0526734A2 (en) | Noncontact probe and active matrix array inspection apparatus using the same | |
KR20080027008A (en) | Repairing method, repairing apparatus, and display device | |
JP2563958B2 (en) | LCD display inspection device | |
JP2000111597A (en) | Inspection method and repair method for liquid crystal display unit and inspection device of liquid crystal display unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |