JP2013108854A - Wiring defect inspection method and wiring defect inspection apparatus - Google Patents
Wiring defect inspection method and wiring defect inspection apparatus Download PDFInfo
- Publication number
- JP2013108854A JP2013108854A JP2011254411A JP2011254411A JP2013108854A JP 2013108854 A JP2013108854 A JP 2013108854A JP 2011254411 A JP2011254411 A JP 2011254411A JP 2011254411 A JP2011254411 A JP 2011254411A JP 2013108854 A JP2013108854 A JP 2013108854A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- voltage
- short
- defect
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
Description
本発明は、液晶パネルや太陽電池パネル等の半導体基板に形成された配線の欠陥検出に好適な配線の欠陥検査方法および欠陥検査装置に関する。 The present invention relates to a wiring defect inspection method and a defect inspection apparatus suitable for detecting defects in wiring formed on a semiconductor substrate such as a liquid crystal panel or a solar battery panel.
半導体基板(例えば液晶パネル)の製造プロセスは、アレイ(TFT)工程、セル(液晶)工程、およびモジュール工程に大別される。このうち、アレイ工程においては、透明基板上に、ゲート電極、半導体膜、ソース・ドレイン電極、保護膜、および透明電極が形成された後にアレイ検査がおこなわれ、電極または配線等の配線の短絡の有無が検査される。 A manufacturing process of a semiconductor substrate (for example, a liquid crystal panel) is roughly divided into an array (TFT) process, a cell (liquid crystal) process, and a module process. Among these, in the array process, after the gate electrode, the semiconductor film, the source / drain electrode, the protective film, and the transparent electrode are formed on the transparent substrate, the array inspection is performed, and the short circuit of the wiring such as the electrode or the wiring Existence is checked.
通常、アレイ検査においては、このような欠陥を、配線の端部にプローブを接触させ、配線両端における電気抵抗または隣接する配線間の電気抵抗および電気容量を測定することにより特定している。しかしながら、アレイ検査において、配線部の欠陥の有無を検出できたとしても、その欠陥の位置を特定するのは容易ではなかった。 Usually, in the array inspection, such a defect is identified by bringing a probe into contact with the end portion of the wiring and measuring the electrical resistance at both ends of the wiring or between the adjacent wirings. However, even if the presence or absence of a defect in the wiring portion can be detected in the array inspection, it is not easy to specify the position of the defect.
例えば、上記の問題を改善し、欠陥の位置を特定する方法として、リーク欠陥基板に電圧を印加させて発熱させ、赤外線カメラによりリーク欠陥基板表面温度を撮像したものを用いて欠陥位置を特定する赤外線検査がある。 For example, as a method for improving the above problem and specifying the position of the defect, a voltage is applied to the leaky defect substrate to generate heat, and the defect position is specified using an image obtained by imaging the surface temperature of the leaky defect substrate with an infrared camera. There is an infrared inspection.
特許文献1は赤外線画像により基板の短絡欠陥を検出する赤外線検査に関するものであり、電圧を印加する前後の基板の赤外線画像の差画像を用いることにより、発熱している配線を検出し、欠陥位置を特定することができるようにしている。
しかしながら、特許文献1の検出方法では、短絡しかかっているが完全には短絡していない欠陥予備軍を見逃す虞があり、後工程に欠陥が流出することがある。なぜなら、短絡しかかっているが完全には短絡していない欠陥予備軍は、発熱検査のための電圧印加時に欠陥予備軍が真欠陥に成長することがあり、真欠陥に成長した欠陥は、真欠陥になってから発熱を開始するため、所定の電圧印加時間内に十分発熱しない場合があるからである。すなわち、特許文献1のように電圧印加するかどうかを抵抗検査結果により決定する場合、欠陥予備軍のみの基板は「良品」(つまり欠陥無し)という検査結果に終わる虞が高く、欠陥予備軍が後工程で真欠陥に成長する虞がある。
However, in the detection method of
本発明は、上記の課題に鑑みて為されたものであり、その目的は、欠陥予備軍であっても発熱検査によって特定することができる配線欠陥検査方法および装置を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a wiring defect inspection method and apparatus that can be specified by a heat generation inspection even if a defect reserve army.
そこで、上記の課題を解決するために、本発明に係る配線欠陥検査方法は、
半導体基板に設けられた配線に電圧を印加して配線短絡部を含む短絡経路を発熱させて、発熱した短絡経路を、赤外線カメラで撮影して、該撮影の情報に基づいて配線短絡部の位置を特定する判定工程を含み、
上記判定工程よりも先に、
上記配線に電圧を印加して、当該印加後には電圧無印加状態を所定時間維持する前処理工程を含む、ことを特徴としている。
Therefore, in order to solve the above problems, the wiring defect inspection method according to the present invention is:
A voltage is applied to the wiring provided on the semiconductor substrate to generate heat in the short-circuit path including the wiring short-circuit portion. Including a determination step for identifying
Prior to the determination step,
It includes a pretreatment step of applying a voltage to the wiring and maintaining a voltage non-application state for a predetermined time after the application.
上記の構成によれば、電圧を印加すれば配線短絡部となる、配線短絡部の前段階である短絡予備部を、上記前処理工程による電圧印加によって、配線短絡部に成長させることができる。このため、上記前処理工程をおこなわないで上記判定工程のみをおこなう場合では、上記短絡予備部を含む配線が「配線短絡部有り」と判定されるほど発熱せずに「配線短絡部無し」と誤って判定され、後工程で、電圧印加により配線短絡部となって現れる事態を回避することができる。すなわち、本発明に係る配線欠陥検査方法によれば、短絡予備部を配線短絡部に成長させた後に判定工程をおこなうため、正確な判定を実施することができるという効果を奏する。 According to said structure, the short circuit preliminary | backup part which is a stage before a wiring short circuit part which becomes a wiring short circuit part if a voltage is applied can be made to grow into a wiring short circuit part by the voltage application by the said pre-processing process. For this reason, in the case where only the determination step is performed without performing the pretreatment step, the wiring including the short-circuit spare portion does not generate heat so that it is determined that there is a wiring short-circuit portion, and there is no wiring short-circuit portion. It is possible to avoid a situation in which it is erroneously determined and appears as a wiring short-circuit portion in the subsequent process due to voltage application. That is, according to the wiring defect inspection method according to the present invention, since the determination step is performed after the short-circuit spare portion is grown into the wiring short-circuit portion, there is an effect that accurate determination can be performed.
また、上記の構成によれば、前処理工程において、電圧を印加して短絡予備部を配線短絡部に成長させた後、電圧無印加状態を所定時間維持する。これにより、前処理工程において、電圧印加により温度上昇した短絡経路(短絡予備部から成長した配線短絡部を含む短絡経路)が冷めて、赤外線カメラによる検査の開始時点では、元から在る配線短絡部と、短絡予備部から成長した配線短絡部とで温度を統一することができる。そのため、元から在る配線短絡部と、短絡予備部から成長した配線短絡部とにおけるそれぞれの電圧印加による温度上昇を同一条件で開始することができる。よって、正確な判定を実施することができる。 Moreover, according to said structure, after applying a voltage and making a short circuit preliminary part grow into a wiring short circuit part in a pre-processing process, a voltage non-application state is maintained for a predetermined time. As a result, in the pretreatment process, the short circuit path (the short circuit path including the wiring short circuit part grown from the short circuit preparatory part) that has risen in temperature due to voltage application is cooled, and the wiring short circuit that originally existed at the start of the inspection by the infrared camera The temperature can be unified between the portion and the wiring short-circuit portion grown from the short-circuit spare portion. Therefore, the temperature rise by voltage application in the wiring short-circuit portion originally present and the wiring short-circuit portion grown from the short-circuit spare portion can be started under the same conditions. Therefore, accurate determination can be performed.
また本発明に係る配線欠陥検査方法の一形態は、上記の構成に加えて、
上記前処理工程と上記判定工程との間に、上記配線の抵抗値を測定することにより、配線短絡部の有無を判定する抵抗値測定工程を含み、
上記判定工程は、
上記抵抗値測定工程において上記配線短絡部を有すると判定された半導体基板の該配線短絡部を含む短絡経路に、該抵抗値測定工程で測定された抵抗値に基づいて特定された電圧を印加して、該短絡経路を発熱させる発熱工程と、
上記発熱工程において発熱した短絡経路を、赤外線カメラで撮影して、該撮影の情報に基づいて上記配線短絡部の位置を特定する位置特定工程と、
を含む、ことが好ましい。
In addition to the above configuration, one aspect of the wiring defect inspection method according to the present invention is as follows.
Between the pretreatment step and the determination step, by measuring the resistance value of the wiring, including a resistance value measurement step of determining the presence or absence of a wiring short-circuit portion,
The determination process is as follows:
A voltage specified based on the resistance value measured in the resistance value measurement step is applied to a short-circuit path including the wiring short-circuit portion of the semiconductor substrate determined to have the wiring short-circuit portion in the resistance value measurement step. A heating step for generating heat in the short circuit path;
Shooting the short-circuit path that has generated heat in the heat generation step with an infrared camera, and specifying the position of the wiring short-circuit portion based on the information of the shooting,
It is preferable that it contains.
上記の構成によれば、抵抗検査によって事前に取得された抵抗値に基づいて特定された電圧を、上記半導体基板に印加することにより、該半導体基板における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。 According to said structure, by applying the voltage specified based on the resistance value acquired beforehand by the resistance test to the said semiconductor substrate, the emitted-heat amount in this semiconductor substrate becomes constant, and an infrared camera is used. The temperature rise can be reliably confirmed by infrared inspection, and the short circuit portion can be specified. Further, since the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
また、本発明に係る配線欠陥検査方法の一形態は、より具体的には、
上記前処理工程において印加する電圧は、上記判定工程において印加する電圧以上とすることができる。これにより、欠陥予備軍を効率的かつ確実に真欠陥に成長させることができる。
Moreover, one form of the wiring defect inspection method according to the present invention is more specifically,
The voltage applied in the pretreatment step can be greater than or equal to the voltage applied in the determination step. As a result, the defect reserve army can be efficiently and reliably grown into a true defect.
また、本発明に係る配線欠陥検査方法の一形態は、より具体的には、
上記前処理工程における電圧印加時間は、上記判定工程における電圧印加時間以上とすることができる。これにより、欠陥予備軍を効率的かつ確実に真欠陥に成長させることができる。
Moreover, one form of the wiring defect inspection method according to the present invention is more specifically,
The voltage application time in the pretreatment step can be equal to or longer than the voltage application time in the determination step. As a result, the defect reserve army can be efficiently and reliably grown into a true defect.
また本発明に係る配線欠陥検査装置は、上記の課題を解決するために、
半導体基板に設けられた配線に電圧を印加する電圧印加部と、
上記電圧印加部を制御する制御部と、
上記制御部による制御を受けた電圧印加によって発熱した半導体基板から赤外線を検出する赤外線カメラと、
を備えており、
上記制御部は、上記赤外線カメラによる上記赤外線の検出の前に、上記配線に電圧を印加して、当該印加後には電圧無印加状態を所定時間維持するように、上記電圧印加部を制御する、ことを特徴としている。
Moreover, in order to solve the above-mentioned problem, the wiring defect inspection apparatus according to the present invention
A voltage application unit for applying a voltage to the wiring provided on the semiconductor substrate;
A control unit for controlling the voltage application unit;
An infrared camera that detects infrared rays from a semiconductor substrate that has generated heat by voltage application under the control of the control unit;
With
The control unit controls the voltage application unit so that a voltage is applied to the wiring before the infrared camera is detected by the infrared camera, and a voltage non-application state is maintained for a predetermined time after the application. It is characterized by that.
上記の構成によれば、電圧を印加すれば配線短絡部となる、配線短絡部の前段階である短絡予備部を、電圧を印加によって、配線短絡部に成長させることができる。このため、当該電圧印加をおこなわないで赤外線の検出のみをおこなう場合では、上記短絡予備部を含む配線が「配線短絡部有り」と判定されるほど発熱せずに「配線短絡部無し」と誤って判定され、後工程で、電圧印加により配線短絡部となって現れる事態を回避することができる。すなわち、本発明に係る配線欠陥検査方法によれば、短絡予備部を配線短絡部に成長させた後に判定工程をおこなうため、正確な判定を実施することができるという効果を奏する。 According to said structure, the short circuit preliminary | backup part which is a front | former stage of a wiring short circuit part which becomes a wiring short circuit part if a voltage is applied can be made to grow into a wiring short circuit part by applying a voltage. For this reason, when only infrared detection is performed without applying the voltage, the wiring including the short-circuit spare portion does not generate heat so that it is determined that there is a wiring short-circuit portion, and erroneously states that there is no wiring short-circuit portion. Thus, it is possible to avoid a situation that appears as a wiring short-circuit portion due to voltage application in a subsequent process. That is, according to the wiring defect inspection method according to the present invention, since the determination step is performed after the short-circuit spare portion is grown into the wiring short-circuit portion, there is an effect that accurate determination can be performed.
また、上記の構成によれば、電圧を印加して短絡予備部を配線短絡部に成長させた後、電圧無印加状態を所定時間維持する。これにより、電圧印加により温度上昇した、短絡予備部から成長した配線短絡部を含む短絡経路が冷めて、赤外線カメラによる検査の開始時点では、元から在る配線短絡部と、短絡予備部から成長した配線短絡部とで温度を統一することができる。そのため、元から在る配線短絡部と、短絡予備部から成長した配線短絡部とにおけるそれぞれの電圧印加による温度上昇を同一条件で開始することができる。よって、正確な判定を実施することができる。 Moreover, according to said structure, after applying a voltage and making a short circuit preliminary part grow into a wiring short circuit part, a voltage non-application state is maintained for a predetermined time. As a result, the short-circuit path including the wiring short-circuit portion grown from the short-circuit spare portion, which has been heated by the voltage application, cools, and at the start of the inspection by the infrared camera, the original wiring short-circuit portion and the short-circuit spare portion grow. The temperature can be unified with the wiring short-circuit portion. Therefore, the temperature rise by voltage application in the wiring short-circuit portion originally present and the wiring short-circuit portion grown from the short-circuit spare portion can be started under the same conditions. Therefore, accurate determination can be performed.
また本発明に係る配線欠陥検査装置の一形態は、上記の構成に加えて、
上記配線の予め測定された抵抗値を取り込むデータ取り込み部を更に備えており、
上記制御部は、上記赤外線カメラによる上記赤外線の検出の際に、上記データ取り込み部によって取り込まれた抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっていることが好ましい。
In addition to the above configuration, one aspect of the wiring defect inspection apparatus according to the present invention is
It further includes a data capturing unit that captures a resistance value measured in advance of the wiring,
The control unit is configured to control the voltage value of the applied voltage for the heat generation based on the resistance value captured by the data capturing unit when the infrared camera detects the infrared light. Is preferred.
上記の構成によれば、予め測定された配線の抵抗値に基づいて特定された電圧を、半導体基板(リーク欠陥基板)に印加することにより、該半導体基板(リーク欠陥基板)における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。 According to the above configuration, by applying a voltage specified based on the resistance value of the wiring measured in advance to the semiconductor substrate (leak defect substrate), the amount of heat generated in the semiconductor substrate (leak defect substrate) is constant. Thus, the temperature increase can be reliably confirmed by the infrared inspection using the infrared camera, and the short circuit portion can be specified. Further, since the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
また、抵抗測定を別装置において実施するため、抵抗測定と赤外線カメラ撮像を並行して動作することができ、処理能力を向上させることが可能となる。 In addition, since resistance measurement is performed in a separate device, resistance measurement and infrared camera imaging can be operated in parallel, and the processing capability can be improved.
また本発明に係る配線欠陥検査装置の一形態は、上記の構成に代えて、
上記配線の抵抗値を測定する抵抗測定部を更に備えており、
上記制御部は、上記赤外線カメラによる上記赤外線の検出の際に、上記抵抗測定部によって測定された抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっている、ことが好ましい。
Moreover, instead of the above configuration, one form of the wiring defect inspection apparatus according to the present invention,
It further comprises a resistance measurement unit for measuring the resistance value of the wiring,
The control unit is configured to control the voltage value of the applied voltage for the heat generation based on the resistance value measured by the resistance measurement unit when detecting the infrared ray by the infrared camera. It is preferable.
上記の構成によれば、抵抗検査によって事前に取得された抵抗値に基づいて特定された電圧を、半導体基板に印加することにより、該半導体基板における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。 According to the above configuration, by applying a voltage specified based on a resistance value acquired in advance by a resistance test to the semiconductor substrate, the amount of heat generated in the semiconductor substrate becomes constant, and infrared rays using an infrared camera are used. The temperature rise can be surely confirmed by the inspection, and the short circuit portion can be specified. Further, since the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
さらに、配線欠陥検査装置自身が配線の抵抗値を測定するため、抵抗値を測定する装置を別途必要としなくなるため、装置台数を削減することができる。 Furthermore, since the wiring defect inspection device itself measures the resistance value of the wiring, it is not necessary to separately provide a device for measuring the resistance value, so that the number of devices can be reduced.
以上のように、本発明に係る配線欠陥検査方法および配線欠陥検査装置により、短絡予備部を見逃すことなく検出することができ、正確な短絡部の特定を実現することができる。 As described above, the wiring defect inspection method and the wiring defect inspection apparatus according to the present invention can detect the short circuit spare part without missing it, and can accurately identify the short circuit part.
〔実施形態1〕
本発明に係る配線欠陥検査方法および配線欠陥検査装置の一実施形態について、図1〜図6を参照して説明する。
An embodiment of a wiring defect inspection method and a wiring defect inspection apparatus according to the present invention will be described with reference to FIGS.
(配線欠陥検査装置の構成)
図1の(a)は、本実施形態における配線欠陥検査方法をおこなう配線欠陥検査装置100の構成を示すブロック図であり、図1の(b)は、配線欠陥検査装置100を用いて配線欠陥検査される対象であるマザー基板1(半導体基板)の斜視図である。
(Configuration of wiring defect inspection equipment)
1A is a block diagram illustrating a configuration of a wiring
配線欠陥検査装置100は、図1の(b)に示すマザー基板1上に形成された複数の液晶パネル2(半導体基板)の配線欠陥(短絡欠陥)を検査することができる。そのため、配線欠陥検査装置100は、液晶パネル2と導通させるためのプローブ3、および、プローブ3を各液晶パネル2上に移動させるプローブ移動手段4を備えている。また配線欠陥検査装置100は、赤外線画像を取得するための赤外線カメラ5、および、赤外線カメラ5を液晶パネル2上において移動させるカメラ移動手段6を備えている。更に配線欠陥検査装置100は、プローブ移動手段4およびカメラ移動手段6を制御する制御部7を備えている。
The wiring
上記プローブ3には、液晶パネル2の配線間に電圧を印加するための電圧印加部9が接続されている。電圧印加部9は、制御部7により制御されている。詳細は後述するが、電圧印加部9は、制御部7によって、発熱を測定して短絡箇所の位置を特定する判定工程においてプローブ3に電圧印加するほかに、当該判定工程よりも前の段階である前処理工程においてプローブ3に電圧印加する。
The
また上記プローブ3には、液晶パネル2の配線間の抵抗を測定するための抵抗測定部8が接続されている。抵抗測定部8も制御部7により制御されている。
The
上記制御部7は、配線間の抵抗値および画像データを記憶するデータ記憶部10に接続されている。
The control unit 7 is connected to a
図2は、本実施形態における配線欠陥検査装置100の詳細な構成を示す斜視図である。配線欠陥検査装置100は、図2に示すように、基台上にアライメントステージ11が設置されており、アライメントステージ11にはマザー基板1が載置できるように構成されている。マザー基板1が載置されたアライメントステージ11は、プローブ移動手段4およびカメラ移動手段6のXY座標軸と平行に位置調整される。このとき、アライメントステージ11の位置調整には、アライメントステージ11の上方に設けられた、マザー基板1の位置を確認するための光学カメラ12が用いられる。
FIG. 2 is a perspective view showing a detailed configuration of the wiring
上記プローブ移動手段4は、アライメントステージ11の外側に配置されたガイドレール13aにスライド可能に設置されている。また、プローブ移動手段4の本体側にもガイドレール13bおよび13cが設置されており、マウント部14aがこれらのガイドレール13に沿ってXYZの各座標方向に移動できるように設置されている。このマウント部14aには、液晶パネル2に対応したプローブ3が搭載されている。
The probe moving means 4 is slidably installed on a
上記カメラ移動手段6は、プローブ移動手段4の外側に配置されたガイドレール13dにスライド可能に設置されている。また、カメラ移動手段6の本体にもガイドレール13eおよび13fが設置されており、3箇所のマウント部14b、14c、および14dがこれらのガイドレール13に沿ってXYZの各座標方向に別々に移動することができる。
The camera moving means 6 is slidably installed on a
マウント部14cにはマクロ計測用の赤外線カメラ5aが搭載され、マウント部14bにはミクロ計測用の赤外線カメラ5bが搭載され、また、マウント部14dには光学カメラ16が搭載されている。
An
マクロ計測用の赤外線カメラ5aは、視野が520×405mm程度まで広げられたマクロ計測が可能な赤外線カメラである。マクロ計測用の赤外線カメラ5aは、視野を広げるため、例えば、4台の赤外線カメラを組み合わせて構成されている。すなわち、マクロ計測用の赤外線カメラ1台当たりの視野は、マザー基板1の概ね1/4になっている。
The
また、ミクロ計測用の赤外線カメラ5bは、視野が32×24mm程度と小さいが高分解能の撮影がおこなえるミクロ計測が可能な赤外線カメラである。
The
なお、カメラ移動手段6には、マウント部を追加して、欠陥箇所を修正するためのレーザ照射装置を搭載することもできる。レーザ照射装置を搭載することにより、欠陥部の位置を特定した後、欠陥部にレーザを照射することにより連続して欠陥修正をおこなうことができる。 The camera moving means 6 may be equipped with a laser irradiation device for correcting a defective portion by adding a mount portion. By mounting the laser irradiation device, the defect can be continuously corrected by irradiating the defect with a laser after specifying the position of the defect.
プローブ移動手段4およびカメラ移動手段6は、それぞれが別々のガイドレール13aおよび13dに設置されている。そのため、アライメントステージ11の上方をX座標方向に、互いに干渉されずに移動することができる。これにより、液晶パネル2にプローブ3を接触させた状態のまま、赤外線カメラ5a、5b、および光学カメラ16を液晶パネル2上に移動させることができる。
The probe moving means 4 and the camera moving means 6 are installed on
図3(a)は、マザー基板1に形成されている複数の液晶パネル2のうちの1つの液晶パネル2の平面図である。各液晶パネル2には、図3(a)に示すように、走査線および信号線が交差する各交点にTFTが形成された画素部17、および、走査線および信号線をそれぞれ駆動する駆動回路部18が形成されている。液晶パネル2の縁部には、端子部19a〜19dが設置されており、端子部19a〜19dは画素部17または駆動回路部18の配線と繋がっている。
FIG. 3A is a plan view of one
図3(b)は、液晶パネル2に設置された端子部19a〜19dと導通させるためのプローブ3の平面図である。プローブ3は、図3(a)に示す液晶パネル2の大きさとほぼ同じ大きさの枠状の形状を成しており、液晶パネル2に設置された端子部19a〜19dに対応した複数のプローブ針21a〜21dを備えている。
FIG. 3B is a plan view of the
複数のプローブ針21a〜21dは、スイッチングリレー(図示なし)を介して、プローブ針21の一本ずつを個別に図1の(a)に示す抵抗測定部8および電圧印加部9に接続することができる。このため、プローブ3は、端子部19a〜19dに繋がる複数の配線を選択的に接続させたり、複数の配線をまとめて接続させたりすることができる。
The probe needles 21a to 21d are individually connected to the
また、プローブ3は、液晶パネル2とほぼ同じ大きさの枠の形状を成している。そのため、端子部19a〜19dおよびプローブ針21a〜21dの位置を合わせる際に、プローブ3の枠の内側から光学カメラ16を用いて該位置を確認することができる。
The
上記のように、本実施形態に係る配線欠陥検査装置100は、プローブ3、および、プローブ3と接続された抵抗測定部8を備えており、プローブ3を液晶パネル2に導通させて、それぞれの配線の抵抗値および隣接する配線間の抵抗値などを測定することができる。そして、本実施形態の配線欠陥検査装置100は、プローブ3、プローブ3と接続された電圧印加部9、および、赤外線カメラ5aおよび5bを備え、プローブ3を介して液晶パネル2の配線または配線間に電圧を印加し、欠陥部に電流が流れることによる発熱を赤外線カメラ5aおよび5bを用いて計測し、欠陥部の位置を特定することができる。したがって、本実施形態の配線欠陥検査装置100によれば、1台の検査装置により、抵抗検査および赤外線検査を兼用しておこなうことができる。更に本実施形態では、上述のように、発熱を測定して短絡箇所の位置を特定する判定工程よりも前の段階である前処理工程においてプローブ3に電圧印加することによって、液晶パネル2において配線短絡まで至っていない短絡予備軍である短絡予備部を短絡させて配線短絡にする前処理工程をおこなう。すなわち、抵抗検査および赤外線検査の前の前処理工程を含めて、1つの配線欠陥検査装置100において実現することができる。
As described above, the wiring
(配線欠陥検査方法)
図4は、上記した配線欠陥検査装置100を用いておこなう配線欠陥検査方法のフローチャートである。本実施形態に係る配線欠陥検査方法は、図4に示すように、マザー基板1に形成された複数の液晶パネル2について、ステップS1〜ステップS10のステップにより、順次、配線欠陥検査が実施される。
(Wiring defect inspection method)
FIG. 4 is a flowchart of a wiring defect inspection method performed using the wiring
ステップS1において、配線欠陥検査装置100のアライメントステージ11にマザー基板1が載置され、XY座標軸と平行になるように基板の位置が調整される。
In step S1, the
ステップS2において、プローブ移動手段4によりプローブ3が検査対象となる液晶パネル2の上部に移動され、プローブ針21a〜21dが液晶パネル2の端子部19a〜19dと接触する。
In step S2, the probe moving means 4 moves the
ステップS3において、各種欠陥のモードに対応して、後の抵抗検査するための配線または配線間が選択され、導通させるプローブ針21の切り替えがおこなわれる。 In step S3, corresponding to various defect modes, wirings for subsequent resistance inspection or between the wirings are selected, and the probe needle 21 to be conducted is switched.
ステップS4(前処理工程)において、ステップS3で切り替えられたプローブ針21に電圧が印加される。印加される電圧値は、後の発熱工程において印加される電圧値と同等かそれ以上の強度とする。電圧印加時間が長い方が強く、また印加電圧が大きい方が強い。一例としては、60V、3秒間の電圧印加をおこなう。この電圧印加により、液晶パネル2において配線短絡まで至っていない短絡予備軍である短絡予備部を短絡させて配線短絡(欠陥部23)にする。短絡予備部が欠陥部23に成長すると当該欠陥部23を含む配線が発熱する。なお、ステップS4における電圧印加方法は、連続して印加してもよいし、断続的に複数回印加してもよい。また、電圧印加の開始時点から電圧を徐々に上げるようにしてもよい。
In step S4 (pretreatment step), a voltage is applied to the probe needle 21 switched in step S3. The applied voltage value has a strength equal to or higher than the voltage value applied in the subsequent heat generation step. A longer voltage application time is stronger, and a higher applied voltage is stronger. As an example, a voltage of 60 V and 3 seconds is applied. By applying this voltage, the short-circuit spare part, which is a short-circuit reserve army that does not reach the wiring short-circuit in the
更にステップS4においては、上述のような電圧印加の後、所定の時間、電圧無印加状態を維持する。この電圧無印加時間を設けることによって、電圧印加によって短絡予備部が配線短絡部(欠陥部23)となるとともに配線または配線間に発生した熱を冷ます。無印加状態の維持時間は、特に制限はない。なお、冷却は完全に冷却する必要はなく、例えば0.3秒程度の極短時間でも無印加状態があれば、その間にわずかでも冷却されればよい。 Further, in step S4, the voltage non-application state is maintained for a predetermined time after the voltage application as described above. By providing this voltage non-application time, the short circuit spare part becomes the wiring short circuit part (defect part 23) by the voltage application and the heat generated between the wirings or wirings is cooled. There is no particular limitation on the maintenance time in the non-application state. In addition, it is not necessary to cool completely, for example, if there is a non-application state even for an extremely short time of about 0.3 seconds, it may be cooled even slightly during that time.
ステップS5(抵抗値測定工程)において、抵抗検査がおこなわれる。ステップS5では、選択された配線または配線間の抵抗値が測定され、該抵抗値と、欠陥が無い場合の抵抗値との比較により欠陥の有無が検査される。具体例としては、予めデータ記憶部10に記憶されている抵抗検査閾値とが比較される。ここで、ステップS5で取得された抵抗値が、予めデータ記憶部10に記憶されている抵抗検査閾値よりも大きい場合、この検査中の液晶パネル2に欠陥は無いと特定することができ、後述するステップS9に移行する。一方、ステップS5において取得された抵抗値が、予めデータ記憶部10に記憶されている抵抗検査閾値以下である場合、この検査中の液晶パネル2において配線間に欠陥が有ると特定することができ、続くステップS7に移行する。
In step S5 (resistance value measurement step), a resistance test is performed. In step S5, the resistance value between the selected wirings or wirings is measured, and the presence / absence of a defect is inspected by comparing the resistance value with the resistance value when there is no defect. As a specific example, a resistance test threshold value stored in advance in the
そして、当該検査の結果により欠陥が有ると判明した場合は、測定された該抵抗値がデータ記憶部10に記憶される。
When the inspection result shows that there is a defect, the measured resistance value is stored in the
ここで図5(a)〜(c)では、一例として、画素部17に生じる欠陥部23(配線短絡部)の位置を模式的に示している。
Here, in FIGS. 5A to 5C, as an example, the position of the defective portion 23 (wiring short-circuit portion) generated in the
図5(a)は、例えば、走査線および信号線のように、配線Xおよび配線Yが上下に交差する液晶パネルにおいて、当該交差部分において配線Xと配線Yとが短絡している欠陥部23を示している。導通させるプローブ針21を、図3に示した21aと21dとの組または21bと21cとの組に切り替え、配線X1〜X10および配線Y1〜Y10に関して1対1で配線間の抵抗値を測定することにより、欠陥部23の有無と位置を特定することができる。
FIG. 5A shows, for example, in a liquid crystal panel in which the wiring X and the wiring Y intersect vertically like the scanning line and the signal line, the
図5(b)は、例えば、走査線および補助容量線のような、隣接する配線Xの配線間において短絡した欠陥部23を示している。このような欠陥部23は、導通させるプローブ針21を、21bの奇数番と21dの偶数番との組に切り替えて、配線X1〜X10の隣り合う配線間の抵抗値を測定することにより、欠陥部23の有る配線を特定することができる。そして、検査の結果により欠陥が有ると判明した場合、測定された該抵抗値がデータ記憶部10に記憶される。
FIG. 5B shows a
図5(c)は、例えば、信号線および補助容量線のような、隣接する配線Yの配線間において短絡した欠陥部23を示している。このような欠陥部23は、導通させるプローブ針21を、21aの奇数番と21cの偶数番との組に切り替えて、配線Y1〜Y10の隣り合う配線間の抵抗値を測定することにより、欠陥部23の有る配線を特定することができる。そして、検査の結果により欠陥が有ると判明した場合、測定された該抵抗値がデータ記憶部10に記憶される。
FIG. 5C shows a
ステップS6において、ステップS5において検査された欠陥部23の有無により、赤外線検査をおこなうか否かが判断される。欠陥部23が有る場合は赤外線検査をおこなうためにステップS7に移行し、欠陥部23がない場合は赤外線検査をおこなわずにステップS9に移行する。このステップS6は、抵抗値測定工程の一部であるといえる。
In step S6, it is determined whether or not to perform infrared inspection based on the presence or absence of the
例えば、図5(a)に示すように、配線Xおよび配線Yが交差する箇所において欠陥部23が生じる場合は、配線間の抵抗検査により、配線X4および配線Y4に異常が検出されるので、欠陥部23の位置まで特定することができる。そのため、図5(a)に示す欠陥部23の場合は、その位置を赤外線検査により特定(ステップS6)することを必ずしも要しない。つまり、配線Xと配線Yのすべての組み合わせ毎に抵抗検査するのであれば、位置特定もできるので、赤外線検査は不要となる。しかし、組み合わせ数は膨大であるため長時間を要する。例えば、フルハイビジョン用液晶パネルの場合、配線Xが1080本、配線Yが1920本なので、全組み合わせは約207万通りとなる。このような組み合わせ毎に抵抗検査をすると、タクトが長時間となり、検査処理能力が大幅に低くなってしまい、現実的ではない。そのため、配線Xと配線Yのすべての組み合わせをいくつかにまとめて抵抗検査をすることで、抵抗検査回数を削減できる。例えば、一つにまとめた配線Xと、一つにまとめた配線Yとの間で抵抗検査をおこなえば、この抵抗検査回数はわずか1回となる。しかしながら、抵抗検査により、配線間の短絡を検出することはできるが、位置を特定することはできない。そのため、欠陥部23の位置を赤外線検査により特定することが必要となる。
For example, as shown in FIG. 5A, when a
一方、図5(b)または図5(c)のように、隣接する配線間において欠陥部23が生じる場合は、一対の配線、例えば、配線X3と配線X4との間に欠陥部が有ることは特定することができる。しかし、その配線の長さ方向においては欠陥部23の位置は特定することができないため、欠陥部23の位置を赤外線検査により特定することが必要となる。
On the other hand, as shown in FIG. 5 (b) or FIG. 5 (c), when a
隣り合う配線間の抵抗検査は膨大な数であるため長時間を要する。例えば、フルハイビジョン用液晶パネルの場合、隣り合う配線X間の抵抗検査回数は1079回、隣り合う配線Y間の抵抗検査回数は1919回となる。図5(b)の場合のような隣り合う配線X間の抵抗検査の場合、すべてのX奇数番と、すべてのX偶数番との間で抵抗検査をおこなえば、この抵抗検査回数はわずか1回となる。図5(c)の場合のような隣り合う配線Y間の抵抗検査の場合、すべてのY奇数番と、すべてのY偶数番との間で抵抗検査をおこなえば、この抵抗検査回数はわずか1回となる。しかしながら、抵抗検査により、配線間の短絡を検出することはできるが、位置を特定することはできない。そのため、欠陥部23の位置を赤外線検査により特定することが必要となる。
Since the resistance inspection between adjacent wirings is enormous, it takes a long time. For example, in the case of a full high-definition liquid crystal panel, the number of resistance inspections between adjacent wires X is 1079 times, and the number of resistance inspections between adjacent wires Y is 1919 times. In the case of resistance inspection between adjacent wirings X as in the case of FIG. 5B, if resistance inspection is performed between all X odd numbers and all X even numbers, the number of resistance inspections is only one. Times. In the case of resistance inspection between adjacent wirings Y as in FIG. 5C, if resistance inspection is performed between all Y odd numbers and all Y even numbers, the number of resistance inspections is only one. Times. However, a short circuit between wirings can be detected by resistance inspection, but the position cannot be specified. Therefore, it is necessary to specify the position of the
ステップS7(判定工程、発熱工程)において、赤外線検査が必要と判断された液晶パネル2に関して赤外線検査がおこなわれる。ステップS7では、ステップS5においてデータ記憶部10に記憶された抵抗値に基づいて電圧値を設定し、該電圧値の電圧が電圧印加部9により上記液晶パネル2に印加される。具体的には、本実施形態では、ステップS5において取得した抵抗値の平方根に比例する印加電圧V(ボルト)を、上記液晶パネル2に印加する。すなわち、ステップS7では、印加電圧V(ボルト)を以下の式(1);
In step S7 (determination step, heat generation step), an infrared inspection is performed on the
と設定する。 And set.
ここで、単位時間当たりの発熱量J(ジュール)は、以下の式(2); Here, the calorific value J (joule) per unit time is expressed by the following formula (2):
と表されるから、上記式(1)および(2)より、単位時間当たりの発熱量Jは以下の式(3); From the above formulas (1) and (2), the calorific value J per unit time is represented by the following formula (3);
と表される。 It is expressed.
すなわち、式(1)に基づいて、抵抗値の平方根に比例する印加電圧V(ボルト)を液晶パネル2に印加することにより、単位時間当たりの発熱量を一定にすることができる。
That is, by applying an applied voltage V (volt) proportional to the square root of the resistance value to the
したがって、基板の種類または基板上における欠陥部23の発生場所等の短絡原因により、欠陥部23を含む短絡経路の抵抗値は大きく変動するが、本実施形態のステップS5をおこなうことにより、単位時間当たりの発熱量を一定にすることができる。
Therefore, although the resistance value of the short circuit path including the
このようにステップS7によれば、抵抗検査により欠陥の有無を判断し、欠陥が有ると判断された場合は液晶パネル2の短絡経路における抵抗値が取得され、該抵抗値に基づいて特定された電圧を液晶パネル2に印加する。これにより、欠陥部23または配線部の何れかが十分に発熱するため、赤外線検査の際に欠陥の位置を容易に認識することができる。また、欠陥部23および配線部の発熱量が足りずに欠陥部23の位置が分からないということもない。更に、高電圧がかかりすぎて欠陥部23が焼き切れてしまったりすることもないため、赤外線検査の際に欠陥部23の位置を安定して特定することができる。
Thus, according to step S7, the presence / absence of a defect is determined by resistance inspection. When it is determined that there is a defect, the resistance value in the short-circuit path of the
なお、ステップS7の電圧調整は、図1に示す制御部7が電圧印加部9を制御しておこなう。 The voltage adjustment in step S7 is performed by the control unit 7 shown in FIG.
ステップS8(判定工程、位置特定工程)において、上記電圧が印加されることにより電流が生じて発熱した欠陥部23からの赤外光を検出するために、赤外線カメラを用いて欠陥部23を撮影する。本実施形態では、マクロ計測用の赤外線カメラ5aと、ミクロ計測用の赤外線カメラ5bとを備え、まずは液晶パネル2の広範囲を視野内に収めることができるマクロ計測用の赤外線カメラ5aを用いて、必要に応じてマクロ計測用の赤外線カメラ5aを走査して欠陥部23の位置を特定する。続いて、必要に応じて、発熱部の周辺をミクロ計測用の赤外線カメラ5bを用いて計測してもよい。マクロ計測用の赤外線カメラ5aにより、発熱部の位置が特定されているため、ミクロ計測用の赤外線カメラ5bの視野内に、発熱部が位置するように、カメラを移動させることができ、欠陥部23の座標位置を高精度に特定したり、あるいは修正に必要な形状等の情報についての計測をおこなうことができる。なお、本実施形態では、マクロ計測用の赤外線カメラ5aと、ミクロ計測用の赤外線カメラ5bとを備えて2段階での撮影をおこなっているが、本発明はこれに限定されるものではなく、1つの赤外線カメラを用いて1段階での撮影をおこなう構成であってもよい。あるいは、後述する変形例のような撮影ステップを実施してもよい。
In step S8 (determination step, position specifying step), in order to detect infrared light from the
ここで、上記短絡経路は、配線部分と欠陥部23とから構成されているので、短絡経路の発熱量Jは、配線部分の発熱量J1と、欠陥部23の発熱量J2とから構成される。
Here, the short circuit path, which is configured from the wiring portion and the
そして、以下のように;
(a)欠陥部23の抵抗値が比較的小さい場合、この欠陥部23の発熱量J2は小さくなる。しかし、上述のように短絡経路の発熱量Jは一定であるので、欠陥部23の発熱量J2が小さくなることにより、配線部分の発熱量J1が大きくなる。したがって、赤外線画像には、よく発熱している配線部分を容易に認識することができる。そして、この認識された部分を更に解析して、配線と配線とが短絡している部分を特定することにより、欠陥部23を検出することができる。
And as follows:
(A) when the resistance of the
(b)欠陥部23の抵抗値が比較的大きい場合、この欠陥部23の発熱量J2は大きくなる。この場合、上述のように短絡経路の発熱量Jは一定であるので、欠陥部23の発熱量J2が大きくなることにより、配線部分の発熱量J1が小さくなる。したがって、赤外線画像には、よく発熱している欠陥部23を容易に認識することができる。
(B) when the resistance of the
(c)欠陥部23の抵抗値が小さくもなく大きくもない場合、上述のように、短絡経路の発熱量Jは一定であるので、欠陥部23も配線部分も同程度に発熱することになる。したがって、赤外線画像から、欠陥部23も配線部分も容易に認識することができる。
(C) When the resistance value of the
以上の(a)から(c)により、欠陥部23または配線部の何れかは十分に発熱するため、撮影された赤外線画像において、電流が流れる欠陥部23または配線部の温度が周辺よりも高く表示される。これにより、容易に欠陥部23の位置が特定される。特定された該位置は、データ記憶部10に記憶される。
According to the above (a) to (c), either the
ステップS9において、検査中の液晶パネル2について、各種欠陥モードの全検査が終了しているか否かが判断され、未検査の欠陥モードがある場合、ステップS3に戻る。そして、次の欠陥モードに合わせてプローブ3の接続が切り替えられ、欠陥検査が繰り返される。ここで、欠陥モードとは、図5に示したような欠陥部23の種類である。図5では、3つの欠陥モードを示している。すなわち、図5(a)の配線Xと配線Yとの短絡欠陥モード、図5(b)の配線X間の短絡欠陥モード、図5(c)の配線Y間の短絡欠陥モードである。
In step S9, it is determined whether or not all inspections in various defect modes have been completed for the
ステップS10において、検査中のマザー基板1について、全ての液晶パネル2の欠陥検査が終了しているか否かが判断され、未検査の液晶パネル2が残っている場合、ステップS2に戻る。そして、次の検査対象となる液晶パネル2にプローブが移動されて、欠陥検査が繰り返される。
In step S10, it is determined whether or not the defect inspection of all the
(本実施形態の作用効果)
本実施形態によれば、電圧を印加しない状態では欠陥部23とは言えない配線短絡の前の段階の‘短絡予備軍’である短絡予備部であっても、赤外線カメラを用いて検出することができる。
(Operational effect of this embodiment)
According to this embodiment, even if it is a short circuit spare part which is a 'short circuit reserve army' in a stage before a wiring short circuit that cannot be said to be a
ここで、本実施形態の作用効果を、比較例の問題点を指摘しつつ説明する。図6は、比較例の液晶パネルにおいて、上述した発熱工程を実施した場合の、当該液晶パネルに配された配線の電圧印加時間と温度上昇値との関係を示したグラフ図である。図6では、2秒間電圧印加したときに1℃以上温度上昇(発熱)する箇所を、欠陥部として検出する。すなわち、図6の欠陥Aを検出することができる。ここで、欠陥Aは、この電圧印加開始前より配線が短絡したいわゆる真欠陥である。ここで、図6には、欠陥Bの温度上昇が示されているが、欠陥Bはこの電圧印加開始前は、未だ短絡に至っていない欠陥予備軍(短絡予備部)である。この欠陥Bは、電圧印加開始後1.5秒後に配線短絡(真欠陥)に成長する欠陥である。すると、この欠陥Bが、電圧印加開始後1.5秒後に真欠陥に成長して、1.5秒以降から徐々に発熱する。しかしながら、欠陥Bは、電圧印加開始後2秒後となっても、閾値である温度上昇1℃に満たない。すなわち、比較例では、この欠陥Bは欠陥として位置特定工程においても位置が特定されない。このように欠陥Bが見逃されると、後工程で液晶パネルもしくは当該液晶パネルを搭載した液晶表示装置に悪影響を及ぼす。そこで、本実施形態では、発熱工程および位置特定工程の前の段階で、電圧を印加して、欠陥Bを真欠陥として成長させて、発熱工程の電圧印加開始時点で、図6の欠陥Aと同じく既に真欠陥となった状態にすることができる。このため、発熱工程および位置特定工程において、位置が特性され、上述のような修復処理を施すことができる。すなわち、本実施形態の配線欠陥検査方法によれば、正確な判定を実施することができるという効果を奏する。 Here, the effect of this embodiment is demonstrated, pointing out the problem of a comparative example. FIG. 6 is a graph showing the relationship between the voltage application time and the temperature rise value of the wiring arranged in the liquid crystal panel when the above-described heat generation process is performed in the liquid crystal panel of the comparative example. In FIG. 6, a portion where the temperature rises (heat generation) by 1 ° C. or more when a voltage is applied for 2 seconds is detected as a defective portion. That is, the defect A in FIG. 6 can be detected. Here, the defect A is a so-called true defect in which the wiring is short-circuited before the voltage application is started. Here, FIG. 6 shows an increase in temperature of the defect B, but the defect B is a defect reserve army (short-circuit reserve part) that has not yet been short-circuited before the start of voltage application. This defect B is a defect that grows into a wiring short circuit (true defect) 1.5 seconds after the start of voltage application. Then, the defect B grows into a true defect 1.5 seconds after the start of voltage application, and gradually generates heat from 1.5 seconds onward. However, the defect B does not reach the threshold temperature increase of 1 ° C. even after 2 seconds from the start of voltage application. That is, in the comparative example, the position of the defect B is not specified as a defect even in the position specifying process. If the defect B is overlooked in this way, it adversely affects the liquid crystal panel or the liquid crystal display device equipped with the liquid crystal panel in a subsequent process. Therefore, in the present embodiment, a voltage is applied at a stage before the heat generation process and the position specifying process, and the defect B is grown as a true defect. Similarly, it can be in a state where it has already become a true defect. For this reason, in the heat generation process and the position specifying process, the position is characterized, and the repairing process as described above can be performed. That is, according to the wiring defect inspection method of the present embodiment, there is an effect that accurate determination can be performed.
また、上記の構成によれば、前処理工程において、電圧を印加して短絡予備部を配線短絡部に成長させた後、電圧無印加状態を所定時間維持する。これにより、前処理工程において、電圧印加により温度上昇した短絡経路(短絡予備部から成長した配線短絡部を含む短絡経路)が冷めて、赤外線カメラによる検査の開始時点では、元から在る配線短絡部と、短絡予備部から成長した配線短絡部とで温度を統一することができる。そのため、元から在る配線短絡部と、短絡予備部から成長した配線短絡部とにおけるそれぞれの電圧印加による温度上昇を同一条件で開始することができる。よって、より一層正確な判定を実施することができる。 Moreover, according to said structure, after applying a voltage and making a short circuit preliminary part grow into a wiring short circuit part in a pre-processing process, a voltage non-application state is maintained for a predetermined time. As a result, in the pretreatment process, the short circuit path (the short circuit path including the wiring short circuit part grown from the short circuit preparatory part) that has risen in temperature due to voltage application is cooled, and the wiring short circuit that originally existed at the start of the inspection by the infrared camera The temperature can be unified between the portion and the wiring short-circuit portion grown from the short-circuit spare portion. Therefore, the temperature rise by voltage application in the wiring short-circuit portion originally present and the wiring short-circuit portion grown from the short-circuit spare portion can be started under the same conditions. Therefore, a more accurate determination can be performed.
このように本実施形態によれば、液晶パネルの配線または配線間に電流の向きを考慮しないで電圧を印加するという簡易な手法によって、検査不良を回避することができる。 As described above, according to the present embodiment, it is possible to avoid the inspection failure by a simple method of applying a voltage without considering the direction of the current between the wirings of the liquid crystal panel or between the wirings.
(変形例)
本実施形態では、図1に示すように、配線の抵抗値を測定する抵抗測定部8が設けられた構成について説明したが、本発明はこれに限定されるものではなく、配線の予め測定された抵抗値を取り込むデータ取り込み部(不図示)を備えた構成として、制御部7は、上記データ取り込み部によって取り込まれた抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっていてもよい。
(Modification)
In the present embodiment, as shown in FIG. 1, the configuration provided with the
このように構成することによって、抵抗測定を別装置において実施するため、抵抗測定と赤外線カメラ撮像を並行して動作することができ、処理能力を向上させることが可能となる。 With this configuration, since resistance measurement is performed in a separate device, resistance measurement and infrared camera imaging can be operated in parallel, and the processing capability can be improved.
〔実施形態2〕
本発明に係る他の実施形態について説明する。本実施形態においては、実施形態1における装置と同様の装置を用いる。上述の実施形態1では、ステップS7において、ステップS5において取得した抵抗値の平方根に比例する印加電圧V(ボルト)を液晶パネル2に印加する。これに対して、本実施形態では、ステップS5において取得した抵抗値に比例する印加電圧V(ボルト)を、液晶パネル2(図1の(b)および図2)に印加する。
[Embodiment 2]
Another embodiment according to the present invention will be described. In the present embodiment, a device similar to the device in the first embodiment is used. In the first embodiment described above, in step S7, the applied voltage V (volt) proportional to the square root of the resistance value acquired in step S5 is applied to the
具体的には、本実施形態のステップS6では、印加電圧V(ボルト)を以下の式(4); Specifically, in step S6 of the present embodiment, the applied voltage V (volt) is changed to the following formula (4);
と設定する。ここで、電流I(アンペア)は次の式(5); And set. Here, the current I (ampere) is expressed by the following formula (5);
となる。つまり、印加電圧を適切に定めることにより、電流を一定にすることができる。 It becomes. That is, the current can be made constant by appropriately determining the applied voltage.
ここで、基板に形成された配線の抵抗値Rは、次の式(6); Here, the resistance value R of the wiring formed on the substrate is expressed by the following equation (6):
であり、電気抵抗率ρおよび断面積Aは、配線の種類および場所によって決まっている定数である。したがって、単位長さ当たりの配線の抵抗値R/L=ρ/Aも定数となる。すなわち、配線の種類および場所ごとに付与した番号をiとすると、配線iの単位長さ当たりの抵抗値r(i)は、次の式(7); The electrical resistivity ρ and the cross-sectional area A are constants determined by the type and location of the wiring. Therefore, the resistance value R / L = ρ / A of the wiring per unit length is also a constant. That is, if the number assigned to each wiring type and location is i, the resistance value r (i) per unit length of the wiring i is expressed by the following equation (7):
と表される。 It is expressed.
したがって、配線iの単位長さ当たりの配線iの発熱量は、上記式(2)、(5)および(7)より、次の式(8); Therefore, the calorific value of the wiring i per unit length of the wiring i is expressed by the following formula (8) from the above formulas (2), (5) and (7):
となる。 It becomes.
ここで、図7は、短絡経路を説明するための図であり、薄膜トランジスタ基板の電気的配線図の一例である。図7の薄膜トランジスタ基板は、ガラス基板上に走査線(配線)31〜35と信号線(配線)41〜45が格子状に配置され、各交点には図示しない薄膜トランジスタおよび透明画素電極が接続された、全体で5×5画素が形成された基板である。この薄膜トランジスタ基板と、図示しない共通電極基板とを平行に配置して、その間に液晶が封入したものが、液晶パネルである。また、薄膜トランジスタ基板には、図7に示すように、走査線の各引き出し線31p〜35pの先端部を共通線30により共通に接続して静電破壊を防止するようにしている。信号線についても同様である。図7に示す薄膜トランジスタ基板では、走査線33と信号線43との間に、短絡箇所50が形成されている。このような薄膜トランジスタ基板において、短絡経路が引き出し線33p→走査線33→短絡箇所50→信号線43→引き出し線43pのように分けられた場合を考えると、単位長さ当たりの走査線33および信号線43の発熱量を、それぞれ一定にすることができる。
Here, FIG. 7 is a diagram for explaining the short-circuit path, and is an example of an electrical wiring diagram of the thin film transistor substrate. In the thin film transistor substrate of FIG. 7, scanning lines (wirings) 31 to 35 and signal lines (wirings) 41 to 45 are arranged in a grid pattern on a glass substrate, and thin film transistors and transparent pixel electrodes (not shown) are connected to each intersection. This is a substrate on which 5 × 5 pixels are formed as a whole. A thin film transistor substrate and a common electrode substrate (not shown) are arranged in parallel and a liquid crystal is sealed between them, which is a liquid crystal panel. In addition, as shown in FIG. 7, the leading end portions of the
したがって、短絡箇所の電気抵抗の大小に関わらず、あらかじめ定数mを適切に定めておくことにより、赤外線画像により、走査線33および信号線43を安定して認識することができる。
Accordingly, the scanning line 33 and the
そして、この認識された配線部分を更に解析して、走査線33と信号線43とが短絡している部分を特定することにより、短絡箇所を特定することができる。もし、短絡箇所の抵抗値が高い場合、短絡箇所の発熱量が大きくなるため、赤外線画像から短絡箇所を容易に特定することができる。
Then, by further analyzing the recognized wiring portion and specifying a portion where the scanning line 33 and the
また、配線の抵抗値に基づいて電圧を定めるには、制御部7が上記式(1)ないしは式(4)を計算する処理をその都度実行すればよい。あるいは、抵抗値と電圧との関係を予めテーブルにして記憶しておき、制御部7がこのテーブルをその都度参照して、抵抗値から電圧を定めればよい。 Further, in order to determine the voltage based on the resistance value of the wiring, the control unit 7 may execute the process of calculating the above formula (1) or formula (4) each time. Alternatively, the relationship between the resistance value and the voltage may be stored in advance as a table, and the control unit 7 may refer to this table each time and determine the voltage from the resistance value.
以上のように、本実施形態の配線欠陥検査方法および配線欠陥検査装置によっても、実施形態1と同様に、欠陥を赤外線画像により認識することができる。 As described above, also by the wiring defect inspection method and the wiring defect inspection apparatus of the present embodiment, defects can be recognized from an infrared image as in the first embodiment.
以上、本発明に係る実施形態について説明したが、本発明は上記の実施形態に限定されるものではない。本請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 As mentioned above, although embodiment which concerns on this invention was described, this invention is not limited to said embodiment. Various modifications can be made within the scope of the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments are also included in the technical scope of the present invention.
本発明は、液晶パネルなどの配線を有する半導体基板の配線状態の検査に用いることができる。 The present invention can be used for inspection of a wiring state of a semiconductor substrate having wiring such as a liquid crystal panel.
1 マザー基板(半導体基板)
2 液晶パネル(半導体基板)
3 プローブ
4 プローブ移動手段
5a、5b 赤外線カメラ
6 カメラ移動手段
7 制御部(制御部)
8 抵抗測定部
9 電圧印加部
10 データ記憶部
11 アライメントステージ
12、16 光学カメラ
13a、13b、13c、13d、13e、13f ガイドレール
14a、14b、14d、14d マウント部
17 画素部
18 駆動回路部
19a、19b、19c、19d 端子部
21a、21b、21c、21d プローブ部
23 欠陥部(配線短絡部)
30、40a、40b 共通線
31、32、33、34、35 走査線
31p、32p、33p、34p、35p 走査線引出線
41、42、43、44、45 信号線
41p、42p、43p、44p、45p 信号線引出線
50 短絡箇所
100 配線欠陥検査装置
1 Mother board (semiconductor board)
2 Liquid crystal panel (semiconductor substrate)
DESCRIPTION OF
8 Resistance measurement unit 9
30, 40a,
Claims (7)
上記判定工程よりも先に、
上記配線に電圧を印加して、当該印加後には電圧無印加状態を所定時間維持する前処理工程を含む、ことを特徴とする配線欠陥検査方法。 A voltage is applied to the wiring provided on the semiconductor substrate to generate heat in the short-circuit path including the wiring short-circuit portion. Including a determination step for identifying
Prior to the determination step,
A wiring defect inspection method comprising a pretreatment step of applying a voltage to the wiring and maintaining a voltage non-application state for a predetermined time after the application.
上記判定工程は、
上記抵抗値測定工程において上記配線短絡部を有すると判定された半導体基板の該配線短絡部を含む短絡経路に、該抵抗値測定工程で測定された抵抗値に基づいて特定された電圧を印加して、該短絡経路を発熱させる発熱工程と、
上記発熱工程において発熱した短絡経路を、赤外線カメラで撮影して、該撮影の情報に基づいて上記配線短絡部の位置を特定する位置特定工程と、
を含む、ことを特徴とする請求項1に記載の配線欠陥検査方法。 Between the pretreatment step and the determination step, by measuring the resistance value of the wiring, including a resistance value measurement step of determining the presence or absence of a wiring short-circuit portion,
The determination process is as follows:
A voltage specified based on the resistance value measured in the resistance value measurement step is applied to a short-circuit path including the wiring short-circuit portion of the semiconductor substrate determined to have the wiring short-circuit portion in the resistance value measurement step. A heating step for generating heat in the short circuit path;
Shooting the short-circuit path that has generated heat in the heat generation step with an infrared camera, and specifying the position of the wiring short-circuit portion based on the information of the shooting,
The wiring defect inspection method according to claim 1, further comprising:
上記電圧印加部を制御する制御部と、
上記制御部による制御を受けた電圧印加によって発熱した半導体基板から赤外線を検出する赤外線カメラと、
を備えており、
上記制御部は、上記赤外線カメラによる上記赤外線の検出の前に、上記配線に電圧を印加して、当該印加後には電圧無印加状態を所定時間維持するように、上記電圧印加部を制御する、ことを特徴とする配線欠陥検査装置。 A voltage application unit for applying a voltage to the wiring provided on the semiconductor substrate;
A control unit for controlling the voltage application unit;
An infrared camera that detects infrared rays from a semiconductor substrate that has generated heat by voltage application under the control of the control unit;
With
The control unit controls the voltage application unit so that a voltage is applied to the wiring before the infrared camera is detected by the infrared camera, and a voltage non-application state is maintained for a predetermined time after the application. A wiring defect inspection apparatus characterized by the above.
上記制御部は、上記赤外線カメラによる上記赤外線の検出の際に、上記データ取り込み部によって取り込まれた抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっている、ことを特徴とする請求項5に記載の配線欠陥検査装置。 It further includes a data capturing unit that captures a resistance value measured in advance of the wiring,
The control unit is configured to control the voltage value of the applied voltage for the heat generation based on the resistance value captured by the data capturing unit when the infrared camera detects the infrared light. The wiring defect inspection apparatus according to claim 5.
上記制御部は、上記赤外線カメラによる上記赤外線の検出の際に、上記抵抗測定部によって測定された抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっている、ことを特徴とする請求項5に記載の配線欠陥検査装置。 It further comprises a resistance measurement unit for measuring the resistance value of the wiring,
The control unit is configured to control the voltage value of the applied voltage for the heat generation based on the resistance value measured by the resistance measurement unit when detecting the infrared ray by the infrared camera. The wiring defect inspection apparatus according to claim 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011254411A JP2013108854A (en) | 2011-11-21 | 2011-11-21 | Wiring defect inspection method and wiring defect inspection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011254411A JP2013108854A (en) | 2011-11-21 | 2011-11-21 | Wiring defect inspection method and wiring defect inspection apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013108854A true JP2013108854A (en) | 2013-06-06 |
Family
ID=48705753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011254411A Pending JP2013108854A (en) | 2011-11-21 | 2011-11-21 | Wiring defect inspection method and wiring defect inspection apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013108854A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03245125A (en) * | 1990-02-23 | 1991-10-31 | Casio Comput Co Ltd | Pretreatment for inspecting disconnection of liquid crystal display element |
JPH0472552A (en) * | 1990-07-13 | 1992-03-06 | Hitachi Ltd | Thin film transistor base and method and device for inspecting it |
JPH06201746A (en) * | 1992-11-11 | 1994-07-22 | Matsushita Electric Ind Co Ltd | Inspecting method for matrix display device |
JPH06207914A (en) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | Method and apparatus for detecting defect, and infrared detecting method and apparatus |
JP2001296560A (en) * | 2001-02-26 | 2001-10-26 | Sharp Corp | Method for detecting defects of active matrix substrate or active matrix liquid crystal panel, and defect detection device |
-
2011
- 2011-11-21 JP JP2011254411A patent/JP2013108854A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03245125A (en) * | 1990-02-23 | 1991-10-31 | Casio Comput Co Ltd | Pretreatment for inspecting disconnection of liquid crystal display element |
JPH0472552A (en) * | 1990-07-13 | 1992-03-06 | Hitachi Ltd | Thin film transistor base and method and device for inspecting it |
JPH06201746A (en) * | 1992-11-11 | 1994-07-22 | Matsushita Electric Ind Co Ltd | Inspecting method for matrix display device |
JPH06207914A (en) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | Method and apparatus for detecting defect, and infrared detecting method and apparatus |
JP2001296560A (en) * | 2001-02-26 | 2001-10-26 | Sharp Corp | Method for detecting defects of active matrix substrate or active matrix liquid crystal panel, and defect detection device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5705976B2 (en) | Wiring defect inspection method, wiring defect inspection apparatus, and semiconductor substrate manufacturing method | |
JP5628410B2 (en) | Defect inspection method, defect inspection apparatus, and substrate manufacturing method | |
JP5744212B2 (en) | Wiring defect detection method, wiring defect detection apparatus, and semiconductor substrate manufacturing method | |
JP5628139B2 (en) | Wiring defect inspection method | |
TWI743067B (en) | Systems and methods for facilitating inspection of a device under test comprising a plurality of panels | |
JP5261540B2 (en) | Defect inspection apparatus and defect inspection method | |
JP5323906B2 (en) | Wiring defect detection method and wiring defect detection apparatus | |
WO2013145839A1 (en) | Defect detection apparatus | |
WO2013128738A1 (en) | Defect detection method, defect detection device, and method for producing semiconductor substrate | |
JP5590043B2 (en) | TFT substrate inspection apparatus and TFT substrate inspection method | |
JP5352066B2 (en) | Electronic circuit board manufacturing equipment | |
JP2013250098A (en) | Method and apparatus for detecting wiring defect, and method for manufacturing wiring board | |
JP2013108854A (en) | Wiring defect inspection method and wiring defect inspection apparatus | |
JP2014153177A (en) | Inspection device and inspection method | |
JP2014025902A (en) | Method and apparatus for detecting defects, and method of manufacturing semiconductor substrates | |
JP5893436B2 (en) | Tip position specifying method and tip position specifying device for specifying the tip position of a line area displayed as an image, and position specifying method and position specifying device for specifying the position of a short-circuit defect | |
KR102070056B1 (en) | System and method of testing organic light emitting display device | |
CN112327527A (en) | Device and method for positioning abnormal position of line | |
JP2010085247A (en) | Method and device for inspecting tft array | |
JP2014009965A (en) | Wiring defect inspection device, wiring defect inspection method, and semiconductor substrate manufacturing method | |
JP2018081811A (en) | Observation device and observation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160517 |