JP2834935B2 - Active matrix display element and method of manufacturing the same - Google Patents

Active matrix display element and method of manufacturing the same

Info

Publication number
JP2834935B2
JP2834935B2 JP15231592A JP15231592A JP2834935B2 JP 2834935 B2 JP2834935 B2 JP 2834935B2 JP 15231592 A JP15231592 A JP 15231592A JP 15231592 A JP15231592 A JP 15231592A JP 2834935 B2 JP2834935 B2 JP 2834935B2
Authority
JP
Japan
Prior art keywords
line
lines
common
active matrix
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15231592A
Other languages
Japanese (ja)
Other versions
JPH05341246A (en
Inventor
英治 丸本
橘  誠
裕伸 藤野
伸行 川瀬
一男 岡村
竜也 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP15231592A priority Critical patent/JP2834935B2/en
Publication of JPH05341246A publication Critical patent/JPH05341246A/en
Application granted granted Critical
Publication of JP2834935B2 publication Critical patent/JP2834935B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリクス
型表示素子の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an active matrix display device.

【0002】[0002]

【従来の技術】マトリクス型液晶表示素子には、単純マ
トリクスとアクティブマトリクスの2方式がよく知られ
ている。いずれの方式の表示素子も互いに電極を設けた
2枚の透明な電極基板を対向配設し、両基板の間に表示
媒体として機能する液晶材料を封入した構造を有してい
る。アクティブマトリクス方式の表示素子の場合は、上
記構造に加えて基板上に走査線及び信号線が縦横に配線
され、走査線と信号線が交わるところにスイッチング素
子が設けられている。スイッチング素子としては薄膜ト
ランジスタやMIM(Metal Insulator Metal)などの
ダイオードが用いられる。
2. Description of the Related Art Two types of matrix type liquid crystal display devices, a simple matrix and an active matrix, are well known. Both types of display elements have a structure in which two transparent electrode substrates provided with electrodes are disposed to face each other, and a liquid crystal material functioning as a display medium is sealed between the two substrates. In the case of an active matrix display element, in addition to the above structure, scanning lines and signal lines are arranged vertically and horizontally on a substrate, and a switching element is provided at a position where the scanning line and the signal line intersect. As the switching element, a thin film transistor or a diode such as MIM (Metal Insulator Metal) is used.

【0003】液晶表示素子は、年々画面の大型化、高精
細化が図られ、1画面の絵素数が多くなってくると欠陥
の増大による歩留りの低下が問題になる。この欠陥には
点欠陥、線欠陥、表示ムラ等があるが、何れも表示素子
の製造工程において検査段階で検出されればほとんど修
復可能なものなので、検査の精度が重要になってくる。
The size and resolution of the liquid crystal display element are increased year by year, and when the number of picture elements on one screen increases, the yield is reduced due to an increase in defects. These defects include point defects, line defects, display unevenness, and the like. All of them can be almost repaired if they are detected at the inspection stage in the manufacturing process of the display element, so the inspection accuracy becomes important.

【0004】従来からよく用いられている、アクティブ
マトリクス型液晶表示素子の製造過程における検査とし
ては、2種類の方法がある。他の検査方法もあるが、検
出精度等に問題がある。
[0004] There are two types of inspections conventionally used in the manufacturing process of an active matrix type liquid crystal display element. There are other inspection methods, but there is a problem in detection accuracy and the like.

【0005】第1の方法は、スイッチング素子などを設
けたアクティブマトリクス基板に、所定の信号を入力
し、その特性からパターンの異常を検出し、欠陥部分を
特定する方法である。この方法では、1つの絶縁性基板
(以下元基板と称す)から複数のアクティブマトリクス
基板を製造する場合に、元基板のままで検査を行うこと
が可能であり、検査効率がよい。
The first method is a method in which a predetermined signal is input to an active matrix substrate provided with switching elements and the like, a pattern abnormality is detected from its characteristics, and a defective portion is specified. In this method, when a plurality of active matrix substrates are manufactured from one insulating substrate (hereinafter, referred to as an original substrate), the inspection can be performed with the original substrate as it is, and the inspection efficiency is high.

【0006】第2の方法は、対向電極が配設された対向
基板と貼り合わせ、表示媒体を封入して表示素子にした
後で、信号線、走査線及び対向電極に所定の電圧を印加
することにより得られる表示状態から異常を検出し、欠
陥部分を特定する方法である。この方法によれば、表示
不良にいたるほとんど全ての欠陥を検出することができ
検査精度に於て優れている。
In a second method, a predetermined voltage is applied to a signal line, a scanning line, and a counter electrode after bonding a display medium and bonding the display medium to a counter substrate on which a counter electrode is provided to form a display element. This is a method of detecting an abnormality from the display state obtained as a result and identifying a defective portion. According to this method, almost all defects such as display defects can be detected, and the inspection accuracy is excellent.

【0007】以上アクティブマトリクス方式の表示素子
の検査方法について述べたが、単純マトリクス方式の表
示素子についても同様である。
Although the method of inspecting an active matrix type display element has been described above, the same applies to a simple matrix type display element.

【0008】[0008]

【発明が解決しようとする課題】上述した2種の検査方
法にはそれぞれ以下のような問題点がある。
The above two inspection methods have the following problems, respectively.

【0009】第1の方法では、アクティブマトリクス基
板のみを検査しているため、実際に、対向基板と貼り合
わせ、表示媒体を封入して表示素子としたときに発生す
る全ての欠陥を検出するには至っておらず、検査精度に
問題がある。
In the first method, since only the active matrix substrate is inspected, it is necessary to actually detect all the defects that occur when the display element is bonded to the counter substrate and the display medium is sealed. Is not reached, and there is a problem in the inspection accuracy.

【0010】第2の方法では、表示素子として完成させ
た後に検査を行っているため、1表示素子毎の処理とな
り、1つの元基板から複数の表示素子のアクティブマト
リクス基板を製造する今日の製造方法においては検査効
率が悪い。又、多くの機種の表示素子の製造工程に於
て、共通の装置で表示媒体の封入や検査を行う場合に、
表示素子の機種が変わる度に装置の設定を変更しなけれ
ばならず、その設定変更に時間がかかり装置の稼働率が
低下する。
In the second method, since the inspection is performed after the display elements are completed, the processing is performed for each display element, and today's manufacturing method for manufacturing an active matrix substrate of a plurality of display elements from one original substrate. Inspection efficiency is low in the method. Also, in the process of manufacturing many types of display elements, when encapsulating and inspecting display media with a common device,
Each time the model of the display element changes, the setting of the apparatus must be changed, and it takes time to change the setting, and the operation rate of the apparatus decreases.

【0011】更に、上記2種の方法に共通する問題もあ
る。両方法とも信号線、走査線及び対向電極へ印加する
手段として、プローブカードやフレキシブルプリント基
板が用いられている。プローブカード及びフレキシブル
プリント基板とは、複数の端子に一括して電圧を印加す
る為の素子で、プローブカードの場合は各々の端子に対
応するように針が設けられ、フレキシブルプリント基板
の場合は回路が構成されている。しかし、表示素子の高
精細化が進むにつれ端子間ピッチが小さくなり、表示素
子の端子とこれらの電圧印加用素子とのコンタクトが十
分にとれない場合が生じている。その結果、適切な検査
が行われず、検査精度が低下し、不良表示素子を後の工
程に送ることになる。
There is also a problem common to the above two methods. In both methods, a probe card or a flexible printed board is used as a means for applying a signal line, a scanning line, and a counter electrode. A probe card and a flexible printed board are elements for applying a voltage to a plurality of terminals at once. In the case of a probe card, needles are provided corresponding to each terminal, and in the case of a flexible printed board, a circuit is provided. Is configured. However, as the definition of the display element advances, the pitch between terminals becomes smaller, and the terminals of the display element may not be sufficiently contacted with these voltage applying elements. As a result, an appropriate inspection is not performed, the inspection accuracy is reduced, and a defective display element is sent to a subsequent process.

【0012】本発明は、上記従来技術の問題点を解決す
るためになされたものであり、検査精度がよく、且つ検
査効率もよい検査を可能にすることが出来るアクティブ
マトリクス型表示素子の製造方法を提供することを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems of the prior art, and has an active matrix type display capable of performing inspection with high inspection accuracy and high inspection efficiency. An object is to provide a method for manufacturing an element.

【0013】[0013]

【課題を解決するための手段】本発明のアクティブマト
リクス型表示素子は、2つの元基板の間に表示媒体が封
入されたマザーボードを複数に切り出して各表示素子を
製造するアクティブマトリクス型表示素子において、一
方の元基板に形成された複数の信号線同士を短絡する信
号線用共通配線信号線と、前記一方の元基板に形成され
た前記複数の信号線と直交する複数の走査線同士を短絡
する走査線用共通配線と、前記一方の元基板の一辺に形
成された前記信号線用共通配線及び前記走査線用共通配
線の電圧印加用端子と、前記一方の元基板に対して、間
に表示媒体を挟んで設けられた対向電極を有する他方の
元基板とを含むことを特徴とする。 また、本発明のアク
ティブマトリクス型表示素子の製造方法は、2つの元基
板の間に表示媒体が封入されたマザーボードを複数に切
り出して各表示素子を製造するアクティブマトリクス型
表示素子の製造方法において、一方の元基板に、複数の
信号線、該信号線と直交する複数の走査線、前記信号線
同士を短絡する信号線用共通配線及び前記走査線同士を
短絡する走査線用共通配線を形成し、前記信号線用共通
配線及び前記走査線用共通配線の電圧印加用端子を前記
一方の元基板の一辺に形成する工程と、前記一方の元基
板に対して、間に表示媒体を挟んで対向電極を有する他
方の元基板を対向配設する工程と、該信号線用共通配
線、該走査線用共通配線および該対向電極に電圧を印加
して複数の表示素子の表示状態で欠陥を検出する検査工
程と、該検査工程の終了したマザーボードを該複数切り
出す工程とを含むことを特徴とする。
An active mat according to the present invention is provided.
Rix type display elements have a display medium sealed between two original substrates.
Cut out the inserted motherboard into multiple and display each display element
In the active matrix display element to be manufactured,
Signal that short-circuits the multiple signal lines formed on
Signal line, and a signal line formed on the one of the original substrates.
Short-circuiting multiple scanning lines orthogonal to the multiple signal lines
And a common line for the scanning line to be
The common wiring for the signal line and the common wiring for the scanning line are formed.
Between the voltage application terminal of the wire and the one original substrate.
The other has a counter electrode provided with a display medium
And an original substrate. In addition, the accelerator of the present invention
The method of manufacturing the active matrix display element has two basic
Cut motherboards with display media between them
Active matrix type that manufactures each display element
In a method of manufacturing a display element, a plurality of
A signal line, a plurality of scanning lines orthogonal to the signal line, and the signal line
The common wiring for signal lines that short-circuits each other and the scanning lines
A common line for a scanning line to be short-circuited is formed, and a common line for the signal line is formed.
Wiring and the voltage application terminal of the scanning line common wiring are
Forming one of the original substrates on one side;
Other than having a counter electrode with a display medium in between
Arranging the two original substrates in opposition to each other, and
Voltage to the common line, the common line for the scanning line, and the counter electrode
Inspector to detect defects in the display state of multiple display elements
And cut the plurality of motherboards after the inspection process.
And providing the same.

【0014】[0014]

【0015】[0015]

【0016】[0016]

【作用】本発明のアクティブマトリクス型表示素子は、
複数のアクティブマトリクス型表示素子が形成されたマ
ザーボードにおいて、基板上で直交する方向に配置され
る複数の信号線同士を短絡する信号線用共通配線と複数
の走査線同士を短絡する走査線用共通配線に対する電圧
印加用端子を一方の元基板の一辺に形成しているため、
マザーボードの状態で走査線と信号線のリーク欠陥が発
見でき、また、外部から供給される検査信号供給用の装
置と一方の元基板の電圧印加用端子の接続構造を簡単に
することができる。本発明のアクティブマトリクス型表
示素子の製造方法においては、2枚の元基板を貼り合わ
せて表示媒体を封入した後で、且つ、貼り合わせた2枚
の元基板(以下マザーボードと称す)を複数の表示素子
に切断する前に、マザーボードのままで表示検査を行っ
ている。従って実際に使用する状態で検査を行うことが
でき、且つ、複数の表示素子を同時に検査することがで
きる。
The active matrix type display device according to the present invention comprises:
A matrix in which a plurality of active matrix display elements are formed
In a direction perpendicular to the board
Common wiring for signal lines that short-circuits multiple signal lines
To the common line for the scanning line that short-circuits the scanning lines
Since the application terminal is formed on one side of one of the original substrates,
Leakage of scanning lines and signal lines in motherboard state
And a device for supplying test signals supplied from outside.
Connection structure between the power supply terminal and the voltage application terminal on one of the original substrates
can do. In the method of manufacturing an active matrix display element according to the present invention, after the two original substrates are attached to each other to enclose the display medium, and the two original substrates (hereinafter, referred to as motherboard) are attached to each other, the plurality of original substrates are bonded to each other. Before cutting into display elements, display inspection is performed on the motherboard as it is. Therefore, the inspection can be performed in an actual use state, and a plurality of display elements can be inspected simultaneously.

【0017】又、表示検査のための電圧印加用の共通配
線を元基板に組み込んだ状態にすると、検査工程に於
て、電圧を印加すべき端子の数が少なくなり、接続状態
などの管理を容易にすることが出来る。
Further, when the common wiring for voltage application for display inspection is incorporated into the original substrate, the number of terminals to which voltage is applied in the inspection process is reduced, and the connection state and the like are managed. Can be easier.

【0018】[0018]

【実施例】本発明の実施例について以下に説明する。Embodiments of the present invention will be described below.

【0019】図1に本実施例のアクティブマトリクス型
表示素子のマザーボードを示す。図示するマザーボード
は、1つの元基板1上に2つの表示素子のアクティブマ
トリクス基板2のパターンが形成されており、元基板1
と対向させて、元基板1より一回り小さい対向基板とな
る元基板3が配設されている。元基板1と元基板3との
間には、表示媒体を封入するための注入口4が設けてあ
り、両元基板1、3の間には表示媒体が封入してある。
FIG. 1 shows a motherboard of the active matrix type display element of this embodiment. The motherboard shown has a pattern of an active matrix substrate 2 of two display elements formed on one original substrate 1.
An original substrate 3 which is a counter substrate slightly smaller than the original substrate 1 is disposed so as to face the substrate. An injection port 4 for enclosing a display medium is provided between the original substrates 1 and 3, and a display medium is enclosed between the original substrates 1 and 3.

【0020】図1を用いて本実施例のアクティブマトリ
クス型表示素子の製造方法を説明する。
A method for manufacturing the active matrix type display element of this embodiment will be described with reference to FIG.

【0021】先ず、アクティブマトリクス基板2となる
元基板1及び対向基板となる元基板3に所定のパターン
を形成する。元基板1及び元基板3上に形成するパター
ンを見やすいように2図に分けて、図2に信号線及び対
向電極並びにそれらの端子部の配線図を示し、図3に走
査線及びその端子部の配線図を示す。スイッチング素子
は図中に表記していないが、薄膜トランジスタやMIM
など何れでもよく特定されるものではない。
First, a predetermined pattern is formed on an original substrate 1 serving as an active matrix substrate 2 and an original substrate 3 serving as a counter substrate. The pattern formed on the original substrate 1 and the original substrate 3 is divided into two figures so that it is easy to see. FIG. 2 shows a wiring diagram of the signal lines, the counter electrodes and their terminals, and FIG. FIG. Although switching elements are not shown in the figure, thin film transistors and MIM
Anything is not specified well.

【0022】図2に示すように、元基板1上で、奇数番
目の信号線11aの端子と偶数番目の信号線11bの端
子は、アクティブマトリクス基板2を挟んで反対側に設
けられた信号線用共通配線12に各々接続されている。
元基板3上では、対向電極配線31が対向電極用共通配
線32に接続されている。又、図3に示すように元基板
1上で、奇数番目の走査線13aの端子と偶数番目の走
査線13bの端子は、アクティブマトリクス基板2を挟
んで反対側に設けられた走査線用共通配線14に各々接
続されている。各共通配線12、14、32の端部に
は、元基板1、3の外部から電圧を印加することができ
るように各々電圧印加用端子5が形成されている。
As shown in FIG. 2, on the original substrate 1, the terminals of the odd-numbered signal lines 11a and the terminals of the even-numbered signal lines 11b are connected to signal lines provided on opposite sides of the active matrix substrate 2 therebetween. Are connected to the common wiring 12.
On the original substrate 3, the counter electrode wiring 31 is connected to the counter electrode common wiring 32. As shown in FIG. 3, on the original substrate 1, the terminals of the odd-numbered scanning lines 13a and the terminals of the even-numbered scanning lines 13b are connected to a common scanning line provided on the opposite side of the active matrix substrate 2 therebetween. Each is connected to the wiring 14. At the end of each of the common wirings 12, 14, 32, a voltage application terminal 5 is formed so that a voltage can be applied from outside the original substrates 1, 3.

【0023】次に、上述のようにパターンが形成された
元基板1と元基板3とを貼り合わせて、両元基板1、3
の間に表示媒体である液晶を注入口4から封入すれば
図1に示すマザーボードが得られる。
Next, the original substrate 1 and the original substrate 3 on which the pattern is formed as described above are attached to each other,
If liquid crystal as a display medium is sealed from the injection port 4 during
The motherboard shown in FIG. 1 is obtained.

【0024】ここで、電圧入力用端子5を通して上記各
共通配線12、14、32から信号線11a、11b、
走査線13a、13b及び対向電極へ各々所定の電圧を
印加し、表示状態の異常を検出することで、絵素の欠陥
や配線の断線及び短絡を発見することが出来る。
Here, the signal lines 11a, 11b,
By applying a predetermined voltage to each of the scanning lines 13a and 13b and the counter electrode and detecting an abnormality in the display state, it is possible to detect a defect in a picture element, a disconnection and a short circuit of the wiring.

【0025】又、奇数番目の信号線11a、偶数番目の
信号線11b、奇数番目の走査線13a及び偶数番目の
走査線13bが接続された各々の共通配線12、14の
抵抗を測定することにより、アクティブマトリクス基板
の製造中にレジストの不良やエッチングの不良によって
発生する信号線11a、11b及び走査線13a、13
bの各々の隣接する配線間の短絡を発見することが出来
る。
The resistance of each of the common lines 12, 14 to which the odd-numbered signal line 11a, the even-numbered signal line 11b, the odd-numbered scanning line 13a, and the even-numbered scanning line 13b are connected is measured. Signal lines 11a and 11b and scanning lines 13a and 13 generated due to a defective resist or a defective etching during manufacture of an active matrix substrate.
A short circuit between each adjacent wiring of b can be found.

【0026】上述の表示による検査及び抵抗測定による
検査より不良として判定された欠陥は、レーザなど光エ
ネルギーを照射して修復する。
Defects determined to be defective by the above-described inspection by inspection and inspection by resistance measurement are repaired by irradiating light energy such as a laser.

【0027】最後に、検査及び修復を終えたマザーボー
ドから個々のアクティブマトリクス型表示素子を切り出
して、各共通配線12、14、32及び電圧印加用端子
5を分離させる。
Finally, individual active matrix type display elements are cut out from the motherboard which has been inspected and repaired, and the common wirings 12, 14, 32 and the voltage application terminals 5 are separated.

【0028】上述した製造方法から分かるように、本実
施例の製造方法では、2つのアクティブマトリクス型表
示素子を元基板1、3の大きさのままで、表示による検
査及び抵抗測定による検査を行い、検出された欠陥を修
復する。従って、2つのアクティブマトリクス型表示素
子を1度に処理することができ、検査効率がよい。又、
実際にアクティブマトリクス型表示素子として組み立て
た後に検査を行うので、表示不良に至る殆ど全ての欠陥
を検出でき、検査精度も優れている。
As can be seen from the above-described manufacturing method, in the manufacturing method of this embodiment, the inspection by display and the inspection by resistance measurement are performed on the two active matrix display elements while keeping the size of the original substrates 1 and 3. , Repair the detected defects. Therefore, two active matrix display elements can be processed at one time, and the inspection efficiency is high. or,
Since inspection is performed after actually assembling as an active matrix display element, almost all defects leading to display defects can be detected, and inspection accuracy is excellent.

【0029】又、本実施例では、各共通配線12、1
4、32及び電圧印加用端子5を設けているので、検査
工程に於て外部から電圧を印加する際に、印加すべき端
子の数を従来より減少させることができ、表示素子の端
子と外部からの電圧印加用素子との接続不良による欠陥
検出もれを防ぐことが出来る。
In this embodiment, each common wiring 12, 1
4, 32 and the voltage application terminal 5, the number of terminals to be applied can be reduced when applying a voltage from the outside in the inspection process. Defect detection failure due to poor connection with the voltage application element from the device can be prevented.

【0030】上記実施例では、1つのマザーボードから
2枚のアクティブマトリクス型表示素子を製造する方法
について説明したが、本発明はこれに限らずもっと多面
取りの製造にも応用できる。
In the above embodiment, a method for manufacturing two active matrix type display elements from one motherboard has been described. However, the present invention is not limited to this, and can be applied to the manufacture of more multiple panels.

【0031】[0031]

【発明の効果】本願発明は上記構成を備えることによ
り、複数のアクティブマトリクス型表示素子が形成され
たマザーボードにおいて、基板上で直交する方向に配置
される複数の信号線同士を短絡する信号線用共通配線と
複数の走査線同士を短絡する走査線用共通配線に対する
電圧印加用端子を一方の元基板の一辺に形成しているた
め、マザーボードの状態で走査線と信号線のリーク欠陥
が発見でき、また、外部から供給される検査信号供給用
の装置と一方の元基板の電圧印加用端子の接続構造を簡
単にすることができるため、検査工程の短縮化と検査装
置の小型化を行うことができます。
According to the present invention, the above configuration is provided.
To form a plurality of active matrix display elements.
Placed on the motherboard in a direction perpendicular to the board
Common wiring for signal lines that short-circuits multiple signal lines
For common lines for scanning lines that short-circuit multiple scanning lines
The voltage application terminal is formed on one side of one of the original substrates.
In the state of motherboard, scanning line and signal line leak defect
Can be found, and for supplying inspection signals supplied from outside
Connection structure between the device and the voltage application terminal on one of the original substrates
Can shorten the inspection process and improve the inspection equipment.
Can be downsized.

【0032】又、共通配線を設けることで、検査の際に
印加すべき端子に容易に且つ確実に電圧を印加すること
が出来る。
Further, by providing the common wiring, it is possible to easily and reliably apply a voltage to a terminal to be applied at the time of inspection.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例のアクティブマトリクス型表示
素子のマザーボードを示す概略図である。
FIG. 1 is a schematic diagram showing a motherboard of an active matrix display element according to an embodiment of the present invention.

【図2】図1の表示素子における信号線及び対向電極並
びにそれらの端子部の配線図である。
FIG. 2 is a wiring diagram of signal lines, counter electrodes, and their terminals in the display element of FIG.

【図3】図1の表示素子における走査線及びその端子部
の配線図である。
FIG. 3 is a wiring diagram of scanning lines and their terminals in the display element of FIG. 1;

【符号の説明】[Explanation of symbols]

1、3 元基板 2 アクティブマトリクス基板 4 表示媒体の注入口 5 電圧印加用端子 11a、11b 信号線 12 信号線用共通配線 13a、13b 走査線 14 走査線用共通配線 31 対向電極配線 32 対向電極用共通配線 1, 3 element substrate 2 Active matrix substrate 4 Injection port of display medium 5 Voltage application terminal 11a, 11b Signal line 12 Signal line common line 13a, 13b Scan line 14 Scan line common line 31 Counter electrode line 32 Counter electrode Common wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川瀬 伸行 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 岡村 一男 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 佐々木 竜也 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平2−222925(JP,A) 特開 昭58−209719(JP,A) 特開 平1−130132(JP,A) 特開 昭55−4034(JP,A) 特開 平5−19281(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/136 500 G02F 1/1343 G02F 1/13 101──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Nobuyuki Kawase 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (72) Inventor Kazuo Okamura 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Sharp Corporation (72) Inventor Tatsuya Sasaki 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) References JP-A-2-222925 (JP, A) JP-A-58-209719 (JP, A) JP-A-1-130132 (JP, A) JP-A-55-4034 (JP, A) JP-A-5-19281 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G02F 1/136 500 G02F 1/1343 G02F 1/13 101

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 2つの元基板の間に表示媒体が封入され
たマザーボードを複数に切り出して各表示素子を製造す
るアクティブマトリクス型表示素子において、 一方の元基板に形成された複数の信号線同士を短絡する
信号線用共通配線信号線と、 前記一方の元基板に形成された前記複数の信号線と直交
する複数の走査線同士を短絡する走査線用共通配線と、 前記一方の元基板の一辺に形成された前記信号線用共通
配線及び前記走査線用共通配線の電圧印加用端子と、 前記一方の元基板に対して、間に表示媒体を挟んで設け
られた対向電極を有する他方の元基板とを含むことを特
徴とするアクティブマトリクス型表示素子。
A display medium is sealed between two original substrates.
Cut the motherboard into multiple pieces to manufacture each display element
In an active matrix display element, a plurality of signal lines formed on one of the original substrates are short-circuited to each other.
A signal line common wiring signal line, and orthogonal to the plurality of signal lines formed on the one original substrate;
A common line for a scanning line that short-circuits a plurality of scanning lines, and a common line for the signal line formed on one side of the one original substrate.
A voltage application terminal of a wiring and a common wiring for the scanning line , and a display medium interposed between the one of the original substrates;
And the other original substrate having the opposite electrode provided.
Active matrix display device.
【請求項2】 2つの元基板の間に表示媒体が封入され
たマザーボードを複数に切り出して各表示素子を製造す
るアクティブマトリクス型表示素子の製造方法におい
て、 一方の元基板に、複数の信号線、該信号線と直交する複
数の走査線、前記信号線同士を短絡する信号線用共通配
線及び前記走査線同士を短絡する走査線用共通配線を形
成し、前記信号線用共通配線及び前記走査線用共通配線
の電圧印加用端子を前記一方の元基板の一辺に形成する
工程と、 前記一方の元基板に対して、間に表示媒体を挟んで対向
電極を有する他方の元基板を対向配設する工程と、 該信号線用共通配線、該走査線用共通配線および該対向
電極に電圧を印加して複数の表示素子の表示状態で欠陥
を検出する検査工程と、 該検査工程の終了したマザーボードを該複数切り出す工
程とを含むアクティブマトリクス型表示素子の製造方
法。
2. A display medium is sealed between two original substrates.
Cut the motherboard into multiple pieces to manufacture each display element
Method for manufacturing active matrix display elements
Te, orthogonal to one base substrate, a plurality of signal lines, and the signal lines double
Scan lines, a common arrangement for signal lines that short-circuits the signal lines.
Lines and common lines for scanning lines that short-circuit the scanning lines.
Forming a common line for the signal line and a common line for the scanning line.
Are formed on one side of the one original substrate.
Opposing one of the original substrates with a display medium interposed therebetween.
A step of arranging the other source substrate having electrodes facing each other, the step of arranging the common wiring for signal lines, the common wiring for scanning lines,
Defects in the display state of multiple display elements by applying voltage to the electrodes
An inspection step of detecting the motherboard , and a step of cutting out the plurality of motherboards after the inspection step.
Of active matrix type display element including process
Law.
JP15231592A 1992-06-11 1992-06-11 Active matrix display element and method of manufacturing the same Expired - Lifetime JP2834935B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15231592A JP2834935B2 (en) 1992-06-11 1992-06-11 Active matrix display element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15231592A JP2834935B2 (en) 1992-06-11 1992-06-11 Active matrix display element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH05341246A JPH05341246A (en) 1993-12-24
JP2834935B2 true JP2834935B2 (en) 1998-12-14

Family

ID=15537842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15231592A Expired - Lifetime JP2834935B2 (en) 1992-06-11 1992-06-11 Active matrix display element and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2834935B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5053479B2 (en) * 2000-09-14 2012-10-17 株式会社ジャパンディスプレイセントラル Matrix array substrate and manufacturing method thereof
US6750939B2 (en) * 2001-04-25 2004-06-15 Agilent Technologies, Inc. System and method for manufacturing liquid crystal micro displays
JP2003248208A (en) 2002-02-22 2003-09-05 Fujitsu Display Technologies Corp Method for manufacturing liquid crystal panel
JP4294311B2 (en) 2002-12-27 2009-07-08 株式会社半導体エネルギー研究所 Display device manufacturing method and processed substrate of display device
JPWO2004109375A1 (en) * 2003-06-06 2006-07-20 東芝松下ディスプレイテクノロジー株式会社 Substrate inspection method
JP2007232767A (en) * 2006-02-27 2007-09-13 Bridgestone Corp Mother substrate for information display
TWI338804B (en) 2006-08-14 2011-03-11 Au Optronics Corp Liquid crystal display sheet
KR100864885B1 (en) * 2007-01-08 2008-10-22 삼성에스디아이 주식회사 Array substrate for organic light emitting diode display
CN101581839B (en) * 2008-05-12 2011-10-12 北京京东方光电科技有限公司 Thin film transistor primitive plate testing line and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554034A (en) * 1978-06-23 1980-01-12 Casio Comput Co Ltd Defect checking method of optical display cell
JPS58209719A (en) * 1982-05-31 1983-12-06 Fujitsu Ltd Manufacture of electrode substrate for display panel
JPH01130132A (en) * 1987-11-16 1989-05-23 Seiko Epson Corp Active matrix substrate
JPH02222925A (en) * 1988-11-07 1990-09-05 Matsushita Electric Ind Co Ltd Production of liquid crystal panel
JP3178011B2 (en) * 1991-07-11 2001-06-18 セイコーエプソン株式会社 Substrate for forming matrix type display panel

Also Published As

Publication number Publication date
JPH05341246A (en) 1993-12-24

Similar Documents

Publication Publication Date Title
KR101137863B1 (en) Thin Film Transistor Array Substrate
KR20020050037A (en) Liquid Crystal Display for Examination of Signal Line
JP3251474B2 (en) Active matrix substrate
JPH02203380A (en) Production of liquid crystal display element
JP2820233B2 (en) Display device inspection apparatus and inspection method
KR20040059670A (en) Bump structure for testing tft-lcd
JP2834935B2 (en) Active matrix display element and method of manufacturing the same
KR100576629B1 (en) TFT array substrate of LCD device and method for testing the same
JP3281174B2 (en) Liquid crystal display device and inspection method for defect relief confirmation thereof
KR20120009241A (en) Film type probe apparatus and menufacturing method of the same
KR101274922B1 (en) Multi array substrate for liquid crystal panel
JPH05333370A (en) Active matrix type liquid crystal display element
US7049527B1 (en) Conductor-pattern testing method, and electro-optical device
JP2004219706A (en) Display element and driving voltage detecting method of display element
JP3448290B2 (en) LCD panel inspection equipment
JPH0394223A (en) Manufacture of active matrix display device
JP3095733B2 (en) Display panel and method of manufacturing the same
JPH0259727A (en) Active matrix substrate
JP2660497B2 (en) Power supply control element for substrate inspection, power supply method in substrate inspection, and substrate inspection device
CN109239999A (en) Flexible circuit board, display panel and display device
JP3183580B2 (en) Display device, method of manufacturing display device, and method of inspecting display device
JPH07113727B2 (en) Active matrix array
JP3177330B2 (en) Inspection device and inspection method for active matrix display device
JPH0648551Y2 (en) Active matrix display
JP2001004968A (en) Liquid crystal display device and its inspection device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071002

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091002

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091002

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101002

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111002

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 14