JPH02163954A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02163954A JPH02163954A JP31896888A JP31896888A JPH02163954A JP H02163954 A JPH02163954 A JP H02163954A JP 31896888 A JP31896888 A JP 31896888A JP 31896888 A JP31896888 A JP 31896888A JP H02163954 A JPH02163954 A JP H02163954A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- high heat
- protrusion
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 238000007789 sealing Methods 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000000465 moulding Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000000725 suspension Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、樹脂封止型半導体装置に関して、熱抵抗を
低くして放熱性を高めようとするものである。
低くして放熱性を高めようとするものである。
第６図は従来の樹脂封止型半導体装置を示す平面断面図
であり、第７図は第６図の■−■線断面図である６図に
おいて、１は半導体集積回路装置（以下ＩＣと称する）
チップ、２は上記ＩＣチップ１を搭載するアイランド、
３は上記アイランド２を固定する吊リード、４はアイラ
ンド２を囲むように配置されたインナーリード、５は上
記ＩＣチップ１上の電極とインナーリード４とを接続す
る金属細線（金線等）、６はモールド樹脂である。
であり、第７図は第６図の■−■線断面図である６図に
おいて、１は半導体集積回路装置（以下ＩＣと称する）
チップ、２は上記ＩＣチップ１を搭載するアイランド、
３は上記アイランド２を固定する吊リード、４はアイラ
ンド２を囲むように配置されたインナーリード、５は上
記ＩＣチップ１上の電極とインナーリード４とを接続す
る金属細線（金線等）、６はモールド樹脂である。
上記の様な従来の樹脂封止型半導体装置では、構成材料
であるモールド封止樹脂の熱伝導率が低いため、パッケ
ージ全体に熱が放散せず、放熱性が悪かっな。
であるモールド封止樹脂の熱伝導率が低いため、パッケ
ージ全体に熱が放散せず、放熱性が悪かっな。
この発明は上記のような問題点を解消するためになされ
たもので、パッケージの全体の熱抵抗を低くして、放熱
性を高めることを目的とする。
たもので、パッケージの全体の熱抵抗を低くして、放熱
性を高めることを目的とする。
この発明に係る半導体装置は、半導体集積回路チップを
搭載したリードフレームと、位置決め及び仮固定用の突
起並びに支持用の突起を有する広面積の高熱伝導板を備
え、前記高熱伝導板の位置決め及び仮固定用の突起を前
記リードフレームに設けた穴部に係合し、さらに支持用
の突起を外部より保持して樹脂封止成形したものである
。
搭載したリードフレームと、位置決め及び仮固定用の突
起並びに支持用の突起を有する広面積の高熱伝導板を備
え、前記高熱伝導板の位置決め及び仮固定用の突起を前
記リードフレームに設けた穴部に係合し、さらに支持用
の突起を外部より保持して樹脂封止成形したものである
。
この発明の半導体装置は、高熱伝導板を半導体集積回路
チップを搭載したアイランドに近づけることができ、チ
ップで発生した熱を抵抗なく高熱伝導板に伝えることが
でき、さらに高熱伝導板が広面積を有しているので装置
全体に放熱される。
チップを搭載したアイランドに近づけることができ、チ
ップで発生した熱を抵抗なく高熱伝導板に伝えることが
でき、さらに高熱伝導板が広面積を有しているので装置
全体に放熱される。
さらに高熱伝導板に設けた支持用突起を外部より支持し
て樹脂封止することにより伝導板自体が流れることがな
い。
て樹脂封止することにより伝導板自体が流れることがな
い。
第１図は、この発明の一実施例による半導体装置の構成
部品であるリードフレームを示す平面図、第２図は上記
実施例の半導体装置の構成部品である高熱伝導材を示す
平面図、第３図は第２図の１−■線断面図である。また
、第４図は第１図のリードフレームと第２図の高熱伝導
板を用いて樹脂封止成形した半導体装置の平面断面図、
第５図は第４図の■−Ｖ線断面図である。
部品であるリードフレームを示す平面図、第２図は上記
実施例の半導体装置の構成部品である高熱伝導材を示す
平面図、第３図は第２図の１−■線断面図である。また
、第４図は第１図のリードフレームと第２図の高熱伝導
板を用いて樹脂封止成形した半導体装置の平面断面図、
第５図は第４図の■−Ｖ線断面図である。
図において、１は半導体集積回路（以下ＩＣと称する）
チップ、２は上記ＩＣチップ１を搭載するアイランド、
３は上記アイランド２を固定する吊リード、４はインナ
ーリード、５は金属細線、６は封止樹脂、７はリードフ
レームの吊リード３に設けられた位置決め及び仮固定用
の穴である。
チップ、２は上記ＩＣチップ１を搭載するアイランド、
３は上記アイランド２を固定する吊リード、４はインナ
ーリード、５は金属細線、６は封止樹脂、７はリードフ
レームの吊リード３に設けられた位置決め及び仮固定用
の穴である。
８は高熱伝導材１０の一方に設けられた突起であり、上
記穴７に係合して位置決め及び仮固定の役目を果たすも
のである。９は高熱伝導部材１０の他の一方に設けられ
た突起であり、樹脂封止作業中に封止樹脂６の流れによ
り高熱伝導部材が働くことのないように支持するための
ものである。また上記仮固定用の突起７はできるだけ短
くして、組立時にリードフレーム入のアイランド２とで
きるだけ接近する構成とする。そして高熱伝導板ＩＯは
放熱性を良くするためできるだけ広範囲に拡がる形状と
するのが望ましい。
記穴７に係合して位置決め及び仮固定の役目を果たすも
のである。９は高熱伝導部材１０の他の一方に設けられ
た突起であり、樹脂封止作業中に封止樹脂６の流れによ
り高熱伝導部材が働くことのないように支持するための
ものである。また上記仮固定用の突起７はできるだけ短
くして、組立時にリードフレーム入のアイランド２とで
きるだけ接近する構成とする。そして高熱伝導板ＩＯは
放熱性を良くするためできるだけ広範囲に拡がる形状と
するのが望ましい。
上記のように構成された半導体装置において、リードフ
レームの穴７はあらかじめエツチング及びパンチング等
により形成されており、又高熱伝導材１０もエツチング
又はパンチング等によりパターンが形成され、曲げ加工
等で突起部８，９が形成されている。
レームの穴７はあらかじめエツチング及びパンチング等
により形成されており、又高熱伝導材１０もエツチング
又はパンチング等によりパターンが形成され、曲げ加工
等で突起部８，９が形成されている。
次に組立工程について説明する。まずＩＣチップ１をア
イランド２に半田等により接続する。そして、ＩＣチッ
プ１とインナーリード４間を金属細線５で電気的に接続
する。そして、このフレームをＩＣチップ１を下面にし
て、樹脂封止金型に設置する。更にこのリードフレーム
の穴７に高熱伝導材１０の突起８を差し込み、位置決め
及び仮固定を行う、この状態で、封止樹脂６を注入して
樹脂封止成形する。この時、高熱伝導材１０の突起９を
外部より支持して樹脂の流れで高熱伝導材ｌＯが動かな
いようにしている。その後は従来通り、メツキ及びリー
ド加工を行う、上記実施例において、ＩＣチップ１を搭
載したアイランド２と高熱伝導板１０との間を狭く構成
しているため、その間の封止樹脂６が薄くなり熱抵抗は
低くなる。さらに装置全体に熱伝導性の良い板が広がる
様に構成したので、熱が装置全体に広がり、結果的に装
置全面からの放熱となって放熱性が良好となる。
イランド２に半田等により接続する。そして、ＩＣチッ
プ１とインナーリード４間を金属細線５で電気的に接続
する。そして、このフレームをＩＣチップ１を下面にし
て、樹脂封止金型に設置する。更にこのリードフレーム
の穴７に高熱伝導材１０の突起８を差し込み、位置決め
及び仮固定を行う、この状態で、封止樹脂６を注入して
樹脂封止成形する。この時、高熱伝導材１０の突起９を
外部より支持して樹脂の流れで高熱伝導材ｌＯが動かな
いようにしている。その後は従来通り、メツキ及びリー
ド加工を行う、上記実施例において、ＩＣチップ１を搭
載したアイランド２と高熱伝導板１０との間を狭く構成
しているため、その間の封止樹脂６が薄くなり熱抵抗は
低くなる。さらに装置全体に熱伝導性の良い板が広がる
様に構成したので、熱が装置全体に広がり、結果的に装
置全面からの放熱となって放熱性が良好となる。
以上のようにこの発明によれば、高熱伝導板を簡単な方
法で取りつけることができ、熱抵抗が低くて放熱性の良
好な半導体装置が得られる効果がある。
法で取りつけることができ、熱抵抗が低くて放熱性の良
好な半導体装置が得られる効果がある。
第１図はこの発明の一実施例による半導体装置のリード
フレームを示す平面図、第２図は上記実施例の半導体装
置の高熱伝導板を示す平面図、第３図は第２図のＩ−１
［線断面図、第４図は上記実施例による半導体装置の完
成品を示す平面断面図、第５図は第４図の■−■線断面
図、第６図は従来の半導体装置を示す平面断面図、第７
図は第６図の■−■線断面図である。 図において、１は半導体集積回路チップ、２はアイラン
ド、３は吊リード、４はインナーリード、５は金属細線
、６は封止樹脂、７は穴、ＩＯは高熱伝導板、８，９は
突起である。 なお、図中同一符号は同−又は相当部分を示す。 第１図 第２［４ δ 第４図 第５図
フレームを示す平面図、第２図は上記実施例の半導体装
置の高熱伝導板を示す平面図、第３図は第２図のＩ−１
［線断面図、第４図は上記実施例による半導体装置の完
成品を示す平面断面図、第５図は第４図の■−■線断面
図、第６図は従来の半導体装置を示す平面断面図、第７
図は第６図の■−■線断面図である。 図において、１は半導体集積回路チップ、２はアイラン
ド、３は吊リード、４はインナーリード、５は金属細線
、６は封止樹脂、７は穴、ＩＯは高熱伝導板、８，９は
突起である。 なお、図中同一符号は同−又は相当部分を示す。 第１図 第２［４ δ 第４図 第５図
Claims (1)
- 半導体集積回路チップを搭載したリードフレームと、位
置決め及び仮固定用の突起並びに支持用の突起を有する
広面積の高熱伝導板を備え、前記高熱伝導板の位置決め
及び仮固定用の突起を前記リードフレームに設けた穴部
に係合し、さらに支持用の突起を外部より保持して樹脂
封止成形した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31896888A JPH0732216B2 (ja) | 1988-12-16 | 1988-12-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31896888A JPH0732216B2 (ja) | 1988-12-16 | 1988-12-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02163954A true JPH02163954A (ja) | 1990-06-25 |
| JPH0732216B2 JPH0732216B2 (ja) | 1995-04-10 |
Family
ID=18105005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31896888A Expired - Fee Related JPH0732216B2 (ja) | 1988-12-16 | 1988-12-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732216B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994006154A1 (en) * | 1992-09-10 | 1994-03-17 | Vlsi Technology, Inc. | Method for thermally coupling a heat sink to a lead frame |
| JPH0794654A (ja) * | 1993-09-20 | 1995-04-07 | Nec Corp | 半導体装置用リードフレーム |
| US6255742B1 (en) | 1997-10-08 | 2001-07-03 | Nec Corporation | Semiconductor package incorporating heat dispersion plate inside resin molding |
| EP1769538A2 (en) * | 2004-06-18 | 2007-04-04 | Texas Instruments Incorporated | Semiconductor package having integrated metal parts for thermal enhancement |
| JP2009010208A (ja) * | 2007-06-28 | 2009-01-15 | Mitsui High Tec Inc | 複合リードフレーム及びこの複合リードフレームを用いた半導体装置 |
-
1988
- 1988-12-16 JP JP31896888A patent/JPH0732216B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994006154A1 (en) * | 1992-09-10 | 1994-03-17 | Vlsi Technology, Inc. | Method for thermally coupling a heat sink to a lead frame |
| JPH0794654A (ja) * | 1993-09-20 | 1995-04-07 | Nec Corp | 半導体装置用リードフレーム |
| US6255742B1 (en) | 1997-10-08 | 2001-07-03 | Nec Corporation | Semiconductor package incorporating heat dispersion plate inside resin molding |
| EP1769538A2 (en) * | 2004-06-18 | 2007-04-04 | Texas Instruments Incorporated | Semiconductor package having integrated metal parts for thermal enhancement |
| EP1769538A4 (en) * | 2004-06-18 | 2009-01-07 | Texas Instruments Inc | SEMICONDUCTOR HOUSING WITH INTEGRATED METAL PARTS FOR THERMAL REINFORCEMENT |
| JP2009010208A (ja) * | 2007-06-28 | 2009-01-15 | Mitsui High Tec Inc | 複合リードフレーム及びこの複合リードフレームを用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0732216B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| US7495323B2 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
| JP2001237361A (ja) | 小さな持上げマウントパッドを有するリードフレーム | |
| JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
| KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
| JP2002026044A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH02163954A (ja) | 半導体装置 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH04236434A (ja) | 半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH08241940A (ja) | 半導体装置およびその製造方法 | |
| JP2585771B2 (ja) | 半導体装置の製造方法 | |
| JP3113560B2 (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP3991649B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| US20230245942A1 (en) | Semiconductor device package with integral heat slug | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 | |
| US7181835B2 (en) | Universal clamping mechanism | |
| JPH10209194A (ja) | 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置 | |
| JP2001352008A (ja) | 半導体装置およびその製造方法 | |
| JPH05275570A (ja) | 半導体装置 | |
| KR200167587Y1 (ko) | 반도체 패캐이지 | |
| JPH06104356A (ja) | 表面実装型半導体装置 | |
| JPH07106470A (ja) | 半導体装置 | |
| JP2009010210A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |