JPH02159764A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02159764A JPH02159764A JP63315811A JP31581188A JPH02159764A JP H02159764 A JPH02159764 A JP H02159764A JP 63315811 A JP63315811 A JP 63315811A JP 31581188 A JP31581188 A JP 31581188A JP H02159764 A JPH02159764 A JP H02159764A
- Authority
- JP
- Japan
- Prior art keywords
- light
- substrate
- photo
- receiving window
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000007613 environmental effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にフォトＩＣ搭載型厚膜
混成集積回路に適した厚膜混成集積回路の構造に関する
。
混成集積回路に適した厚膜混成集積回路の構造に関する
。
第２図は、従来のフォトＩＣ搭載型の厚膜混成集積回路
のフォトＩＣの搭載部のｈ面図である。
のフォトＩＣの搭載部のｈ面図である。
第２図において、１は主面に受光部（１ａ）と素子電極
（１ｂ）を有するフォトＩＣ１２は厚膜基板、７はフォ
トＩ Ｃ（１）のフタ、８はフタ（７）の下端面に設け
られたリード、９はフォトＩ Ｃ（１）とリード（８）
とを接続するワイヤ、１０はフタ（７）の上部に設けら
れた内部受光窓、２０はフォトＩＣアセンブリパッケー
ジであり、上記１．７．８．９．１０で構成される。フ
ォトＩＣアセンブリパッケージ翰はリード（８）により
、厚膜基板の電極（２ａ）と接続される。５は厚膜基板
上のフォトＩＣアセンブリパッケージ（７）を包囲する
保護用パッケージ、１１は保護用パッケージ（５）に設
けられた外部受光窓である。
（１ｂ）を有するフォトＩＣ１２は厚膜基板、７はフォ
トＩ Ｃ（１）のフタ、８はフタ（７）の下端面に設け
られたリード、９はフォトＩ Ｃ（１）とリード（８）
とを接続するワイヤ、１０はフタ（７）の上部に設けら
れた内部受光窓、２０はフォトＩＣアセンブリパッケー
ジであり、上記１．７．８．９．１０で構成される。フ
ォトＩＣアセンブリパッケージ翰はリード（８）により
、厚膜基板の電極（２ａ）と接続される。５は厚膜基板
上のフォトＩＣアセンブリパッケージ（７）を包囲する
保護用パッケージ、１１は保護用パッケージ（５）に設
けられた外部受光窓である。
内部受光窓顛および外部受光窓０心はガラスなどの光透
過性材料を用いる。
過性材料を用いる。
前記受光部（１ａ）と外部受光窓（ロ）は、互いに対向
するとともにその間に内部受光窓ＯＱが介在する。
するとともにその間に内部受光窓ＯＱが介在する。
従来のフォトＩＣ搭載型厚膜混成集積回路では、素子電
極と基板電極を接続するとき１．ワイヤを用いていた。
極と基板電極を接続するとき１．ワイヤを用いていた。
しかし、例えば自動車用では使用する温度範囲が広く、
振動が大きいなど、他の用途と比べて耐環境性が重要で
ある。そこで、バンプより耐環境性の劣るワイヤを用い
るためには、それを補うだめの保護パッケージなどが必
要となり、コストが高くなってた。また、フォトＩＣア
センブリパッケージを厚膜基板に接合する際の接合ずれ
によって、受光精度にばらつきを生じていた。
振動が大きいなど、他の用途と比べて耐環境性が重要で
ある。そこで、バンプより耐環境性の劣るワイヤを用い
るためには、それを補うだめの保護パッケージなどが必
要となり、コストが高くなってた。また、フォトＩＣア
センブリパッケージを厚膜基板に接合する際の接合ずれ
によって、受光精度にばらつきを生じていた。
本発明は、以上のような問題点を解消するためになされ
たもので、パッケージングの簡略化と受光精度の向上を
目的としている。
たもので、パッケージングの簡略化と受光精度の向上を
目的としている。
本発明に係わる半導体装置は受光素子の素子電極と受光
窓を有する絶縁基板の基板電極間に介在し、それらを互
いに接続するバンプな設けたものである。
窓を有する絶縁基板の基板電極間に介在し、それらを互
いに接続するバンプな設けたものである。
本発明によれば、この半導体装置はバンプを用いるため
、従来、フォトＩＣと基板電極を接続するのに用いたワ
イヤが不要となる。
、従来、フォトＩＣと基板電極を接続するのに用いたワ
イヤが不要となる。
第１図は、本発明に係わるフォトｒｃ搭載部の一例を示
す断面図である。
す断面図である。
第１図において、１はフォトＩＣ，ｌａは受光部、１ｂ
は素子電極、２は厚膜基板、３はフォトＩＣの素子電極
（１ｂ）と厚膜基板の基板電極（２ａ）をつなぎフォト
ＩＣ（１）を厚膜基板（２）に固定するバンプと呼ばれ
るはんだ支柱、４は厚膜基板（２）に設けられた受光窓
、５はフォトＩＣ７ｉｌ−保護するパッケージ、６は基
板上の素子が外気に触れないようにするための密封ゴム
である。受光窓（４）はガラスなどの光透過性の材料を
用いる。フォトＩ Ｃ（１）はその受光部（１ａ）と素
子電極（１ｂ）が同一主面に形成される。従って、前記
素子電極（１ｂ）と基板電極（２ａ）とをフリップチッ
プ方式でバンプ（３〉ヲ介して接続するに際し、前記受
光部（１ａ）と受光窓（４）ヲ互いに対向するよう配置
することにより、外部光の導入が可能となる。
は素子電極、２は厚膜基板、３はフォトＩＣの素子電極
（１ｂ）と厚膜基板の基板電極（２ａ）をつなぎフォト
ＩＣ（１）を厚膜基板（２）に固定するバンプと呼ばれ
るはんだ支柱、４は厚膜基板（２）に設けられた受光窓
、５はフォトＩＣ７ｉｌ−保護するパッケージ、６は基
板上の素子が外気に触れないようにするための密封ゴム
である。受光窓（４）はガラスなどの光透過性の材料を
用いる。フォトＩ Ｃ（１）はその受光部（１ａ）と素
子電極（１ｂ）が同一主面に形成される。従って、前記
素子電極（１ｂ）と基板電極（２ａ）とをフリップチッ
プ方式でバンプ（３〉ヲ介して接続するに際し、前記受
光部（１ａ）と受光窓（４）ヲ互いに対向するよう配置
することにより、外部光の導入が可能となる。
このことにより、耐環境性に劣るワイヤ部分を保護する
ために用いていたフォトＩＣ用パッケージカ不要となっ
て１．／＋−ツケージングの簡略化がなされるとともに
、耐環境性に優れたものになる。
ために用いていたフォトＩＣ用パッケージカ不要となっ
て１．／＋−ツケージングの簡略化がなされるとともに
、耐環境性に優れたものになる。
また、バンプを用いるーフリツプチップ方式でフオ）Ｉ
Ｃを厚膜基板に接合させるので、セルフアライメントに
よりフォトＩＣが接合位置からずれを生じることが少な
くなり受光精度が向上する。
Ｃを厚膜基板に接合させるので、セルフアライメントに
よりフォトＩＣが接合位置からずれを生じることが少な
くなり受光精度が向上する。
以上のように本発明によれば、受光素子の素子電極と受
光窓を有する絶縁基板の基板電極間に介在しそれらを互
いに接続するバンプを用いたので、ワイヤを保護するパ
ッケージが不要となりパッケージングを簡略名できると
いう優れた効果を有する。
光窓を有する絶縁基板の基板電極間に介在しそれらを互
いに接続するバンプを用いたので、ワイヤを保護するパ
ッケージが不要となりパッケージングを簡略名できると
いう優れた効果を有する。
第１図は本発明に係わる一実施例を示した断面図、第２
図は従来例の断面図である。 １；フォトＩＣ，２：厚膜基板、３；はんだ支柱、４；
厚膜基板の受光窓。 なお、各図中同一符号は同一または相当部分をしめす。
図は従来例の断面図である。 １；フォトＩＣ，２：厚膜基板、３；はんだ支柱、４；
厚膜基板の受光窓。 なお、各図中同一符号は同一または相当部分をしめす。
Claims (1)
- 主面に受光部および素子電極を有する受光素子と、この
受光素子を載置するとともに、前記受光素子に外部光を
導入する受光窓を有し、かつその表面に基板電極を有す
る絶縁基板と、前記素子電極と基板電極間に介在し、そ
れらを互いに接続するバンプとを備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63315811A JPH02159764A (ja) | 1988-12-13 | 1988-12-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63315811A JPH02159764A (ja) | 1988-12-13 | 1988-12-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02159764A true JPH02159764A (ja) | 1990-06-19 |
Family
ID=18069838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63315811A Pending JPH02159764A (ja) | 1988-12-13 | 1988-12-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02159764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7693360B2 (en) | 2002-06-24 | 2010-04-06 | Nec Corporation | Optoelectronic hybrid integrated module and light input/output apparatus having the same as component |
-
1988
- 1988-12-13 JP JP63315811A patent/JPH02159764A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7693360B2 (en) | 2002-06-24 | 2010-04-06 | Nec Corporation | Optoelectronic hybrid integrated module and light input/output apparatus having the same as component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6530515B1 (en) | Micromachine stacked flip chip package fabrication method | |
| US7671432B2 (en) | Dynamic quantity sensor | |
| US6800943B2 (en) | Solid image pickup device | |
| US6522015B1 (en) | Micromachine stacked wirebonded package | |
| US6825551B1 (en) | Method for packaging a semiconductor chip containing sensors and resulting package | |
| US6638789B1 (en) | Micromachine stacked wirebonded package fabrication method | |
| US6528857B1 (en) | Chip size image sensor bumped package | |
| US6509560B1 (en) | Chip size image sensor in wirebond package with step-up ring for electrical contact | |
| JPH05226487A (ja) | 半導体装置 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH02159764A (ja) | 半導体装置 | |
| US6629633B1 (en) | Chip size image sensor bumped package fabrication method | |
| US7205095B1 (en) | Apparatus and method for packaging image sensing semiconductor chips | |
| JPH04290477A (ja) | 半導体装置及びその実装構造 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH07193160A (ja) | チップキャリア | |
| JPH0786544A (ja) | Ｃｃｄ素子 | |
| JPS59117250A (ja) | 半導体装置 | |
| US6620646B1 (en) | Chip size image sensor wirebond package fabrication method | |
| KR100378199B1 (ko) | 다수개의 반도체 칩이 실장되는 테이프 캐리어 패키지 및그의 제조방법 | |
| KR200265306Y1 (ko) | 멀티칩패키지 | |
| JPH02192743A (ja) | 半導体装置 | |
| JPH0521654A (ja) | 半導体デバイス |