JPH0215958B2 - - Google Patents
Info
- Publication number
- JPH0215958B2 JPH0215958B2 JP55127516A JP12751680A JPH0215958B2 JP H0215958 B2 JPH0215958 B2 JP H0215958B2 JP 55127516 A JP55127516 A JP 55127516A JP 12751680 A JP12751680 A JP 12751680A JP H0215958 B2 JPH0215958 B2 JP H0215958B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sample
- signal
- hold
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、センサ等からの微少信号をサンプリ
ングして増幅、ホールドを行うサンプルアンドホ
ールド回路を有する信号検出回路の改良に係り、
特に、サンプルアンドホールド回路を前後２段で
構成するとともに、両者のサンプリングのタイミ
ングをずらすことによつて増幅器のスルーレート
等に起因する不安定要素を排除し、安定で確実な
サンプルアンドホールドの信号検出回路を提供し
ようとするものである。
ングして増幅、ホールドを行うサンプルアンドホ
ールド回路を有する信号検出回路の改良に係り、
特に、サンプルアンドホールド回路を前後２段で
構成するとともに、両者のサンプリングのタイミ
ングをずらすことによつて増幅器のスルーレート
等に起因する不安定要素を排除し、安定で確実な
サンプルアンドホールドの信号検出回路を提供し
ようとするものである。
一般に、センサ等からの微少信号の変化量を電
池駆動の増幅器等を通して検出する場合、低消費
電力化を図るために、間欠的に電力を供給するサ
ンプリング方式が採用されている。このサンプリ
ング方式は、連続量をサンプリングして離散量と
して扱うので、その後段には、離散量を連続量に
変換するホールド回路を有し、これらによつてサ
ンプルアンドホールド回路を構成している。
池駆動の増幅器等を通して検出する場合、低消費
電力化を図るために、間欠的に電力を供給するサ
ンプリング方式が採用されている。このサンプリ
ング方式は、連続量をサンプリングして離散量と
して扱うので、その後段には、離散量を連続量に
変換するホールド回路を有し、これらによつてサ
ンプルアンドホールド回路を構成している。
第１図は、上述のごときサンプルアンドホール
ド回路を有する従来の信号検出回路の一例を示す
図で、図中、１はサンプリングクロツク発生回
路、２はセンサ、３は演算増幅器、C1はホール
ド用コンデンサを示し、図中の各部の信号Ａ〜Ｄ
は第２図Ａ〜Ｄにそれぞれ対応して示してある。
この信号検出回路は、周知のように、センサ２を
サンプリングするタイミングとホールドコンデン
サC1の充放電をコントロールするアナログスイ
ツチ素子AS1の開閉タイミングが完全に同期して
おり、センサ２をサンプリングするオン期間中は
アナログスイツチ素子AS1を閉にして演算増幅器
３の出力をコンデンサC1に伝達し、センサ２を
サンプリングしないオフ期間中はアナログスイツ
チ素子AS1を開にしてコンデンサC1の容量を保持
している。この従来の信号検出回路は、演算増幅
器３の性能が十分に発揮されるような使用法の場
合には特に問題はない。しかし、一般的には、増
幅器はスルーレートのような信号伝播遅れを有し
ており、増幅器の出力端Ｃに第２図Ｃに示すよう
な過渡的な波形の出力信号を生じ、それを受けた
Ｄ点の波形は、入力信号に全く同期して忠実に出
力されるので、第２図Ｄににて示すような落ち
込みを生じる。従つて、コンデンサC1の出力
（第２図Ｄ参照）を高入力インピーダンス素子で
あるＣ−MOS等のインバータで受けるような場
合には、第２図Ｄに示した落ち込みがスレツシ
ユホールドレベルを越えると誤動作の原因とな
る。
ド回路を有する従来の信号検出回路の一例を示す
図で、図中、１はサンプリングクロツク発生回
路、２はセンサ、３は演算増幅器、C1はホール
ド用コンデンサを示し、図中の各部の信号Ａ〜Ｄ
は第２図Ａ〜Ｄにそれぞれ対応して示してある。
この信号検出回路は、周知のように、センサ２を
サンプリングするタイミングとホールドコンデン
サC1の充放電をコントロールするアナログスイ
ツチ素子AS1の開閉タイミングが完全に同期して
おり、センサ２をサンプリングするオン期間中は
アナログスイツチ素子AS1を閉にして演算増幅器
３の出力をコンデンサC1に伝達し、センサ２を
サンプリングしないオフ期間中はアナログスイツ
チ素子AS1を開にしてコンデンサC1の容量を保持
している。この従来の信号検出回路は、演算増幅
器３の性能が十分に発揮されるような使用法の場
合には特に問題はない。しかし、一般的には、増
幅器はスルーレートのような信号伝播遅れを有し
ており、増幅器の出力端Ｃに第２図Ｃに示すよう
な過渡的な波形の出力信号を生じ、それを受けた
Ｄ点の波形は、入力信号に全く同期して忠実に出
力されるので、第２図Ｄににて示すような落ち
込みを生じる。従つて、コンデンサC1の出力
（第２図Ｄ参照）を高入力インピーダンス素子で
あるＣ−MOS等のインバータで受けるような場
合には、第２図Ｄに示した落ち込みがスレツシ
ユホールドレベルを越えると誤動作の原因とな
る。
本発明は、上述のごとき従来の信号検出回路に
おける不安定要素を排除し、安定で確実なサンプ
ルアンドホールドの信号検出回路を提供しようと
するものである。
おける不安定要素を排除し、安定で確実なサンプ
ルアンドホールドの信号検出回路を提供しようと
するものである。
第３図は、本発明による信号検出回路の一実施
例を示す図で、図中、４はボルテージフオロア、
Ｃ−MOSゲート等の高入力インピーダンス、低
出力インピーダンス素子、５はインバータで、回
路中の各部の信号Ａ〜Ｅは第４図Ａ〜Ｅにそれぞ
れ対応して示してある。なお、第３図の回路にお
いて、１点鎖線で囲んだ部分は第１図に示した従
来回路と全く同じであり、その各部における信号
Ａ〜Ｄは第４図Ａ〜Ｄに示すように第２図のＡ〜
Ｄにそれぞれ対応している。従つて、第３図の回
路のＤ点には、第１図に関連して説明したよう
に、増幅器のスルーレートの関係で第４図Ｄに示
すように落ち込みを生じ、この落ち込みが次段
に接続されるインバータのスレツシユレベルを越
えると誤動作の原因となる欠点があつた。本発明
は、このような誤動作の原因をなくすためになさ
れたもので、第３図に示すように、ホールドコン
デンサC1の出力Ｄ（第４図Ｄ参照）を、ボルテー
ジフオロア、Ｃ−MOSゲート等の高入力インピ
ーダンス、低出力インピーダンス素子４で一旦受
け、それを更にアナログスイツチ素子AS2、ホー
ルドコンデンサC2よりなるサンプルアンドホー
ルド回路を通すようにし、その場合のアナログス
イツチ素子AS2のオン時間のタイミングA′を前段
のサンプルアンドホールド回路のアナログスイツ
チ素子AS1のタイミングＡと異ならしめたもので
（第４図A′，Ａ参照）、このようにすると、前段
のサンプルアンドホールド回路におけるオフ時の
信号が生かされるので、従来技術におけるような
不安定部分は無視され、Ｅ点には、増幅器出力が
安定した時の内容のみを取出すことができる（第
４図Ｅ参照）。
例を示す図で、図中、４はボルテージフオロア、
Ｃ−MOSゲート等の高入力インピーダンス、低
出力インピーダンス素子、５はインバータで、回
路中の各部の信号Ａ〜Ｅは第４図Ａ〜Ｅにそれぞ
れ対応して示してある。なお、第３図の回路にお
いて、１点鎖線で囲んだ部分は第１図に示した従
来回路と全く同じであり、その各部における信号
Ａ〜Ｄは第４図Ａ〜Ｄに示すように第２図のＡ〜
Ｄにそれぞれ対応している。従つて、第３図の回
路のＤ点には、第１図に関連して説明したよう
に、増幅器のスルーレートの関係で第４図Ｄに示
すように落ち込みを生じ、この落ち込みが次段
に接続されるインバータのスレツシユレベルを越
えると誤動作の原因となる欠点があつた。本発明
は、このような誤動作の原因をなくすためになさ
れたもので、第３図に示すように、ホールドコン
デンサC1の出力Ｄ（第４図Ｄ参照）を、ボルテー
ジフオロア、Ｃ−MOSゲート等の高入力インピ
ーダンス、低出力インピーダンス素子４で一旦受
け、それを更にアナログスイツチ素子AS2、ホー
ルドコンデンサC2よりなるサンプルアンドホー
ルド回路を通すようにし、その場合のアナログス
イツチ素子AS2のオン時間のタイミングA′を前段
のサンプルアンドホールド回路のアナログスイツ
チ素子AS1のタイミングＡと異ならしめたもので
（第４図A′，Ａ参照）、このようにすると、前段
のサンプルアンドホールド回路におけるオフ時の
信号が生かされるので、従来技術におけるような
不安定部分は無視され、Ｅ点には、増幅器出力が
安定した時の内容のみを取出すことができる（第
４図Ｅ参照）。
第５図は、本発明の他の実施例を説明するため
の電気回路図で、図中のＡ−Ｄ各点における信号
は第６図Ａ〜Ｄにそれぞれ対応して示してある。
この第５図に示した実施例は、前段のサンプルア
ンドホールド回路のサンプリングのタイミングと
後段のサンプルアンドホールド回路のサンプリン
グのタイミングをずらすために、第３図に示した
回路のインバータ５とアナログスイツチ素子AS2
の間にゲート回路Ｇを含む信号処理回路を挿入
し、前段のサンプルクロツクの立下りエツジを利
用して後段のサンプリングのタイミングを得るよ
うにしたもので、その他は、第３図に示した実施
例と同じである。なお、以上に本発明の代表的な
実施例について説明したが、上記以外に、例え
ば、増幅器が安定する時間が予め明確になつてい
るような場合には、その分だけデイレイさせて後
段のサンプルアンドホールド回路のサンプリング
を行うようにすれば、前記と同様の効果を達成し
得ることは容易に理解できよう。
の電気回路図で、図中のＡ−Ｄ各点における信号
は第６図Ａ〜Ｄにそれぞれ対応して示してある。
この第５図に示した実施例は、前段のサンプルア
ンドホールド回路のサンプリングのタイミングと
後段のサンプルアンドホールド回路のサンプリン
グのタイミングをずらすために、第３図に示した
回路のインバータ５とアナログスイツチ素子AS2
の間にゲート回路Ｇを含む信号処理回路を挿入
し、前段のサンプルクロツクの立下りエツジを利
用して後段のサンプリングのタイミングを得るよ
うにしたもので、その他は、第３図に示した実施
例と同じである。なお、以上に本発明の代表的な
実施例について説明したが、上記以外に、例え
ば、増幅器が安定する時間が予め明確になつてい
るような場合には、その分だけデイレイさせて後
段のサンプルアンドホールド回路のサンプリング
を行うようにすれば、前記と同様の効果を達成し
得ることは容易に理解できよう。
以上の説明から明らかなように、本発明による
と、増幅器のスルーレート等に起因する不要素を
排除し、安定で確実に作動するサンプルアンドホ
ールド回路を有する信号検出回路を提供すること
ができる。
と、増幅器のスルーレート等に起因する不要素を
排除し、安定で確実に作動するサンプルアンドホ
ールド回路を有する信号検出回路を提供すること
ができる。
第１図は、従来の信号検出回路の一例を示す
図、第２図は、第１図の回路のＡ〜Ｄ部の信号波
形を示す図、第３図は、本発明による信号検出回
路の一実施例を示す図、第４図は、第３図の回路
のＡ〜Ｅ部の信号波形を示す図、第５図は、本発
明による信号検出回路の他の実施例を示す図、第
６図は、第５図の回路のＡ〜Ｄ部の信号波形を示
す図である。 １……サンプリングクロツク発生回路、２……
センサ、３……増幅器、４……高入力低出力イン
ピーダンス素子、５……インバータ、C1，C2…
…ホールドコンデンサ、AS1，AS2……アナログ
スイツチ素子。
図、第２図は、第１図の回路のＡ〜Ｄ部の信号波
形を示す図、第３図は、本発明による信号検出回
路の一実施例を示す図、第４図は、第３図の回路
のＡ〜Ｅ部の信号波形を示す図、第５図は、本発
明による信号検出回路の他の実施例を示す図、第
６図は、第５図の回路のＡ〜Ｄ部の信号波形を示
す図である。 １……サンプリングクロツク発生回路、２……
センサ、３……増幅器、４……高入力低出力イン
ピーダンス素子、５……インバータ、C1，C2…
…ホールドコンデンサ、AS1，AS2……アナログ
スイツチ素子。
Claims (1)
- １ 微少信号をサンプリングして増幅したのた
ち、該増幅された信号をホールドするサンプルア
ンドホールド回路を有する信号検出回路におい
て、前記サンプルアンドホールド回路の次段に、
前記ホールドした信号をサンプリングしたのちホ
ールドする第２のサンプルアンドホールド回路
と、前記両サンプルアンドホールド回路のサンプ
リングのタイミングを異ならしめる制御手段とを
備えることを特徴とする信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55127516A JPS5753897A (en) | 1980-09-14 | 1980-09-14 | Signal detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55127516A JPS5753897A (en) | 1980-09-14 | 1980-09-14 | Signal detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5753897A JPS5753897A (en) | 1982-03-31 |
| JPH0215958B2 true JPH0215958B2 (ja) | 1990-04-13 |
Family
ID=14961938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55127516A Granted JPS5753897A (en) | 1980-09-14 | 1980-09-14 | Signal detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5753897A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60127600A (ja) * | 1983-12-13 | 1985-07-08 | Matsushita Electric Ind Co Ltd | 標本化回路 |
| US5162670A (en) * | 1990-01-26 | 1992-11-10 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025444A (ja) * | 1973-07-07 | 1975-03-18 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5522640Y2 (ja) * | 1973-06-30 | 1980-05-29 |
-
1980
- 1980-09-14 JP JP55127516A patent/JPS5753897A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025444A (ja) * | 1973-07-07 | 1975-03-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5753897A (en) | 1982-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0921654A3 (en) | Digital PLL circuit and signal regeneration method | |
| WO2007103966A2 (en) | Multiple sampling sample and hold architectures | |
| EP0895356A3 (de) | Signalwechsel-Erkennungsschaltung | |
| KR19980032782A (ko) | 신호 입력 회로 | |
| JPH0215958B2 (ja) | ||
| DE60142568D1 (ja) | ||
| JPS57105016A (en) | Clock source switching system | |
| JPS56166686A (en) | Timing axis variation elimination device of video disk reproducer | |
| US5467130A (en) | Ground driven delay line correlator | |
| EP1321946A3 (en) | High speed differential data sampling circuit | |
| JPH09326674A (ja) | 高周波付加用の調時双安定回路 | |
| WO1998038742A3 (en) | Method and apparatus for acquiring and tracking the sampling phase of a signal | |
| JPH02302999A (ja) | サンプルホールド回路 | |
| JPS60117500A (ja) | サンプル・ホ−ルド回路 | |
| JPH02274015A (ja) | ２重サンプルホールド回路 | |
| JP2682502B2 (ja) | 不揮発性メモリの出力データのローディングタイミング方法及び回路 | |
| JPS54100652A (en) | Sampler | |
| EP0691741A3 (en) | Latch circuit | |
| JPS5718058A (en) | Rotating controller | |
| JPS6221093Y2 (ja) | ||
| JP2785074B2 (ja) | 信号取込み回路 | |
| JPS5772482A (en) | Data extracting device for character broadcast receiver device | |
| JP2001274670A (ja) | Ｌｓｉの出力回路 | |
| TW290778B (en) | Method and device for eliminating the chrominance glitch caused by asynchronous sampling | |
| JPS57107687A (en) | Sampling pulse correcting system |