JPH02154581A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各画素ごとにアナログデジタル変換手段を設け
たイメージセンサに関する。

〔発明の概要〕

本発明はイメージセンサにおいて各画素ごとにコンパレ
ータを設けて、各コンパレータの出力をパラレルインシ
リアルアウトのシフトレジスタに接続したことによって
、同一タイミングで蓄積動作を行なった各画素の出力を
同一タイミングで各コンパレータにより２値あるいは多
値のデジタル信号化して、シフトレジスタにパラレル入
力する。

次にパラレル入力されたビデオ信号をシリアルシフトし
て、シフトレジスタのシリアルアウト端子から時系列的
なデジタルビデオ信号として得ることができるので、デ
ジタル入力装置と容易にインターフェースでき、また、
各画素の蓄積時間が同一タイミングとなるので原稿移動
の制御を容易かつ高速にすることができる。

〔従来の技術〕

従来のイメージセンサは、特開昭６１−２５８５６３の
第１図、第３図に示されるものが例としてあげられる。

各フォトダイオードごとにバッファアンプを設けである
のが特徴である。

〔発明が解決しようとする課題〕

しかし、前述の従来技術では、欣のような問題点を有す
る。第１にビデオ出力信号の形態がアナログ出力である
ので、直接マイクロコンピュータなどのデジタル入力装
置に接続することができず不便であった。第２に特開昭
６１−２５８５６３の第１図、第３図に示されるアナロ
グスイッチ２１，２２・・・２ｎは時系列的に選択され
るので、各フォトダイオードごとの蓄積時間のタイミン
グは少しずつずれてしまう。画像読取装置において原稿
とイメージセンサの相対的な位置の移動をステップモー
タで行なう場合、蓄積時間のタイミングが時系列的にず
れていると、ステップモータの動作と蓄積時間のタイミ
ングを重ねないようにするために原稿の１枚あたりの読
取時間を長くしなければならないという問題点を有する
。ステップモータの動作と蓄積時間のタイミングを重ね
ると、原稿の移動と蓄積時間のタイミングの重なった原
稿の部分において出力ビデオ信号の副走査方向の解像度
の低下を招くからである。また、このような問題点はＣ
ＣＤ方式のイメージセンサではないことである。

そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、第１にビデオ出力信号がデジタ
ル信号で出力され、第２に各画素の蓄積時間が同一タイ
ミングであるイメージセンサを提供するところにある。

〔課題を解決するための手段〕 本発明のイメージセンサは、各画素ごとにコンパレータ
を設けて、各コンパレータの出力をパラレルインシリア
ルアウトのシフトレジスタに接続したことを特徴とする
。

〔作用〕

本発明の上記の構成によれば、同一のタイミングで蓄積
動作を行なった各画素の出力を同一タイミングで各コン
パレータにより２値化あるいは多値化処理を行なってデ
ジタル信号化して、シフトレジスタにパラレル入力する
。次にパラレル入力されたビデオ信号をシリアルシフト
して、シフトレジスタのシリアルアウト端子から時系列
的なデジタルビデオ信号として得ることができる。以」
二のような原理からビデオ出力信号がデジタル信号で出
力され、各画素の蓄積時間が同一タイミングとなるので
ある。

〔実施例〕

（第１の実施例） 第１図は本発明のイメージセンサの第１の実施例を示す
ブロック図である。１０１は光電変換素子であり、特に
電荷蓄積型の光電変換素子の場合は、リセット信号Ｒ３
により光電変換素子１０１は再充電される。光電変換素
子１０１は第１図に示すように一次元にアレイ状に設け
ても良いし、二次元にエリア状に設けても良い。光電変
換素子１０１の出力はそれぞれコンパレータ１０２に入
力される。コンパレータ１０２は光電変換素子１０１の
出力を常時２値化する必要がない。なぜならシフトレジ
スタ１０３に対してパラレル入力モードでコンパレータ
出力データを入力する時以外はコンパレータ１０２の出
力とシフトレジスタ１０３の内部のデータは無関係であ
るからである。

そこでコンパレートクロックＣＰによってコンパレータ
１０２の動作を制御する。コンパレータの電源をオンオ
フ制御するものでも良いし、コンパレータの出力をフロ
ーティングに制御するものでも良い。コンパレータ１０
２は光電変換索子１０１の出力をあるしきい値に従って
２値化し、明と暗あるいは白と黒といった２値の情報と
する。あるしきい値の値を可変して何回もコンパレート
動作すれば、デジタル化された２値以上の階調情報を得
ることもできる。それぞれの光電変換素子１０１の出力
に対′応してコンパレータ１０２によって２値化された
２値化出力は、シフトレジスタ１０３にパラレル入力さ
れて、次に２値化データはシフトレジスタ１０３によっ
てシリアルシフト動作されて、シリアルデータ出力端子
Ｄｏから時系列的に出力される。シフトレジスタ１０３
において、ＣＬはクロック入力端子、ＰＳはパラレルシ
リアルシフト切換端子、ＤＩはシリアルデータ入力端子
であり、シリアルデータ入力端子ＤＩはシフトレジスタ
１０３の検査などに用いられる。

（第２の実施例） 第２図は本発明のイメージセンサの第２の実施例を示す
ブロック図である。第１の実施例と記号の同じブロック
及端子は第１の実施例と同じ機能を有する。光電変換素
子１０１の出力はコンパレータ１０２に入力され、コン
パレータ１０２の出力はラッチ２０１に入力される。コ
ンパレータ１０２はコンパレートクロックＣＰにより制
御されるので、ラッチ２０１はコンパレートクロックＣ
Ｐに同期したラッチクロックＲＨによって制御して、コ
ンパレータ出力データを読込及保持する。

ラッチ２０１によって保持された２値化データはアナロ
グスイッチ２０２によって順次時系列的にシリアルデー
タ出力端子Ｄｏに接続され出力される。アナログスイッ
チ２０２の制御パルスはシフトレジスタ２０３から時系
列的に与えられる。ＳＰはスタートパルス入力端子、Ｃ
Ｐはシフトクロック入力端子、ＥＰはエンドパルス出力
端子である。

（第３の実施例） 第３図は本発明のイメージセンサの第３の実施例を示す
ブロック図である。第１の実施例と記号の同じブロック
は第１の実施例と同じ機能を有する。第３の実施例は２
値以上の階調情報を得る場合の実施例である。光電変換
索子１０１の出力はコンパレータ１０２に入力される。

コンパレータ１０２は第１のしきい値でコンパレート動
作した出力を出力し、その出力はラッチ３０１にラッチ
される。次に、コンパレータ１０２は第２のしきい値で
コンバレーＩ・動作した出力を出力し、その出力はラッ
チ３０２にラッチされる。次に、コンパレータ１０２は
第３のしきい値でコンパレート動作した出力を出力し、
その出力はラッチ３０３にラッチされる。次にコンパレ
ータ１０２は第４のしきい値でコンパレート動作した出
力を出力し、その出力はラッチ３０４にラッチされる。

ラッチ３０１．３０２，３０３，３０４の出力はエンコ
ーダ３１０に入力され、２進数として端子３２１゜３２
２から出力されるので、これらをアレイ状あるいはエリ
ア状に設けて、第１の実施例のようにパラレルインシリ
アルアウトのシフトレジスタで接続するか、あるいは、
第２の実施例のようにアナログスイッチで共通に接続す
ることにより、２値以上の階調情報を得ることができる
。エンコーダ３１０や、ラッチ３０１，３０２，３０３
，３０４を介さす２値以上の階調情報を得ることもでき
る。なぜなら、上記ブロックを介さない信号を直接シフ
トレジスタに接続して入力しても良いからだ。それぞれ
のしきい値でコンパレート動作している間、光電変換素
子１０１の出力は変化させなければより良いと言える。

電荷蓄積型の光電変換素子１０１では、すべてのしきい
値でコンパレート動作が終了してから光電変換素子１０
１をリセットする。同じくコンパレート動作中は電荷蓄
積型の光電変換素子１０１を遮光する手段（照明を消灯
しても良い）を設けるのが望ましい。なぜなら光電変換
素子１０１の出力がコンパレート動作中に変化するから
である。

（コンパレータの第１の実施例） 第４図は本発明のイメージセンサに用いるコンパレータ
の第１の実施例を示す回路図である。フォトダイオード
ＤはアナログスイッチＳ１をオンすると電圧Ｅ１まで充
電される。　（ＶＤ＝Ｅ１）これはフォトダイオードＤ
の充電電荷の初期化である。次にアナログスイッチＳ１
をオフするとフォトダイオードＤの両端電圧ＶＤは照射
光量に従って電圧降下を続ける。これはフォトダイオー
ドＤの電荷蓄積動作である。次にスイッチＳ３．Ｓ４を
オンするとコンパレータ出力ＶＯＵＴは０となり、コン
デンサＣの両端電圧ＶＣは電圧Ｅ２まで充電される。こ
れはコンパレータＣＭＰの２値化しきい電圧の設定動作
である。次にアナログスイッチ３３．３４をオフし、ア
ナログスイッチＳ２をオンすると、コンパレータＣＭＰ
の入力電圧ＶＩＮはコンデンサＣとフォトダイオードＤ
の両端に充電されている電圧の和ＶＣ＋ＶＤとなり、そ
れに従ってコンパレータ出力ＶＯＵＴは正極性あるいは
負極性の出力電圧となる。ここでアナログスイッチＳ１
がオフしてからアナログスイッチＳ２がオンするまでを
電荷蓄積時間Ｔとする。フォトダイオードＤの接合静電
容量をＣＤとする。

フォトダイオードＤの光電流（照射光量により変化する
。）をｉとする。コンパレータＣＭＰの電圧ゲインの絶
対値をＡとする。以上からコンパレータ出力電圧ＶＯＵ
Ｔは次式で表わされる。

電圧ゲインＡが極めて大きく、コンパレータ出力ＶＯＵ
Ｔの正側の飽和出力電圧をＶＤＤ、負側の飽和出力電圧
をｖＳＳとすると、 となり、フォトダイオードＤの出力電圧を２値化するこ
とができる。以上のようにアナログスイッチＳ２をオン
してから次にアナログスイッチ＄２をオフし、アナログ
スイッチＳｌをオンすれば、フォトダイオードＤの充電
電荷の初期化が行なわれ、本実施例の冒頭の説明の動作
を繰り返すことができる。また本発明のイメージセンサ
の第３の実施例で示したように階調情報を得る場合は、
アナログスイッチＳ２をオフし、次に電圧Ｅ２の値を所
望の値に変更したところでアナログスイッチＳ３，３４
をオンしてコンパレータＣＭＰの初期化（具体的にはコ
ンデンサＣに蓄えられた電荷による端子電圧が新しい電
圧Ｅ２となる。）が行なわれ、吹にアナログスイッチＳ
３，３４をオフし、アナログスイッチＳ２をオンするこ
とによりコンパレータＣＭＰは新しいしきい電圧値に従
って２値化動作を行なう。以」二の動作を必要な階調数
繰り返して行なった後にアナログスイッチＳ１をオンす
れば、フォトダイオードＤの充電電荷の初期化が行なわ
れ、本実施例の冒頭の説明の動作を繰り返すことができ
る。

（コンパレータの第２の実施例） 第５図は本発明のイメージセンサに用いるコンパレータ
の第２の実施例を示す回路図である。フォトダイオード
ＤはアナログスイッチＳ４をオンすると可変電圧源Ｅ３
とほぼ同じ端子電圧（このときの電圧をＥｌとする。）
まで充電される。その際コンパレータＣＭＰの入力オフ
セット電圧ΔｖＯ８の影響でフォトダイオードＤの端子
電圧はＥ１＋ΔｖＯ８となる。これはフォトダイオード
Ｄの充電電荷の初期化である。次にアナログスイッチＳ
４をオフするとフォトダイオードＤの両端電圧は照射光
量に従って電圧降下を続ける。これはフォトダイオード
の電荷蓄積動作である。次に可変電圧源Ｅ３の電圧を電
圧Ｅ２に変化する。ここでコンパレータ出力電圧ＶＯＵ
Ｔを数式で示してみる。アナログスイッチＳ４がオフし
てからの時間を電荷蓄積時間Ｔとする。フォトダイオー
ドＤの接合静電容量をＣＤ、同じく光電流（照射光量に
より変化する。）をｉとすると第５図は第６図の回路図
のように示すことができる。コンパレータＣＭＰの電圧
ゲインの絶対値をＡとする。以上からコンパレータ出力
電圧ＶＯＵＴは次式で表わされる。

ただしＥ１＝Ｅ３　（ｔ＝０） Ｅ２＝Ｅ３　　（ｔ＝Ｔ） 電圧ゲインＡが極めて大きく、コンパレータ出力ＶＯＵ
Ｔの正側の飽和出力電圧をＶＤＤ、負側の飽和出力電圧
をｖＳＳとすると、 となり、フォトダイオードＤの出力電圧を２値化するこ
とができる。コンパレータＣＭＰの入力オフセット電圧
Δ■Ｏ８の影響はキャンセルされる。

なぜなら初期的にフォトダイオードＤに電圧ΔＶｏＳが
上乗せして充電されるがらである。このキャンセル作用
はコンパレータＣＭＰをライン状に設ける本発明の場合
、コンパレータによって入力オフセット電圧ΔｖＱＳの
バラツキが発生しやすいのでとても効果がある。

次にアナログスイッチＳ４をオンして可変電圧源Ｅ３＝
Ｅ１とすると、フォトダイオードＤの充電電荷の初期化
が行なわれるので、本実施例の冒頭の説明の動作を繰り
返すことができる。また本発明のイメージセンサの第３
の実施例で示したように階調情報を得る場合は可変電圧
源Ｅ３の値を変化させれば、それに対応した２値化出方
が連続的に得られる。可変電圧源Ｅ３をのこぎり波状に
変化させれば、階調情報をパルス幅として取り出すこと
もできる。以上の動作を行なった後にアナログスイッチ
Ｓ４をオンすれば、フォトダイオードＤの充電電荷の初
期化が行なわれ、本実施例の冒頭の説明の動作を繰り返
すことができる。

第７図は第５図のコンパレータの変形例の回路図である
。アナログスイッチＳ５をアナログスイッチＳ４と対応
させれば動作は第５図のコンパレータとほぼ同様である
。ただしコンパレータ出力電圧ＶＯＵＴは、 ただしＥ１＝Ｅ３　（ｔ＝０） Ｅ２＝Ｅ３　　（ｔ＝Ｔ） で表わされ、コンパレータＣＭＰの入力オフセット電圧
ΔｖＯ８の影響をうける。

（コンパレータの第３の実施例） 第８図は本発明のイメージセンサに用いるコンパレータ
の第１の実施例を相補極性ＭＯ３）ランジスタで構成し
たコンパレータの第３の実施例の回路図である。第９図
は第８図のコンパレータの波形図を示す。第８図の構成
要素は第４図の構成要素に次のように対応する。　（第
８図において第４図と同一記号の要素は当然対応する。

）アナログスイッチ８２，３３．３４はトランジスタＴ
Ｐ５及ＴＮ５．ＴＰ６及ＴＮ６．ＴＰ３及ＴＮ３に対応
し、相補極性のアナログスイッチとしている。

コンデンサＣはトランジスタＴＰ４及ＴＮ４に対応し、
トランジスタのゲート容量を用いてコンデンサとした例
である。コンパレータＣＭＰはトランジス・りＴＰＩ、
ＴＰ２．ＴＮＩ、ＴＮ２で構成され、相補極性ＭＯＳト
ランジスタのクロックドゲートを用いており、特にトラ
ンジスタＴＰＩ。

ＴＮＩがオフの場合は正電源ＶＤＤから負電源ＶＳＳへ
電流が流れないので低消費電力である。第８図における
コンパレータの動作は基本的に第４図のコンパレータの
動作と同様である。すなわち、アナログスイッチＳ１を
オンしてフォトダイオドＤの充電電荷を初期化し、次に
アナログスイッチＳ１をオフするとフォトダイオードＤ
の電荷蓄積動作が始まる。第９図において実線はフォト
ダイオードＤへの照射光量の多い場合であり、同じく一
点鎖線は照射光量の少い場合を表わし、点線はコンパレ
ータ出力の高出力インピーダンス状態（トランジスタＴ
ＰＩ、ＴＮＩがオフした状態）を表わしている。次にφ
１．φ２をＶＤＤとすると、コンパレータ出力ＶＯＵＴ
は高出力インピーダンスから０となり、トランジスタＴ
Ｐ４．ＴＮ４にかかる電圧ＶＣ＝Ｅ２となる。次にφ２
のみＶＳＳとし、φ３をＶＤＤとするとコンパレータ入
力電圧Ｖ工Ｎ＝ＶＣ＋ＶＤとなるので、コンパレータ出
力電圧ＶＯＵＴは ＶＯＵＴ＝ＶＤＤ　　ただｌ、Ｅ　２　＞ＶＤＶＯＵＴ
＝ＶＳＳ　　ただＬＥ　２　＜ＶＤとなり、２値化が行
なわれる。次にφ１．φ３をＶＳＳとするとコンパレー
タ出力ＶＯＵＴは高出力インピーダンスとなる。第９図
に示すようにアナログスイッチＳ１をオンして次にオフ
し、モして孜にオンするまでの間にコンパレータ動作は
何回も行なうことができる。別の言い方をすれば非破壊
モードによる読取ができるということである。

（コンパレータの第４の実施例） 第１０図は本発明のイメージセンサに用いるコンパレー
タの第２の実施例を相補極性ＭＯＳトランジスタで構成
したコンパレータの第４の実施例の回路図である。第１
１図は第１０図のコンパレータの波形図を示す。第１０
図の構成要素は第５図の構成要素に次のように対応する
。　（第１１図において第５図と同一記号の要素は当然
対応する。

）アナログスイッチＳ４はトランジスタＴＰ３及ＴＮ３
・に対応し、相補極性アナログスイッチとしている。コ
ンパレータＣＭＰはトランジスタＴＰ１、ＴＰ２．ＴＮ
Ｉ、ＴＮ２で構成され、相補極性ＭＯＳトランジスタの
クロックドゲートを用いており、特にトランジスタＴＰ
Ｉ、ＴＮＩがオフの場合は正電源ＶＤＤから負電源ｖＳ
Ｓへ電流が流れないので低消費電力である。第１０図に
おけるコンパレータの動作は基本的に第５図のコンパレ
ータの動作と同様である。すなわち、φ１．φ２をＶＤ
Ｄとし、Ｅ３＝Ｅ１として、フォトダイオードＤの充電
電荷を初期化し、次にφ２のみＶＳＳとするとフォトダ
イオードＤの電荷蓄積動作が始まる。第１１図において
実線はフォトダイオードＤへの照射光量の多い場合であ
り、同じく一点鎖線は照射光量の少い場合を表わし、点
線はコンパレータ出力の高出力インピーダンス状態（ト
ランジスタＴＰＩ、ＴＮＩがオフした状態）を表わして
いる。次にφ１をｖＳＳとするとコンパレータ出力ＶＯ
ＵＴは高出力インピーダンス状態となる。次にφ１をＶ
ＤＤとするとコンパレータ出力電圧・ＶＯＵＴは、 Ｅ３くＶＤならば　ＶＯＵＴ＝ＶＤＤ Ｅ３＞ＶＤならば　ＶＯＵＴ＝ＶＳＳ となり、２値化が行なわれる。第１１図に示すようにφ
２をＶＤＤとして孜にｖＳＳとし、そして次にφ２をＶ
ＤＤとするまでの間にコンパレート動作は何回も行なう
ことができる。φ１をＶＤＤにしているかぎり、可変電
圧源Ｅ３を変化させながらコンパレート動作は連続的に
行なうことができ、特に可変電圧源Ｅ３をのこぎり波状
に変化させれば、階調情報をパルス幅として取り出すこ
ともできる。上記動作は、別の言い方をすれば、非破壊
モードによる読取ができるということである。

（第４の実施例） 第１２図は本発明のイメージセンサの第１の実施例を具
体的回路で示した第４の実施例の回路図である。コンパ
レータとしてはコンパレータの第４の実施例を用いてい
る。

第１２図において点線１−Ａ’　より左側は第１図の光
電変換素子１０１及コンパレータ１０２に相当し、点線
Ａ−Ａ’より右側はシフトレジスタ１０３に相当する。

本実施例はたとえばフォトダイオード及相補極性ＭＯ３
ｌ−ランジスタのみで構成できるので、半導体基板、絶
縁基板、透明基板、ガラス基板、石英基板上に容易に集
積化することができる。その際使用するトランジスタは
バルク上に形成したものでも良く、誘電体分離して形成
したものでも良く、薄膜素子でも良い。

第１３図は第１２図のイメージセンサの動作波形を示す
波形図である。クロックφ１．φ２が能動となり可変電
圧源Ｅ３＝Ｅ１となると、フォトダイオードＤＩ、Ｄ２
．Ｄ３は、端子電圧がＥｌまで再充電される。次にクロ
ックφ２のみ非能動とすると、電荷蓄積時間Ｔが開始す
る。次にクロックφ１はコンパレータの消費電流を少な
くするため非能動とする。次にクロックＰＳ、φ１が能
動となり可変電圧源Ｅ３＝Ｅ２となるとコンパレータは
フォトダイオードに残っている端子電圧に応じて２値化
信号を出力する。次にクロックＣＬの立ち・上がり変化
に応じて（電荷蓄積時間Ｔの終了）フォトダイオードＤ
ｉ、Ｄ２．Ｄ３に対応したコンパレータの２値化信号が
シフトレジスタにパラレル入力される。次にクロックＰ
Ｓを非能動とすると、クロックＣＬの変化に応じてフォ
トダイオードＤｉ、Ｄ２．Ｄ３に対応した２値化データ
ＤＩ、Ｄ２．Ｄ３が時系列的に出力端子Ｄｏに得られる
。

第１２図において４０２はアナログスイッチ、４０１、
　４０３．　４０４．　４０５．　４０６．　４０７．
４０９はクロックドインバータ、４０８はインバータで
ある。

（第５の実施例） 第１４図は本発明のイメージセンサの第２の実施例を具
体的回路で示した第５の実施例の回路図である。コンパ
レータとしてはコンパレータの第４の実施例を用いてい
る。

第１４図において点線Ａ−Ａ’より左側は第２図の光電
変換素子１０１及コンパレータ１０２に相当し、点線Ａ
−Ａ’と点線Ｂ−Ｂ’の間はラッチ２０・１に相当し、
点線Ｂ−Ｂ’　と点線ｃ−ｃ’の間はアナログスイッチ
２０２に相当し、点線Ｃ−Ｃ′より右側はシフトレジス
タ２０３に相当する。

本実施例はたとえばフォトダイオード及相補極性ＭＯ８
）ランジスタのみで構成できるので、半導体基板、絶縁
基板、透明基板、ガラス基板、石英基板上に容易に集積
化することができる。その際使用するトランジスタはバ
ルク上に形成したものでも良く、誘電体分離して形成し
たものでも良く、薄膜素子でも良い。

第１５図は第１４図のイメージセンサの動作波形を示す
波形図である。クロックφ１．φ２が能動となり可変電
圧源Ｅ３＝Ｅ１となると、フォトダイオードＤＩ、Ｄ２
．Ｄ３．Ｄ４は端子電圧がＥｌまで再充電される。次に
クロックφ２のみ非能動とすると、電荷蓄積時間Ｔが開
始する。次にクロックφ１はコンパレータの消費電流を
少なくするため非能動とする。次にクロックＲＨ，φ１
が能動となり可変電圧源Ｅ３＝Ｅ２となるとコンバレー
・夕はフォトダイオードに残っている端子電圧に応じて
２値化信号を出力する。、次にクロックＲＨの立ち下が
り変化に応じて（電荷蓄積時間Ｔの終了）フォトダイオ
ードＤＩ、Ｄ２．Ｄ３に対応したコンパレータの２値化
信号がラッチに保持される。次にシフトレジスタからの
制御パルスに応じてフォトダイオードＤｉ、　　Ｄ２．
　　Ｄ３．　　Ｄ４に対応した２値化データが出力端子
ＤＯＩ、Ｄ。

２に得られる。

第１４図において４０２はアナログスイッチ、４０１．
５０１，５０３，５０４，５０５，５０６．５０８，５
０９，５１１はクロックドインバータ、５０２，５０７
，５１０、はインバータである。

〔発明の効果〕

以上述べたように本発明のイメージセンサによれば次の
ような効果を有する。

第１にビデオ出力信号がデジタル信号で得られるので周
辺回路にプリアンプなど必要なくインターフェースが容
易である。またデジタル信号として白黒の２値化信号だ
けでなく階調信号として多値のデジタル信号も得られる
ので階調信号を必要とする画像処理装置の入力装置とし
ても最適であるという効果を有する。

第２にライン状、あるいはエリア状に設けられた各光電
変換素子の充電流蓄積時間が同一タイミングであるので
、原稿読取装置における原稿移動の制御が極めて容易に
なるという効果を有する。

第３に各光電変換素子の情報を読み出す動作は各光電変
換素子の情報を破壊せずに行なえるので画像メモリ等を
別途設けなくとも種々の画像処理が行なえるという効果
を有する。

【図面の簡単な説明】

第１図は本発明のイメージセンサの第１の実施例を示す
ブロック図。 第２図は本発明のイメージセンサの第２の実施例を示す
ブロック図。 第３図は本発明のイメージセンサの第３の実施例を示す
ブロック図。 第４図は本発明のイメージセンサに用いるコンパレータ
の第１の実施例を示す回路図。 第５図は本発明のイメージセンサに用いるコンパレータ
の第２の実施例を示す回路図。 第６図は第５図を説明するための回路図。 第７図は第５図の変形例を示す回路図。 第８図は本発明のイメージセンサに用いるコンパレータ
の第３の実施例を示す回路図。 第９図は第８図に示す回路図の波形図。 第１０図は本発明のイメージセンサに用いるコンパレー
タの第４の実施例を示す回路図。 第１１図は第１０図に示す回路図の波形図。 第１２図は本発明のイメージセンサの第４の実施例を示
す回路図。 第１３図は第１２図に示す回路図の波形図。 第１４図は本発明のイメージセンサの第５の実施例を示
す回路図。 第１５図は第１４図に示す回路図の波形図。 １０１・・・光電変換素子 １０２・・・コンパレータ ト０３・・・シフトレジスタ 以　　上 出願人　セイコーエプソン株式会社 代理人　弁理士　上柳　雅誉　他１名

Claims (1)

【特許請求の範囲】
1. 光電変換素子アレイ、コンパレータアレイ及シフトレジ
   スタから構成されることを特徴とするイメージセンサ。