JPH02146871A - 画質調整回路 - Google Patents
画質調整回路Info
- Publication number
- JPH02146871A JPH02146871A JP63301581A JP30158188A JPH02146871A JP H02146871 A JPH02146871 A JP H02146871A JP 63301581 A JP63301581 A JP 63301581A JP 30158188 A JP30158188 A JP 30158188A JP H02146871 A JPH02146871 A JP H02146871A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- phase
- video signal
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002238 attenuated effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- LZNWYQJJBLGYLT-UHFFFAOYSA-N tenoxicam Chemical compound OC=1C=2SC=CC=2S(=O)(=O)N(C)C=1C(=O)NC1=CC=CC=N1 LZNWYQJJBLGYLT-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画質調整回路に関し、特に映像信号の周波数特
性を変えることＫよって、画質をソフトからシャープま
で調整する画質調整回路に関する。
性を変えることＫよって、画質をソフトからシャープま
で調整する画質調整回路に関する。
従来の画質調整回路の一例を第４図の回路ブロック図、
第５図のタイミング図を用いて、説明する。
第５図のタイミング図を用いて、説明する。
映像信号１′は入力端１より入力し、ミキサ回路５の二
人力の一方とハイパスフィルタ２とに入力され、ハイパ
スフィルタ２の出力信号２′は、利得・位相制御回路４
の被制御入力に入力し、利得・位相制御されて前記ミキ
サ回路５の他方の入力に入力され、入力映像信号とミッ
クスされて出力端６に出力される。
人力の一方とハイパスフィルタ２とに入力され、ハイパ
スフィルタ２の出力信号２′は、利得・位相制御回路４
の被制御入力に入力し、利得・位相制御されて前記ミキ
サ回路５の他方の入力に入力され、入力映像信号とミッ
クスされて出力端６に出力される。
ここで、利得・位相制御回路の出力の位相が入力映像信
号１′ と同相の場合、ミキサー回路５で入力映像信号
１′にハイパスフィルタ２の信号２′が加算されるので
、出力信号６′に示すように、シャープな画像の映像が
出力端６に出力され、利得・位相制御回路の出力信号の
位相が入力映像信号１゛ と逆相の場合は、出力信号６
″に示すように、ソフトな画質の映像が出力端６に出力
される。
号１′ と同相の場合、ミキサー回路５で入力映像信号
１′にハイパスフィルタ２の信号２′が加算されるので
、出力信号６′に示すように、シャープな画像の映像が
出力端６に出力され、利得・位相制御回路の出力信号の
位相が入力映像信号１゛ と逆相の場合は、出力信号６
″に示すように、ソフトな画質の映像が出力端６に出力
される。
前述した従来の画質調整回路は、入力映像信号１′のノ
イズの中でハイパスフィルタ２を通加するノイズ成分も
加算されるため、出力された映像信号はノイズも強調さ
れた画質になる欠点がある２゜本発明の目的は、前記欠
点が解決され、ノイズ成分を強調することなく画質調整
を行う画質調整回路を提供することにある。
イズの中でハイパスフィルタ２を通加するノイズ成分も
加算されるため、出力された映像信号はノイズも強調さ
れた画質になる欠点がある２゜本発明の目的は、前記欠
点が解決され、ノイズ成分を強調することなく画質調整
を行う画質調整回路を提供することにある。
本発明の画質調整回路の構成は、入力端に接続されるハ
イパスフィルタと、前記ハイパスフィルタの出力をスラ
イスするスライサ回路と、このスライサ回路の出力の振
幅と位相を制御する利得・位相制御回路とを備え、前記
利得・位相制御回路は外部制御端を有し、前記入力端の
入力と前記利得・位相制御回路の出力とをミックスする
ミキサ回路を設け、前記ミキサ回路の出力を出力端とす
ることを特徴とする。
イパスフィルタと、前記ハイパスフィルタの出力をスラ
イスするスライサ回路と、このスライサ回路の出力の振
幅と位相を制御する利得・位相制御回路とを備え、前記
利得・位相制御回路は外部制御端を有し、前記入力端の
入力と前記利得・位相制御回路の出力とをミックスする
ミキサ回路を設け、前記ミキサ回路の出力を出力端とす
ることを特徴とする。
次に図面を参照しながら本発明を説明する。
第１図は本発明の一実施例の画質調整回路を示す回路ブ
ロック図である。第１図において、本実施例の画質調整
回路は、入力端ｌが、ミキサ回路５の二人力の一方とハ
イパスフィルタ２とに接続され、ハイパスフィルタ２の
出力がスライサ回路３を介して外部制御端７で制御され
る利得・位相制御回路４に接続され、この利得−位相制
御回路４の出力が前記ミキサ回路５の他方の入力接続さ
れ、ミキサ回路５でミックスされた出力を出力端６に出
力する構成となっている。
ロック図である。第１図において、本実施例の画質調整
回路は、入力端ｌが、ミキサ回路５の二人力の一方とハ
イパスフィルタ２とに接続され、ハイパスフィルタ２の
出力がスライサ回路３を介して外部制御端７で制御され
る利得・位相制御回路４に接続され、この利得−位相制
御回路４の出力が前記ミキサ回路５の他方の入力接続さ
れ、ミキサ回路５でミックスされた出力を出力端６に出
力する構成となっている。
次に第３図のタイミング図も参照して動作を説明する。
入力端１に入力された映像信号９１は、ハイパスフィル
タ２によって高域が通過し、波形９２になり、このハイ
パスフィルタ２の出力をスライサ回路３によって一点鎖
線の間の領域をスライスする。一般に、映像信号９１の
ハイパスフィルタ２の出力レベルに比べ、ノイズ成分９
１′のハイパスフィルタ２の出力レベルは小さいので、
スライサ回路３のスライスレベルを適当に設定すれば、
ハイパスフィルタ２の出力から、ノイズ成分９１′を取
除いた波形９６を得る。スライサ回路３の出力は、利得
−位相制御回路４によって利得および位相が制御され、
ミキサ回路５で入力端１０入力映像信号９１とミックス
されて、出力端６に出力される。ここで、利得・位相制
御回路４の出力の位相が、入力映像信号９１と同相の場
合、高域が強調されるのでシャープな画質の映像が出力
端６に出力され、利得・位相制御回路４の出力の位相が
、入力映像信号９１と逆相の場合、高域が減衰するので
ソフトな画質の映像が出力端に出力される。
タ２によって高域が通過し、波形９２になり、このハイ
パスフィルタ２の出力をスライサ回路３によって一点鎖
線の間の領域をスライスする。一般に、映像信号９１の
ハイパスフィルタ２の出力レベルに比べ、ノイズ成分９
１′のハイパスフィルタ２の出力レベルは小さいので、
スライサ回路３のスライスレベルを適当に設定すれば、
ハイパスフィルタ２の出力から、ノイズ成分９１′を取
除いた波形９６を得る。スライサ回路３の出力は、利得
−位相制御回路４によって利得および位相が制御され、
ミキサ回路５で入力端１０入力映像信号９１とミックス
されて、出力端６に出力される。ここで、利得・位相制
御回路４の出力の位相が、入力映像信号９１と同相の場
合、高域が強調されるのでシャープな画質の映像が出力
端６に出力され、利得・位相制御回路４の出力の位相が
、入力映像信号９１と逆相の場合、高域が減衰するので
ソフトな画質の映像が出力端に出力される。
第２図は第１図の回路ブロック図に基いて具体的に構成
した回路図である。第２図において、ブロック７７は第
１図のハイパスフィルタ２、ブロック７８はスライサ回
路３、ブロック７９は利得・位相制御回路４、ブロック
８０はミキサ５に各々相当し、その動作は前述の通りで
ある。ここで、ブロック７７は、入力端１をペースとす
るｎｐｎ）ランジスタ１０と、分圧抵抗８，９と、ｎｐ
ｎ）ランジスタ１１と、抵抗１２と、次段へのカップリ
ングコンデンサ１３と、抵抗１４とを有する。ブロック
７８は、ｎｐｎトランジスタ１７，１８，２１゜２４
、２７ 、２８ 、２９ 、３２ 、３３ 、３４ と
、ダイオード１５．２６と、抵抗１６，１９，２０，２
２，２３，２５゜３０．３２とを有する。ブロック７９
は、トランジスタ３６，３７，３８，４３，４５，４６
，４７，４８，５１゜５４．５７，５８，５９，６１，
６２，６３，６６．６７．７２゜７３と、抵抗３５，４
０，４１，４２，４４，４９，５０，５２゜５５．５６
，６０，６４，６５，６８，６９，７０，７１．７４と
、出力端６と、高電位端７５と、低電位端７６と、制御
端７とを有する。ブロック８０は抵抗３９、トランジス
タ５３とを有する。
した回路図である。第２図において、ブロック７７は第
１図のハイパスフィルタ２、ブロック７８はスライサ回
路３、ブロック７９は利得・位相制御回路４、ブロック
８０はミキサ５に各々相当し、その動作は前述の通りで
ある。ここで、ブロック７７は、入力端１をペースとす
るｎｐｎ）ランジスタ１０と、分圧抵抗８，９と、ｎｐ
ｎ）ランジスタ１１と、抵抗１２と、次段へのカップリ
ングコンデンサ１３と、抵抗１４とを有する。ブロック
７８は、ｎｐｎトランジスタ１７，１８，２１゜２４
、２７ 、２８ 、２９ 、３２ 、３３ 、３４ と
、ダイオード１５．２６と、抵抗１６，１９，２０，２
２，２３，２５゜３０．３２とを有する。ブロック７９
は、トランジスタ３６，３７，３８，４３，４５，４６
，４７，４８，５１゜５４．５７，５８，５９，６１，
６２，６３，６６．６７．７２゜７３と、抵抗３５，４
０，４１，４２，４４，４９，５０，５２゜５５．５６
，６０，６４，６５，６８，６９，７０，７１．７４と
、出力端６と、高電位端７５と、低電位端７６と、制御
端７とを有する。ブロック８０は抵抗３９、トランジス
タ５３とを有する。
以上説明したように、本発明は、ノ・イパスフィルタの
出力をスライサ回路でノイズ成分を除去することによっ
て、入力映像信号のノイズ成分を強調することなく、画
質調整を行なえる効果がある。。
出力をスライサ回路でノイズ成分を除去することによっ
て、入力映像信号のノイズ成分を強調することなく、画
質調整を行なえる効果がある。。
第１図は本発明の一実施例の画質調整回路の回路ブロッ
ク図、第２図は第１図の実施例の具体的回路例を示す回
路図、第３図は第１図の実施例の動作を示すタイミング
図、第４図は従来の画質調整回路の回路ブロック図、第
５図は第４図の従来の画質調整回路の動作を示すタイミ
ング図である。 １・・・・・・入力端、２・・・・・・ハイパスフィル
タ、３・・・・・・スライサ回路、４・・・・・・利得
・位相制御回路、５・・・・・・ミキサ回路、６・・・
・・・出力端、７・・・・・・制御端、１’ 、２’
、６’ 、６”、９１，９２．９６・・・・・・波形、
８，９゜１２．１４，１６，１９，２０，２２，２３，
２５，３０，３１゜３５．３９，４０，４１，４２，４
４，４９，５０，５２，５５゜５６．６０，６４，６５
，６８，６９，７０，７１．７４・・・・・・抵抗、１
０，１１，１７，１８，２１，２４，２７，２８．２９
゜３２．３３，３４，３６，３７，３８，４３，４５，
４６，４７゜４８．５１，５３，５４，５７，５８，５
９，６１，６２．６３゜６６ 、６７ 、７２ 、７３
−−− ｎｐｎ ）う／ジスタ、１３−・・・・・コン
デンサ、１５．２６・・・・・・ダイオード、７５・・
・・・・高電位端、７６・・・・・・低電位端、７７．
７８．７９゜８０・・・・・・ブロック。 代理人 弁理士 内 原 晋 ち 綬 躬３区
ク図、第２図は第１図の実施例の具体的回路例を示す回
路図、第３図は第１図の実施例の動作を示すタイミング
図、第４図は従来の画質調整回路の回路ブロック図、第
５図は第４図の従来の画質調整回路の動作を示すタイミ
ング図である。 １・・・・・・入力端、２・・・・・・ハイパスフィル
タ、３・・・・・・スライサ回路、４・・・・・・利得
・位相制御回路、５・・・・・・ミキサ回路、６・・・
・・・出力端、７・・・・・・制御端、１’ 、２’
、６’ 、６”、９１，９２．９６・・・・・・波形、
８，９゜１２．１４，１６，１９，２０，２２，２３，
２５，３０，３１゜３５．３９，４０，４１，４２，４
４，４９，５０，５２，５５゜５６．６０，６４，６５
，６８，６９，７０，７１．７４・・・・・・抵抗、１
０，１１，１７，１８，２１，２４，２７，２８．２９
゜３２．３３，３４，３６，３７，３８，４３，４５，
４６，４７゜４８．５１，５３，５４，５７，５８，５
９，６１，６２．６３゜６６ 、６７ 、７２ 、７３
−−− ｎｐｎ ）う／ジスタ、１３−・・・・・コン
デンサ、１５．２６・・・・・・ダイオード、７５・・
・・・・高電位端、７６・・・・・・低電位端、７７．
７８．７９゜８０・・・・・・ブロック。 代理人 弁理士 内 原 晋 ち 綬 躬３区
Claims (1)
- 入力端に接続されるハイパスフィルタと、前記ハイパス
フィルタの出力をスライスするスライサ回路と、このス
ライサ回路の出力の振幅と位相を制御する利得・位相制
御回路とを備え、前記利得・位相制御回路は外部制御端
を有し、前記入力端の入力と前記利得・位相制御回路の
出力とをミックスするミキサ回路を設け、前記ミキサ回
路を出力端とすることを特徴とする画質調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301581A JPH02146871A (ja) | 1988-11-28 | 1988-11-28 | 画質調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301581A JPH02146871A (ja) | 1988-11-28 | 1988-11-28 | 画質調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146871A true JPH02146871A (ja) | 1990-06-06 |
Family
ID=17898671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63301581A Pending JPH02146871A (ja) | 1988-11-28 | 1988-11-28 | 画質調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272533A (en) * | 1991-01-14 | 1993-12-21 | Hitachi, Ltd. | Image control apparatus for a television receiver |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260277A (ja) * | 1987-04-16 | 1988-10-27 | Victor Co Of Japan Ltd | 動き適応形画質改善装置 |
-
1988
- 1988-11-28 JP JP63301581A patent/JPH02146871A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260277A (ja) * | 1987-04-16 | 1988-10-27 | Victor Co Of Japan Ltd | 動き適応形画質改善装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272533A (en) * | 1991-01-14 | 1993-12-21 | Hitachi, Ltd. | Image control apparatus for a television receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5921200A (ja) | ラジオ内蔵補聴器 | |
| US5717763A (en) | Vocal mix circuit | |
| EP2584699A3 (en) | Tuning method and apparatus for circuits to conform to a predetermined frequency response | |
| US3105877A (en) | Circuit for canceling oscillating in public address systems | |
| JPH07177386A (ja) | 画像輪郭強調装置 | |
| JPH02146871A (ja) | 画質調整回路 | |
| US5697093A (en) | Zero IF receivers | |
| GB1244825A (en) | Chrominance signal attenuation | |
| JPH0253991B2 (ja) | ||
| KR900004179A (ko) | 잡음저감회로 | |
| JPS6276392A (ja) | モ−シヨナルフイ−ドバツクシステム | |
| JP4088365B2 (ja) | 効果装置 | |
| US5434539A (en) | Unity-gain linear-fader control for VCA | |
| US5424679A (en) | +12dB gain linear-fader control for VCA | |
| JPH0522633A (ja) | 画質調整回路 | |
| JPS5814676A (ja) | 映像信号クランプ装置 | |
| KR910009001Y1 (ko) | 휘도신호의 노이즈 제거회로 | |
| JP2664958B2 (ja) | クロックデューティ調整回路 | |
| KR920001647Y1 (ko) | 음성중간 주파수 변환회로 | |
| KR910001831Y1 (ko) | 칼라 노이즈 제거회로 | |
| JP2544223Y2 (ja) | ミユーティング回路 | |
| JPS6054503A (ja) | 偶数次高周波逓倍回路 | |
| JPS58121813A (ja) | 音質コントロ−ル装置 | |
| JPS63242089A (ja) | 垂直輪郭補正回路 | |
| JPS59193615A (ja) | スライス回路 |