JPH02146817A - 位相ロックドループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、定常状態において低域が波器のが波出力を
ディジタル的にロックできるようにした位相ロックドル
ープ回路に関する。

［従来の技術］ 最近のディジタルアンプと称されるアンプ装置は、ＤＡ
コンバータを内蔵しており、ディジタルアウト付きのＣ
Ｄプレーヤ又はＤＡＴ或はＢＳチューナ等とのディジタ
ル接続が可能である。しかし、信号伝送過程での信号劣
化が少ないと言われるディジタル接続にも、アンプ装置
側で再生するクロック信号にジッタが含まれていると、
アンプ装置内で行われるＤＡ変換の時間間隔が狂って不
揃いになり、再生波形の歪みが聴感上でも聞き分けられ
るほど音質が劣化することがあると言われている。

第２図に示す位相ロックドループ回路ｌは、上記ＤＡ変
換器を内蔵するアンプ装置内で再生クロック信号を生成
するために設けられたものであり、ディジタルインタフ
ェースを介して受信した音声データから検出される同期
のためのプリアンプル信号から、ディジタルデータのサ
ンプリング周波数の２倍の周波数を基準にＰＬＬを構成
する。本例の場合、プリアンプル信号のエツジを示す人
力信号と、目的とする連続クロックである出力信号を位
相比較する位相比較器２と、この位相比較器２から得ら
れる位相誤差出力をが波し、高調波成分を取り除く低域
が波器３と、低域が波器３の出力電圧に応じて発振周波
数を可変する電圧制御発振器４及び電圧制御発振器４の
発振出力を分周して位相比較器２に送り込む分周器５か
らなる。すなわち、位相ロックドループ回路１は、電圧
制御発振器４の分周出力を位相比較器２に帰還して閉ル
ープを構成することで、中心周波数が可変の帯域が波器
として機能する。

［発明が解決しようとする課題］ 上記従来の位相ロックドループ回路１は、ディジタルデ
ータを送り出す側のサンプリング周波数が、ＣＤプレー
ヤ、ＤＡＴ、ＢＳチューナといったディジタル音声ソー
スに応じて、３２ｋＨｚ。

４４．１ｋＨｚ、４８ｋＨｚのごとく異なっており、こ
のためデータの安定受信を考慮した場合、広帯域でかつ
高い応答性が要求される。しかし、３種類のサンプリン
グ周波数に追従する応答性を得るために、広帯域の低域
が波器３を用いると、受信性能は満足するものの、過敏
な応答性をもつために僅かなジッタも拾ってしまい、ク
ロック信号の再生純度の低下が避けられず、またその逆
に狭帯域の低域が波器３を用いて応答性を抑えた場合は
、定常状態での安定性は優れるものの、アンプ装置への
音声ソースを切り替えた場合に、送信側のクロック周波
数に対する受信側のクロック周波数の追従性が悪く、受
信性能か不足するといった課題を抱えていた。

［課題を解決するための手段］ この発明は、上記課題を解決したものであり、入力信号
と出力信号の位相比較誤差を低域が波器にてＪ波し、そ
のが波出力を電圧制御発振器に帰還し、電圧制御発振器
の発振出力を分周して入力信号との位相比較に供する位
相ロックドループ回路において、前記低域が波器の出力
をディジタルデータに変換するＡＤ変換器と、このＡＤ
変換器の出力を前記位相比較器の出力か零であるときに
ラッチし、それ以外は通過させるラッチ回路と、このラ
ッチ回路の出力をアナログデータに変換して前記電圧制
御発振器に供給するＤＡ変換器を設けて構成したことを
特徴とするものである。

［作用］ この発明は、位相誤差出力をろ波する低域が波器と電圧
制御発振器の間に、ＡＤ変換器とラッチ回路及びＤＡ変
換器を縦列接続し、位相誤差か零であるときはラッチ回
路によるラッチ出力をもって低域が波器のが波出力をデ
ィジタル的にロックすることにより、安定した受信と純
度の高いクロック再生を可能に・する。

［実施例］ 以下、この発明の実施例について、第１図を参照して説
明する。第１図は、この発明の位相ロックドループ回路
の一実施例を示す回路図である。

第１図中、位相ロックドループ回路１１は、低域が波器
３と電圧制御発振器４との間に、低域が波器３の出力を
ディジタルデータに変換するＡＤ変換器Ｉ２と、このＡ
Ｄ変換器１２の出力を位相比較器２の出力が零であると
きにラッチし、それ以外は通過させるラッチ回路１３と
、このラッチ回路Ｉ３の出力をアナログデータに変換し
て電圧制御発振器４に供給するＤＡ変換器１４を設けた
ものである。

ラッチ回路Ｉ３は、位相比較器２における位相誤差出力
が零であるときにラッチ命令を受け、そのときの出力を
保持する。このため、人力信号の周期が安定し位相比較
器２の出力が零に達したときは、ただちに系をロックす
ることができる。従って、低域が波器３のか波出力の過
渡応答が整定するまで出力信号の周波数が脈動するとい
ったことはなく、入力信号と出力信号の位相が一致した
時点で、低域が波器のが波出力のロックとともに周波数
の揺らぎが抑制される。

従って、上記位相ロックドループ回路１１をディジタル
アンプ装置等に組み込んだ場合、例えば受信性能に重点
を置いて低域が波器３の帯域を広くとり、系全体の応答
性を高めた場合でも、定常状態もしくはこれに近い状態
で位相誤差がほぼ零であると認められる場合は、強制的
にか波出力をロッりしてしまうことで、実質的には低域
が波器３を狭帯域に切り替えたのと同じ効果を得ること
ができ、これにより系の過敏な応答を抑え、不要なジッ
タを袷ってしまう不都合を避けることができる。

なお、上記実施例では、分周器５の出力を出力信号とし
たが、電圧制御発振器４の発振出力を出力信号とするこ
とも可能である。

［発明の効果］ 以上説明したように、この発明は、位相誤差出力をろ波
する低域が波器と電圧制御発振器の間に、ＡＤ変換器と
ラッチ回路及びＤＡ変換器を縦列接続し、位相誤差が零
であるときはラッチ回路によるラッチ出力をもって低域
が波器のろ波出力をディジタル的にロックする構成とし
たから、受信性能に重点を置いて低域が波器の帯域を広
くとり、系全体の応答性を高めた場合でも、例えば定常
状態もしくはこれに近い状態で位相誤差がほぼ零である
と認められる場合は、強制的にろ波出力をロックしてし
まうことで、実質的には低域が波器を狭帯域に切り替え
たのと同じ効果を得ることができ、これにより系の過敏
な応答を抑え、不要なジッタを袷ってしまう不都合を避
けることができ、特にＣＤプレーヤやＤＡＴ或はＢＳチ
ューナといった人力ソースに応じて異なるサンプリング
周波数に対応する必要があるディジタルアンプ装置等に
適用した場合、対応周波数範囲の広い受信と純度の高い
クロック再生が可能であるといった優れた効果を奏する
。

【図面の簡単な説明】

第１図は、この発明の位相ロックドループ回路の一実施
例を示す回路構成図、第２図は、従来の位相ロックドル
ープ回路の一例を示す回路構成図である。 ２０１０位相比較器、３．、、低域が波器、４゜、電圧
制御発振器、５０５分周器、１１゜位相ロックドループ
回路、＋２．、、ＡＤｆ換器。 １３、、、ラッチ回路、１４．、、ＤＡ変換器。

Claims (1)

【特許請求の範囲】
1. 入力信号と出力信号の位相比較誤差を低域ろ波器にてろ
   波し、そのろ波出力を電圧制御発振器に帰還し、電圧制
   御発振器の発振出力を分周して入力信号との位相比較に
   供する位相ロックドループ回路において、前記低域ろ波
   器の出力をディジタルデータに変換するＡＤ変換器と、
   このＡＤ変換器の出力を前記位相比較器の出力が零であ
   るときにラッチし、それ以外は通過させるラッチ回路と
   、このラッチ回路の出力をアナログデータに変換して前
   記電圧制御発振器に供給するＤＡ変換器を設けて構成し
   たことを特徴とする位相ロックドループ回路。