JPH02146720A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02146720A JPH02146720A JP1196212A JP19621289A JPH02146720A JP H02146720 A JPH02146720 A JP H02146720A JP 1196212 A JP1196212 A JP 1196212A JP 19621289 A JP19621289 A JP 19621289A JP H02146720 A JPH02146720 A JP H02146720A
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- wafer
- resist film
- resist
- developing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000005259 measurement Methods 0.000 claims abstract description 24
- 238000000576 coating method Methods 0.000 abstract description 38
- 239000011248 coating agent Substances 0.000 abstract description 32
- 238000011161 development Methods 0.000 abstract description 15
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 85
- 230000018109 developmental process Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 239000007788 liquid Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置を製造する方法に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a method of manufacturing a semiconductor device.
（従来の技術）
一般に、ＩＣ又はＬＳＩ等の半導体装置例えばデバイス
の製造工程では、半導体ウェハに複数回のフォトリソグ
ラフィーを施して、−枚のウェハ上に所定のパターンを
有する多数の半導体チップを形成する。(Prior Art) Generally, in the manufacturing process of semiconductor devices such as ICs or LSIs, a semiconductor wafer is subjected to photolithography multiple times to form a large number of semiconductor chips having a predetermined pattern on one wafer. do.
近年、半導体デバイスの累積度が高まるに従って、半導
体ウェハ上に正確に所望厚さのレジスト層を均一に形成
することが要望されている。特に、フォｉ−リソグラフ
ィーにより超微細パターンを精密に転写するためには、
レジスト膜厚を正確に形成する必要がある。このような
要求に応えるために、現在では、レジスト膜厚のばらつ
きを４〜５ｎｍの範囲内とすることができるスピン式塗
布装置（スピンコーター）が開発実用化されている。In recent years, as the degree of stacking of semiconductor devices has increased, it has been desired to accurately and uniformly form a resist layer of a desired thickness on a semiconductor wafer. In particular, in order to accurately transfer ultrafine patterns using photolithography,
It is necessary to accurately form the resist film thickness. In order to meet such demands, a spin-type coating device (spin coater) that can reduce the variation in resist film thickness within a range of 4 to 5 nm has been developed and put into practical use.
ところで、上記スピン式塗布装置によりレジスト膜を形
成するときに、レジスト液、半導体ウェハ並びに塗布雰
囲気の温度や湿度が一定でないと、レジスト膜厚が変動
する。また、−枚のウェハ内であっても、中央部で膜厚
が厚くなり、周辺部で膜厚が薄くなる傾向がある。レジ
スト膜厚が不均一であると、パターンの線幅が変化して
、フォトリソグラフィーによって微細パターンを正確に
形成することができない。By the way, when forming a resist film using the above spin coating apparatus, if the temperature and humidity of the resist solution, the semiconductor wafer, and the coating atmosphere are not constant, the resist film thickness will fluctuate. Moreover, even within - wafers, the film thickness tends to be thicker at the center and thinner at the periphery. If the resist film thickness is non-uniform, the line width of the pattern will change, making it impossible to accurately form a fine pattern by photolithography.
従来においては、製品となるべきウェハのレジスト膜厚
を製造ラインで直接測定せず、ダミーウェハ（サンプリ
ングウェハ）の膜厚のみを測定していた。しかしながら
、超微細パターンの半導体デバイスでは、レジスト膜厚
の変化がパターン線幅に重大な影響を及ぼすため製品と
なるへきウェハに塗布されたレジスト膜厚を測定する必
要性が生じている。Conventionally, the resist film thickness of wafers to become products was not directly measured on the production line, but only the film thickness of dummy wafers (sampling wafers) was measured. However, in semiconductor devices with ultra-fine patterns, changes in the resist film thickness have a significant effect on the pattern line width, so there is a need to measure the resist film thickness applied to a cut wafer that will become a product.
ところで、通常、半導体ウェハに多数の半導体チップを
形成する工程においては、複数回のフォトリソグラフィ
ー工程を経る。これらのフォトリソグラフィー工程のな
かで、ウェハ下地が平坦な状態にあるのは、多くの場合
、最初のフォトリソグラフィー工程だけである。By the way, in the process of forming a large number of semiconductor chips on a semiconductor wafer, usually a plurality of photolithography processes are performed. Among these photolithography steps, the wafer base is often kept flat only in the first photolithography step.
従来のレジスト膜厚の測定方法は、基板表面に所定波長
の光を照射し、基板表面およびレジスト膜表面からの反
射光をそれぞれ検出し、これらに基づいてレジスト膜厚
を算出決定する。A conventional method for measuring resist film thickness is to irradiate the substrate surface with light of a predetermined wavelength, detect reflected light from the substrate surface and the resist film surface, and calculate and determine the resist film thickness based on these.
（発明が解決しようとする課題）
しかしながら、従来のレジスト膜厚の測定方法において
は、ウェハの下地が平坦でなければレジスト膜厚を正確
に測定することができない。このため、最初のフォ１−
リソグラフィー工程を除き、第２回目以降のフォトリソ
グラフィー工程では、ウェハ上の任意のポイントを選ん
でレジスト膜厚を測定することができない。特に、レジ
スト液の塗布工程では、周囲の温度および湿度の影響を
受けてレジス１−膜厚が変化するため、製品となるべき
ウェハのレジスト膜厚を測定する必要があるが、これは
正確に測定することができない。このため、パターン線
幅が変化する可能性があり、超微細パターンの半導体デ
バイスの製造歩留まりが低下するという不都合がある。(Problems to be Solved by the Invention) However, in the conventional resist film thickness measurement method, the resist film thickness cannot be accurately measured unless the base of the wafer is flat. For this reason, the first fore
Except for the lithography process, in the second and subsequent photolithography processes, it is not possible to select an arbitrary point on the wafer and measure the resist film thickness. In particular, in the process of applying resist liquid, the resist film thickness changes due to the influence of ambient temperature and humidity, so it is necessary to measure the resist film thickness of the wafer that will become a product, but this cannot be done accurately. cannot be measured. For this reason, there is a possibility that the pattern line width may change, resulting in a disadvantage that the manufacturing yield of semiconductor devices with ultra-fine patterns decreases.
この発明の目的は、半導体ウェハに塗布されたレジス１
−膜厚を、正確に測定して、超微細パターンの半導体製
造の歩留まり向上を図ることができる半導体装置の製造
方法を提供することにある。The object of this invention is to apply a resist 1 applied to a semiconductor wafer.
- It is an object of the present invention to provide a method for manufacturing a semiconductor device that can accurately measure film thickness and improve the yield of semiconductor manufacturing with ultra-fine patterns.
（課題を解決するための手段）
本発明は半導体ウェハ表面にレジスト膜を形成する成膜
工程と、所定パターンを有するマスクを介して上記レジ
スト膜を露光する露光工程と、上記レジスト膜を現像す
る現像工程とを有する半導体装置の製造方法において、
上記レジスト膜の膜厚を測定し、この膜厚の測定結果に
基いて上記現像工程の現像時間を変化させることを特徴
としたものである。(Means for Solving the Problems) The present invention includes a film forming process of forming a resist film on the surface of a semiconductor wafer, an exposure process of exposing the resist film to light through a mask having a predetermined pattern, and developing the resist film. A method for manufacturing a semiconductor device comprising a developing step, characterized in that the film thickness of the resist film is measured, and the developing time of the developing step is changed based on the result of the film thickness measurement.
（作用効果）
会を餅豊十今ので、測定膜厚に応じて処理をコントロー
ルでき、所望の処理工程が可能となる。(Function and Effect) Since the process is completely controlled, the process can be controlled according to the measured film thickness, making it possible to perform the desired process.
例えば、ウェハ周縁部及びスクライブラインは、実質的
に凹凸のないフラット面であるため、照射晃が一様に反
射される。このため、半導体ウェハに形成されたレジス
ト膜厚を正確に測定することができ、それぞれの測定膜
厚に応じてレジスト塗布処理、露光処理並びに現像処理
をそれぞれコントロールする。これにより、レジスト膜
厚の変動（ばらつき）がパターン線幅に及ぼす影響を実
質的になくすことができ、所望線幅の超微細パターンを
ウェハ上に形成することができる。For example, since the wafer peripheral edge and the scribe line are flat surfaces with substantially no irregularities, the irradiation light is uniformly reflected. Therefore, the thickness of the resist film formed on the semiconductor wafer can be accurately measured, and the resist coating process, exposure process, and development process are each controlled according to each measured film thickness. As a result, it is possible to substantially eliminate the influence of variations in the resist film thickness on the pattern line width, and it is possible to form an ultra-fine pattern with a desired line width on the wafer.
測定膜厚が標準値（設定膜厚）から大幅にずれると、レ
ジストの塗布処理を再度やりなおす。また、上記レジス
ト膜形成工程をコントロールする場合は、測定膜厚が標
準値（設定膜厚）より厚くなると塗布装置のスピン回転
速度を速め、測定膜厚が標準値（設定膜厚）より薄くな
ると塗布装置のスピン回転速度を遅くする。If the measured film thickness deviates significantly from the standard value (set film thickness), the resist coating process is repeated. In addition, when controlling the resist film forming process, the spin rotation speed of the coating device is increased when the measured film thickness becomes thicker than the standard value (set film thickness), and when the measured film thickness becomes thinner than the standard value (set film thickness), Slow down the spin rotation speed of the coating device.
また、上記露光工程をコントロールする場合は、各膜厚
に応じて最適露光量（露光エネルギＸ露光時間）を予め
把握しておき、膜厚測定結果が標準値（設定膜厚）より
厚くなると露光量を増加させ、膜厚測定結果が標準値（
設定膜厚）より薄くなると露光量を減少させることがで
きる。In addition, when controlling the above exposure process, the optimum exposure amount (exposure energy amount, the film thickness measurement result will be the standard value (
When the film thickness becomes thinner than the set film thickness), the exposure amount can be reduced.
更に、上記現像工程をコントロールする場合は、各膜厚
に応じて最適現像時間を予め把握しておき、膜厚測定結
果が標準値（設定膜厚）より厚くなると現像時間を長く
し、また膜厚測定結果が標準値（設定膜厚）より薄くな
ると現像時間を短くすることができる。Furthermore, when controlling the development process described above, the optimum development time should be determined in advance according to each film thickness, and if the film thickness measurement result becomes thicker than the standard value (set film thickness), the development time should be lengthened, and the If the thickness measurement result becomes thinner than the standard value (set film thickness), the development time can be shortened.
（実施例） 面を参照しながら説明する。(Example) This will be explained with reference to the surface.
第１図に示すように、ウェハ塗布装置５００の基台５０
１の中央部には矢印Ｘ方向に延長する通路５０２が設け
られ、その一方の側に表面処理および温度調整装置５０
３、加熱装置５０５、現像装置５０６が並び、他方の側
に膜厚測定装置５０７及びレジスト塗布部５０８が並ん
でいる。膜厚測定装置５０７及びレジスト塗布部５０８
によりコーティングセクション５０９が構成されている
。As shown in FIG. 1, a base 50 of a wafer coating apparatus 500
1 is provided with a passage 502 extending in the direction of arrow X, and a surface treatment and temperature adjustment device 50 is provided on one side of the passage 502.
3. A heating device 505 and a developing device 506 are lined up, and a film thickness measuring device 507 and a resist coating section 508 are lined up on the other side. Film thickness measuring device 507 and resist coating section 508
A coating section 509 is configured.
通路５０２には、この通路５０２内をＹ方向に移動する
ウェハ搬送装置５１０が設けられている。搬送装置５１
０は、本体５１１及び２つのウェハ吸着保持用ピンセッ
ト５１２．５１３を有している。これらのピンセット５
１２．５１３は上下に配設され、それぞれがＹ方向（横
方向）、Ｘ方向（縦方向）、Ｘ方向（垂直方向）、０方
向（回転移動）に独立に動作することができる。The passage 502 is provided with a wafer transport device 510 that moves within the passage 502 in the Y direction. Conveying device 51
0 has a main body 511 and two wafer suction and holding tweezers 512 and 513. These tweezers 5
12.513 are arranged above and below, and each can operate independently in the Y direction (horizontal direction), the X direction (vertical direction), the X direction (vertical direction), and the 0 direction (rotational movement).
基台５０１の側方にはウェハの搬出搬入セクション５２
０が設けられている。 この搬出搬入セクション５２０
には、処理前の半導体ウェハＷＢを収容したウェハカセ
ット５２２及び処理後のウェハｗＦを収容するウェハカ
セット５２３が設けられている。通路５０２と搬出搬入
セクション５２０とのインターフェイスにおいて前述の
搬送装置５１０のピンセット５１２゜５１３と搬出搬入
セクション５２０のピンセットとの間でウェハＷの受は
渡しができるようになっている。On the side of the base 501 is a wafer loading/unloading section 52.
0 is set. This loading/unloading section 520
is provided with a wafer cassette 522 that accommodates semiconductor wafers WB before processing and a wafer cassette 523 that accommodates wafers wF after processing. At the interface between the passageway 502 and the loading/unloading section 520, the wafer W can be received and transferred between the tweezers 512, 513 of the aforementioned transport device 510 and the tweezers of the loading/unloading section 520.
なお、露光セクション５３０（図示せず）の露光装置（
ステッパー）が、通路５０２を挟んで搬出搬入セクショ
ン５２０の反対側に設けられている。 この露光装置は
、インターフェイスにおいて前述の搬送装置５１０のピ
ンセット５］、２．５１３との間でウェハＷの受は渡し
ができるようになっている。Note that the exposure device (not shown) in the exposure section 530 (not shown)
A stepper) is provided on the opposite side of the loading/unloading section 520 across the passageway 502. This exposure apparatus is capable of receiving and transferring the wafer W between the tweezers 5] and 2.513 of the above-mentioned transport apparatus 510 at the interface.
第２図に示すように、コーティングセクション５０９に
は膜厚測定装置５０７及び塗布部（スピンコーティング
）５０８が設置され、塗布部５０８の載置台１０上に一
枚の半導体ウェハＷが載置されている。レジスト液供給
用ノズル１３が半導体ウェハＷに対面している。このノ
ズル１３は、液温および雰囲気を調整する調節装置を備
えたレジスト液供給源（図示せず）に連通している。載
置台１０は回転駆軸装置１１を有している。この駆動装
置１１による載置台１０の回転力により、ノズルＩ３か
らウェハＷ上に供給されたレジスト液が均一分散される
。As shown in FIG. 2, a film thickness measuring device 507 and a coating section (spin coating) 508 are installed in the coating section 509, and one semiconductor wafer W is placed on the mounting table 10 of the coating section 508. There is. A resist liquid supply nozzle 13 faces the semiconductor wafer W. This nozzle 13 communicates with a resist liquid supply source (not shown) equipped with a regulating device for adjusting the liquid temperature and atmosphere. The mounting table 10 has a rotating shaft drive device 11 . Due to the rotational force of the mounting table 10 by this drive device 11, the resist liquid supplied from the nozzle I3 onto the wafer W is uniformly dispersed.
膜厚測定装置５０７が、塗布部５０８に隣接配置されて
いる。膜厚測定装置５０７の光センサ１５が、半導体ウ
ェハＷの周縁部に対面配置されている。光センサ１５は
、光ファイバを介して膜厚測定装置５０７の入力部に接
続されている。A film thickness measuring device 507 is arranged adjacent to the coating section 508. The optical sensor 15 of the film thickness measuring device 507 is arranged facing the peripheral edge of the semiconductor wafer W. The optical sensor 15 is connected to the input section of the film thickness measuring device 507 via an optical fiber.
第３図に示すように、半導体ウェハＷのチップ３が形成
されていない余剰領域４に向かって、センサ１５から光
が照射される。照射光は、ウェハＷ上のレジスト膜を感
光させなうような波長を採用することが望ましく、例え
ば、フィルタを介して５６０ｎｍ以上の波長とすること
が望ましい。また、照射光のビーム径は、約２画とする
。センサ１５は受光素子を有している。この受光素子は
、ウェハＷから反射された光のうちフィルタによって選
択した所定波長の光のみを受光する。膜厚測定装置５０
７では、更に、この光信号を電気信号に変換した後に、
増幅器、Ａ／Ｄ変換器を経て信号を所望のものに変換す
る。As shown in FIG. 3, light is irradiated from the sensor 15 toward the surplus area 4 of the semiconductor wafer W where the chips 3 are not formed. It is desirable that the irradiation light has a wavelength that does not expose the resist film on the wafer W, and for example, it is desirable to use a wavelength of 560 nm or more through a filter. Further, the beam diameter of the irradiation light is approximately two strokes. The sensor 15 has a light receiving element. This light receiving element receives only light of a predetermined wavelength selected by the filter from among the light reflected from the wafer W. Film thickness measuring device 50
In 7, after converting this optical signal into an electrical signal,
The signal is converted into the desired one via an amplifier and an A/D converter.
位置検出装置１６が、半導体ウェハＷのエツジと同じレ
ベルに設けられている。ウェハＷをθ回転させると、こ
の位置検出装置１６によりウェハＷのオリエンテーショ
ンフラット２の端部（ポイントＸ）が検出される。A position detection device 16 is provided at the same level as the edge of the semiconductor wafer W. When the wafer W is rotated by θ, the position detection device 16 detects the end (point X) of the orientation flat 2 of the wafer W.
膜厚測定装置５０７の出力部は、ホストコンピュータ２
０の入力部に接続されている。膜厚測定装置５０７で変
換された電気信号は、コンピュータ２０の演算部に入力
され、これに基づきレジスト膜厚が求められる。The output section of the film thickness measuring device 507 is connected to the host computer 2.
0 input. The electrical signal converted by the film thickness measuring device 507 is input to the calculation section of the computer 20, and the resist film thickness is determined based on this.
ホストコンピュータ２０の出力部は、載置台駆動装置１
１の駆動制御装置１８に接続されている。The output section of the host computer 20 is connected to the mounting table driving device 1.
1 drive control device 18.
次に第４図を参照しながら、露光セクション５３０につ
いて説明する。Next, the exposure section 530 will be described with reference to FIG.
露光セクション５３０とコーティングセクション５０９
とは、ホストコンピュータ２０により相互に接続されて
いる。すなオ〕ち、コーティングセクション５０９の膜
厚測定装置５０７で得られたウェハＷの膜厚に関する情
報は、ホス１−コンピュータ２０を介して露光セクショ
ン５３０の制御部３６にリファレンスとして入力される
。Exposure section 530 and coating section 509
and are interconnected by a host computer 20. That is, information regarding the film thickness of the wafer W obtained by the film thickness measuring device 507 of the coating section 509 is inputted as a reference to the control section 36 of the exposure section 530 via the host 1-computer 20.
ステッパー３０は、半導体ウェハＷを保持し、Ｘ方向お
よびＹ方向に移動可能なウェハ載置台３３を有する。ま
た、ウェハ載置台３３の上方にはウェハＷにレチクルマ
スク（図示せず）を介して１チツプごとに露光光学系３
４が設けられている。これらの露光光学系３４は、制御
部３６に接続されている。The stepper 30 holds a semiconductor wafer W and has a wafer mounting table 33 that is movable in the X direction and the Y direction. Further, above the wafer mounting table 33, an exposure optical system 3 is provided for each chip through a reticle mask (not shown) on the wafer W.
4 is provided. These exposure optical systems 34 are connected to a control section 36.
更に、露光光学系３４はアライメント機構３５を備えと
いる。アライメント機構３５は、レーザ光源およびその
反射光を検出するためのＴＶカメラ及び画像処理装置を
有する。このアライメント機構３５は、制御部３６を介
してウェハ載置台３３に接続されている。Further, the exposure optical system 34 includes an alignment mechanism 35. The alignment mechanism 35 includes a laser light source, a TV camera for detecting its reflected light, and an image processing device. This alignment mechanism 35 is connected to the wafer mounting table 33 via a control section 36.
ステッパー３０は、載置台３３上のウェハＷのレジスト
膜厚を測定するための膜厚測定装置３７を独自に有する
。この膜厚測定装置３７は、前述のコーティングセクシ
ョン５０９における膜厚測定装置５０７と同様の構成を
なす。The stepper 30 has its own film thickness measuring device 37 for measuring the resist film thickness of the wafer W on the mounting table 33. This film thickness measuring device 37 has the same configuration as the film thickness measuring device 507 in the coating section 509 described above.
第５図に示すように、チップ３に対して露光する位置に
、半導体ウェハＷをアライメント機構３５によりアライ
メントすると、膜厚測定装置３７からのビーム光７の照
射位置がスクライブライン６に設定される。すなわち、
前述のコーティングセクション５σ９の膜厚測定装置５
０７ではウェハＷの余剰領域（チップ３が形成されてい
ない領域）４のところで膜厚測定するのに対して、露光
セクション５３０の膜厚測定装置３７てはウェハＷのス
クライブライン６のところで膜厚測定するようになって
いる。この理由は、露光工程では各チップ３毎に露光処
理するため、チップ３相互間の膜厚のばらつきを考慮し
たからである。As shown in FIG. 5, when the semiconductor wafer W is aligned by the alignment mechanism 35 to the position where the chip 3 is exposed, the irradiation position of the beam light 7 from the film thickness measuring device 37 is set to the scribe line 6. . That is,
Film thickness measuring device 5 for the aforementioned coating section 5σ9
07, the film thickness is measured at the surplus area (area where chips 3 are not formed) 4 of the wafer W, whereas the film thickness measuring device 37 of the exposure section 530 measures the film thickness at the scribe line 6 of the wafer W. It is designed to be measured. The reason for this is that since the exposure process is performed for each chip 3, variations in film thickness between the chips 3 are taken into consideration.
この場合に、ビーム光７には、レジスト膜が感光しない
ような波長、例えば５６０ｎｍ以上であって、そのビー
ム径か５０〜１００陣のエキシマレーザを用いる。In this case, an excimer laser beam 7 having a wavelength to which the resist film is not sensitive, for example 560 nm or more, and a beam diameter of 50 to 100 beams is used.
膜厚測定装置３７は、スクライブライン６からの反射光
のうち、フィルタによって選択した幾つかの所定波長の
光のみを受光素子に入射させ、これを電気信号に変換す
る。この電気信号を、コーティングセクション５０９の
膜厚測定装置５０７で予め測定し記憶されたリファレン
ス値と比較し、この比較結果に基づき膜厚が決定される
。The film thickness measuring device 37 allows only the light of some predetermined wavelengths selected by the filter out of the reflected light from the scribe line 6 to enter the light receiving element, and converts this into an electrical signal. This electrical signal is compared with a reference value measured and stored in advance by the film thickness measuring device 507 of the coating section 509, and the film thickness is determined based on the comparison result.
なお、スクライブライン６の位置で膜厚を測定するのは
、チップ３が形成されている領域は、ウェハＷの下地す
なわちウェハ表面に凹凸が形成されているため、膜厚測
定することが困難なためである。Note that the reason for measuring the film thickness at the position of the scribe line 6 is that it is difficult to measure the film thickness in the region where the chips 3 are formed because the underlying surface of the wafer W, that is, the wafer surface, has irregularities. It's for a reason.
また、露光量（露光時間）と最適露光量（最適露光時間
）との関係は、定在波などの関係で簡単には決まらない
ため、予め実験等により経験的に求めておくことが望ま
しい。Further, since the relationship between the exposure amount (exposure time) and the optimum exposure amount (optimum exposure time) cannot be easily determined due to the relationship of standing waves, etc., it is desirable to obtain it empirically in advance through experiments or the like.
次に、第６図を参照しながら、現像装置５０６について
説明する。Next, the developing device 506 will be explained with reference to FIG.
現像装置５０６とコーティングセクション５０９とは、
ホストコンピュータ２０により相互に接続されている。The developing device 506 and the coating section 509 are
They are interconnected by a host computer 20.
すなわち、コーティングセクション５０９の膜厚測定装
置５０７で得られたウェハＷの膜厚測定情報は、ホス１
へコンピュータ２０を介して現像装置５０６の制御部４
１に入力される。That is, the film thickness measurement information of the wafer W obtained by the film thickness measurement device 507 of the coating section 509 is transmitted to the host 1.
to the control section 4 of the developing device 506 via the computer 20.
1 is input.
現像装置４０は、半導体ウェハＷを保持し、Ｘ方向およ
びＹ方向に移動可能なウェハ載置台４５を有する。この
載置台４５の駆動装置４４は、制御部４１に接続されて
いる。The developing device 40 holds a semiconductor wafer W and has a wafer mounting table 45 that is movable in the X direction and the Y direction. The drive device 44 of this mounting table 45 is connected to the control section 41.
また、ウェハ載置台４５の上方には現像液供給用ノズル
４３がウェハＷに対面して設けられている。Further, a developer supply nozzle 43 is provided above the wafer mounting table 45 so as to face the wafer W.
このノズル４３は現像液供給源４２に連通している。This nozzle 43 communicates with a developer supply source 42 .
現像液供給源４２の流量調整弁は、制御部４１に接続さ
れ、制御部４１からの指令に基づき開閉されるようにな
っている。現像液供給源４２には所定成分の現像液およ
びリンス液が貯蔵されている。The flow rate regulating valve of the developer supply source 42 is connected to the control section 41 and is opened and closed based on commands from the control section 41. The developer supply source 42 stores a developer and a rinse solution having predetermined components.
次に、第７図のフローチャートを参照しながら、あるフ
ォトリソグラフィープロセスのなかで半導体ウェハＷの
レジスト膜厚測定を行うことにより超微細パターンの半
導体素子を製造する場合について説明する。Next, with reference to the flowchart of FIG. 7, a case will be described in which a semiconductor element with an ultra-fine pattern is manufactured by measuring the resist film thickness of a semiconductor wafer W in a certain photolithography process.
（１） 多数の半導体ウェハＷが収容されたカセット
５２２を搬入搬出セクション５２０に搬入する。半導体
ウェハＷのパターン形成面には多数のチップ３が形成さ
れている。搬送装置５１０によりウェハＷを一枚のみ吸
着してカセット５２２から取り出し、これを温度調整装
置５０３に搬入する。 この温度調整装置５０３内でウ
ェハＷを洗浄する（ステップ２ｏ１）。(1) The cassette 522 containing a large number of semiconductor wafers W is carried into the carry-in/unload section 520. A large number of chips 3 are formed on the pattern formation surface of the semiconductor wafer W. Only one wafer W is picked up by the transport device 510 and taken out from the cassette 522, and then carried into the temperature adjustment device 503. The wafer W is cleaned within this temperature adjustment device 503 (step 2o1).
（ＩＩ） 次いで、半導体ウェハＷを加熱乾燥しくス
テップ２０２）、これを表面処理する。ここで表面処理
液としてヘキサメチルジシラザン（ＨＭＤＳ）を用いて
いる（ステップ２０３）。更に、ウェハＷを加熱または
冷却して、所定温度に温度調整する（ステップ２０４）
。(II) Next, the semiconductor wafer W is heated and dried (step 202), and its surface is treated. Here, hexamethyldisilazane (HMDS) is used as a surface treatment liquid (step 203). Furthermore, the wafer W is heated or cooled to adjust the temperature to a predetermined temperature (step 204).
.
（ｍ） 調温されたウェハＷを温度調整装置５０３か
ら搬出し、これをコーティングセクション５０９のレジ
スト塗布部５０８に搬入し、所定量のレジスト液をウェ
ハＷに塗布する（ステップ２０５）。次いで、これを加
熱装置５０５に搬入し、所定時間ベーキングする（ステ
ップ２０６）。(m) The temperature-controlled wafer W is carried out from the temperature adjustment device 503, carried into the resist coating section 508 of the coating section 509, and a predetermined amount of resist liquid is coated on the wafer W (step 205). Next, this is carried into the heating device 505 and baked for a predetermined time (step 206).
（１■） ベーキング後のウェハＷを、コーティング
セクション５０９の膜厚測定装置５０７に搬入し、余剰
領域４の膜厚を測定する（ステップ２ｏ７）。上記コー
ティングセクション５０９における膜ノブ測定情報は、
ホストコンピュータ２ｏのメモリにストアされ、必要に
応じて呼び出される。この膜厚測定情報を用いて、所望
のレジスト膜厚が得られるようにステップ２０５．２０
８．２］］ のそれぞれにおいて最適制御がなされる。(1) The wafer W after baking is carried into the film thickness measuring device 507 of the coating section 509, and the film thickness of the surplus area 4 is measured (step 2o7). The membrane knob measurement information in the coating section 509 is as follows:
It is stored in the memory of the host computer 2o and called up as needed. Step 205.20 uses this film thickness measurement information to obtain the desired resist film thickness.
8.2]] Optimal control is performed in each of the following.
例えばステップ２０５では、膜ノ測定情報に基づき塗布
部５０８のスピン速度を調節して、レジスト膜厚形成厚
さを増減する。なお、塗布時にはレジスト液が周囲に飛
散するので、膜厚測定装置５０７の光センサ１５及び位
置検出装置１６をウェハＷの近傍から退避させ、レジス
ト液の付着を防止する。更に、測定膜厚が標準値（設定
膜厚）から大幅にずれている場合には、ウェハＷを塗布
工程（ステップ２ｏ５）にもどしてレジストを再塗布す
る。For example, in step 205, the spin speed of the coating section 508 is adjusted based on the film measurement information to increase or decrease the resist film thickness. Note that since the resist liquid is scattered around during coating, the optical sensor 15 and the position detection device 16 of the film thickness measuring device 507 are moved away from the vicinity of the wafer W to prevent the resist liquid from adhering. Furthermore, if the measured film thickness deviates significantly from the standard value (set film thickness), the wafer W is returned to the coating process (step 2o5) and the resist is recoated.
（Ｖ） 膜厚測定後のウェハＷを露光セクシミン５３
０に搬送し、各チップ３毎に膜厚測定装置３７により膜
厚測定する。前述の膜厚測定情報をホス１〜コンピユー
タ２０からリファレンスとして呼び出し、これとそれぞ
れの膜厚測定結果とを比較し、比較結果に基づき露光時
間および露光エネルギ量を適量に調節し、露光する（ス
テップ２０８）。(V) Wafer W after film thickness measurement is exposed to seximine 53
0, and the film thickness of each chip 3 is measured by the film thickness measuring device 37. The above-mentioned film thickness measurement information is called up as a reference from the host 1 to the computer 20, and this is compared with each film thickness measurement result, and based on the comparison results, the exposure time and the amount of exposure energy are adjusted to an appropriate amount, and exposure is performed (step 208).
なお、膜厚測定装置３７による測定は、例えば、１００
ミリ秒程度で実行することができる。 これに対して、
露光光学系３４による露光は、通常２００ミリ秒程度を
必要とする。このため、膜厚測定装置３７による膜厚測
定操作と露光光学系３４による露光操作とを同時に開始
し、膜厚測定結果が出た時点で露光時間を制御するよう
に構成することが好ましい。これにより、ステッパー３
０のスルーブッ１−をほとんど損なうことなく、両操作
を同時進行することができる。また、膜厚測定装置３７
による測定は、各露光ごとに実行せずとも、例えば、１
枚のウェハＷに対して数回行うようにしてもよい。Note that the measurement by the film thickness measuring device 37 is, for example, 100
It can be executed in about milliseconds. On the contrary,
Exposure by the exposure optical system 34 usually requires about 200 milliseconds. For this reason, it is preferable to start the film thickness measurement operation by the film thickness measurement device 37 and the exposure operation by the exposure optical system 34 at the same time, and to control the exposure time when the film thickness measurement results are obtained. This allows stepper 3
Both operations can be performed simultaneously without substantially damaging the throughput of 0. In addition, the film thickness measuring device 37
For example, the measurement by
The process may be performed several times for each wafer W.
このような工程はレジスト塗布装置により塗布後ベーキ
ングした後にステッパー３０へ搬送し、露光を実行する
。In such a process, after coating with a resist coating device, the resist is baked and then transported to the stepper 30 and exposed.
（Ｖｉ） 露光セクション５３０から加熱装置５０５
にウェハＷを搬送し、所定条件下でベーキングする（ス
テップ２０９）。(Vi) From the exposure section 530 to the heating device 505
The wafer W is transferred to and baked under predetermined conditions (step 209).
次いで、現像装置５０６にウェハＷを搬入し、ノズル４
３から所定量の現像液をウェハＷに供給し、所定時間だ
け現像液とレジスト膜とを接触させて現像する（ステッ
プ２１０）。その後、ウェハＷにリンス液を供給すると
共に、駆動機構４４にょリウェハＷを回転させて、ウェ
ハＷをリンシングすると共に乾燥させる。Next, the wafer W is carried into the developing device 506, and the nozzle 4
3, a predetermined amount of developer is supplied to the wafer W, and the resist film is brought into contact with the developer for a predetermined period of time to develop the resist film (step 210). Thereafter, a rinsing liquid is supplied to the wafer W, and the wafer W is rotated by the drive mechanism 44 to rinse and dry the wafer W.
この場合に、レジストの種類および現像液の種類ごとに
、レジスト膜厚と最適現像時間との相関関係についての
データをとっておき、これらのデータをポストコンピュ
ータ２ｏに予め記憶させておく。膜厚測定装置５０７に
よる測定データがコンピュータ２０に入力されると、こ
れに対応する最適現像時間を探しだし、これを指令信号
として現像装置４０に送る。これにより、現像時間が最
適現像時間にコントロールされる。In this case, data regarding the correlation between the resist film thickness and the optimum development time is prepared for each type of resist and type of developer, and these data are stored in advance in the post computer 2o. When the measurement data from the film thickness measuring device 507 is input to the computer 20, the optimum development time corresponding to this is found and sent to the development device 40 as a command signal. This allows the development time to be controlled to the optimum development time.
（■）現像後、ウェハＷを所定条件下でベーキングする
（ステップ２１１）。次いで、ウェハＷをエツチング処
理装置（図示せず）に搬送し、エツチング処理する（ス
テップ２１２）。(■) After development, the wafer W is baked under predetermined conditions (step 211). Next, the wafer W is transferred to an etching processing apparatus (not shown) and subjected to etching processing (step 212).
上記実施例によれば、搬送装置５１０および露光セクシ
ョン５３０のそれぞれにおいて製品ウェハＷのレジスｉ
・膜厚をフラット領域で測定し、これらの測定データに
基づき塗布工程（ステップ２０５）、露光工程（ステッ
プ２０８）、現像工程（ステップ２１０）における処理
操作をそれぞれ最適条件にコン１−ロールすることがで
きる。従って、従来の方法、すなわちダミーウェハのレ
ジスト膜厚をリファレンスとして測定する方法よりも、
製品ウェハＷのレジスト膜厚を高精度に測定することが
できる。このため、レジスト膜厚のパターン線幅に実質
的に悪影響を及ぼすことなく、所定線幅の超微細パター
ンを有する半導体デバイスを高歩留りに製造することが
できる。According to the above embodiment, in each of the transport device 510 and the exposure section 530, the register i of the product wafer W is
- Measuring the film thickness in the flat area, and controlling the processing operations in the coating process (step 205), exposure process (step 208), and development process (step 210) to optimal conditions based on these measurement data. Can be done. Therefore, compared to the conventional method, which uses the resist film thickness of a dummy wafer as a reference,
The resist film thickness of the product wafer W can be measured with high precision. Therefore, a semiconductor device having an ultra-fine pattern with a predetermined line width can be manufactured at high yield without substantially adversely affecting the pattern line width of the resist film thickness.
なお、上記実施例では、ウェハＷ搬送用の通路５０２を
中央にレイアウトした処理装置について説明したが、こ
れに限られることなく、第８図に示すように、インライ
ン型の処理装置とすることもできる。このようなインラ
イン型の処理装置は、塗布部５０８の前後に膜厚測定装
置５０７を設け、センダー６０１からレシーバ６０２に
至るまでをシーケンシャルなレイアウトとする。In the above embodiment, the processing apparatus is explained in which the passage 502 for transporting the wafer W is laid out in the center, but the present invention is not limited to this, and an in-line type processing apparatus may be used as shown in FIG. can. Such an in-line processing apparatus has a film thickness measuring device 507 installed before and after the coating section 508, and has a sequential layout from the sender 601 to the receiver 602.
上記インライン型の処理装置によれば、コーティング前
後の膜厚測定結果を比較検討することにより、塗布工程
のレジスト膜を更に高精度に形成することができる。According to the above-described in-line type processing apparatus, by comparing and examining the film thickness measurement results before and after coating, it is possible to form the resist film in the coating process with higher precision.
以上説・明したように、本発明の製造方法によれば、製
品ウェハに塗布したレジスト膜の膜厚をオンラインで測
定し、測定膜厚に応じてフォトリソグラフィーの各工程
の処理操作をコントロールできるため、半導体デバイス
の製品歩留りを大幅に向上させることができる。特に、
露光工程では各チップごとにレジスト膜厚を測定し、そ
れぞれの露光量をコントロールするので、チップ相互間
に膜厚のばらつきか存在したとしても、パターン線幅を
所望の範囲とすることができる。このため、超微細パタ
ーンの半導体デバイスの生産性の向上を図ることができ
る。As explained and clarified above, according to the manufacturing method of the present invention, the film thickness of the resist film applied to the product wafer can be measured online, and processing operations in each step of photolithography can be controlled according to the measured film thickness. Therefore, the product yield of semiconductor devices can be significantly improved. especially,
In the exposure process, the resist film thickness is measured for each chip and the exposure amount for each chip is controlled, so even if there is variation in film thickness between chips, the pattern line width can be kept within the desired range. Therefore, it is possible to improve the productivity of semiconductor devices with ultra-fine patterns.
第１図は本発明の方法を塗布工程におけるウェハの塗布
装置に用いた一実施例の構成配置説明図、第２図は第１
図のレジスト膜厚の測定方法を説明するための搬送装置
概略説明図、第３図は第１図の方法で膜厚測定する半導
体ウェハを説明するための説明図、第４図は本発明の第
２実施例の測定方法を説明するための搬送装置概略説明
図、第５図は第３図の半導体ウェハ上に形成されたチッ
プおよびスクライブラインを説明するための説明図、第
６図は本発明の第３実施例の測定方法を説明するための
搬送装置概略説明図。第７図は第１図。
第４図、第６図の半導体デバイスのフォトリソグラフィ
ー工程の一例を説明するための説明図、第８図は第６図
の半導体デバイス製造システムの別の配置例を示すレイ
アウト図である。
５０７：膜厚測定装置
５０８：塗布部
５０９：コーティングセクションFIG. 1 is an explanatory diagram of the configuration and layout of an embodiment in which the method of the present invention is used in a wafer coating apparatus in a coating process, and FIG.
FIG. 3 is an explanatory diagram of a semiconductor wafer whose film thickness is to be measured by the method of FIG. 1, and FIG. A schematic explanatory diagram of a transport device for explaining the measurement method of the second embodiment, FIG. 5 is an explanatory diagram for explaining the chips and scribe lines formed on the semiconductor wafer of FIG. 3, and FIG. FIG. 7 is a schematic explanatory diagram of a conveyance device for explaining a measurement method according to a third embodiment of the invention. Figure 7 is Figure 1. FIGS. 4 and 6 are explanatory diagrams for explaining an example of the photolithography process of the semiconductor device, and FIG. 8 is a layout diagram showing another example of the arrangement of the semiconductor device manufacturing system of FIG. 6. 507: Film thickness measuring device 508: Application section 509: Coating section
Claims (1)
所定パターンを有するマスクを介して上記レジスト膜を
露光する露光工程と、上記レジスト膜を現像する現像工
程とを有する半導体装置の製造方法において、 上記レジスト膜の膜厚を測定し、この膜厚の測定結果に
基いて上記現像工程の現像時間を変化させることを特徴
とする半導体装置の製造方法。[Claims] A film forming process for forming a resist film on the surface of a semiconductor wafer;
A method for manufacturing a semiconductor device comprising an exposure step of exposing the resist film through a mask having a predetermined pattern and a developing step of developing the resist film, the method comprising: measuring the thickness of the resist film; A method of manufacturing a semiconductor device, characterized in that the developing time of the developing step is changed based on the measurement results.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196212A JP2816866B2 (en) | 1988-07-29 | 1989-07-28 | Processing method and processing apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19039488 | 1988-07-29 | ||
| JP63-190394 | 1988-07-29 | ||
| JP1196212A JP2816866B2 (en) | 1988-07-29 | 1989-07-28 | Processing method and processing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146720A true JPH02146720A (en) | 1990-06-05 |
| JP2816866B2 JP2816866B2 (en) | 1998-10-27 |
Family
ID=26506057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196212A Expired - Lifetime JP2816866B2 (en) | 1988-07-29 | 1989-07-28 | Processing method and processing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2816866B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267813A (en) * | 1993-03-10 | 1994-09-22 | Hitachi Ltd | Exposure-pattern forming apparatus |
| KR20020095453A (en) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | Applying apparatus and method of controlling film thickness for enabling uniform thickness |
| KR100451963B1 (en) * | 1998-04-20 | 2004-10-08 | 동경 엘렉트론 주식회사 | Apparatus and method of forming resist film |
| JP2010127982A (en) * | 2008-11-25 | 2010-06-10 | Toshiba Corp | Development method and method of manufacturing photomask |
| JP2013201168A (en) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Diced material and resist layer formation device |
| JP2020021940A (en) * | 2018-08-03 | 2020-02-06 | シャープ株式会社 | Method for manufacturing resist film-formed substrate and process management system for manufacturing resist film-formed substrate |
| JP2021006825A (en) * | 2012-09-28 | 2021-01-21 | ヴィブラント ホールディングス リミテッド ライアビリティ カンパニー | Methods, systems, and arrays for biomolecular analysis |
| CN114077166A (en) * | 2021-11-25 | 2022-02-22 | 上海华力集成电路制造有限公司 | Method for obtaining critical dimension rocking curve of photoetching process |
| CN115327868A (en) * | 2022-10-14 | 2022-11-11 | 合肥新晶集成电路有限公司 | Developing method and developing device |
| US11565231B2 (en) | 2012-02-07 | 2023-01-31 | Vibrant Holdings, Llc | Substrates, peptide arrays, and methods |
| US11674956B2 (en) | 2012-09-28 | 2023-06-13 | Vibrant Holdings, Llc | Methods, systems, and arrays for biomolecular analysis |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235734A (en) * | 1986-04-04 | 1987-10-15 | Nec Corp | Manufacture of semiconductor device |
| JPS63227020A (en) * | 1987-03-17 | 1988-09-21 | Toshiba Corp | Semiconductor device manufacturing equipment |
-
1989
- 1989-07-28 JP JP1196212A patent/JP2816866B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235734A (en) * | 1986-04-04 | 1987-10-15 | Nec Corp | Manufacture of semiconductor device |
| JPS63227020A (en) * | 1987-03-17 | 1988-09-21 | Toshiba Corp | Semiconductor device manufacturing equipment |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267813A (en) * | 1993-03-10 | 1994-09-22 | Hitachi Ltd | Exposure-pattern forming apparatus |
| KR100451963B1 (en) * | 1998-04-20 | 2004-10-08 | 동경 엘렉트론 주식회사 | Apparatus and method of forming resist film |
| KR20020095453A (en) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | Applying apparatus and method of controlling film thickness for enabling uniform thickness |
| JP2010127982A (en) * | 2008-11-25 | 2010-06-10 | Toshiba Corp | Development method and method of manufacturing photomask |
| US11565231B2 (en) | 2012-02-07 | 2023-01-31 | Vibrant Holdings, Llc | Substrates, peptide arrays, and methods |
| JP2013201168A (en) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | Diced material and resist layer formation device |
| JP2021006825A (en) * | 2012-09-28 | 2021-01-21 | ヴィブラント ホールディングス リミテッド ライアビリティ カンパニー | Methods, systems, and arrays for biomolecular analysis |
| US11674956B2 (en) | 2012-09-28 | 2023-06-13 | Vibrant Holdings, Llc | Methods, systems, and arrays for biomolecular analysis |
| US11815512B2 (en) | 2012-09-28 | 2023-11-14 | Vibrant Holdings, Llc | Methods, systems, and arrays for biomolecular analysis |
| JP2020021940A (en) * | 2018-08-03 | 2020-02-06 | シャープ株式会社 | Method for manufacturing resist film-formed substrate and process management system for manufacturing resist film-formed substrate |
| CN114077166A (en) * | 2021-11-25 | 2022-02-22 | 上海华力集成电路制造有限公司 | Method for obtaining critical dimension rocking curve of photoetching process |
| CN114077166B (en) * | 2021-11-25 | 2024-01-05 | 上海华力集成电路制造有限公司 | Method for obtaining critical dimension rocking curve of photoetching technology |
| CN115327868A (en) * | 2022-10-14 | 2022-11-11 | 合肥新晶集成电路有限公司 | Developing method and developing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2816866B2 (en) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393624A (en) | Method and apparatus for manufacturing a semiconductor device | |
| CN101432658B (en) | Method and system for controlling critical dimensions of structures formed on a wafer in semiconductor processing | |
| KR100596944B1 (en) | Resist Coating Developer | |
| JP6032875B2 (en) | Method and system for lithographic process control | |
| JP2560371B2 (en) | Substrate processing system | |
| KR100675302B1 (en) | Semiconductor fabricating equipment and semiconductor fabricating method using the same | |
| WO2008023693A1 (en) | Coating developing machine, resist pattern forming device, coating developing method, resist pattern forming method, and storage medium | |
| JPH02146720A (en) | Manufacture of semiconductor device | |
| JP3342828B2 (en) | Resist coating and developing apparatus and resist coating and developing method | |
| KR20080049018A (en) | Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program | |
| US6536964B1 (en) | Substrate processing system and substrate processing method | |
| JPH07211630A (en) | Method and equipment for forming pattern | |
| US6924072B2 (en) | Method for exposing a peripheral area of a wafer and apparatus for performing the same | |
| KR101389109B1 (en) | Substrate processing apparatus and substrate processing method | |
| US6913781B2 (en) | Substrate processing apparatus and method including a device for applying a coating and a device for measuring the film quality of the coating | |
| KR0139814B1 (en) | Method and apparatus for manufacturing a simiconductor device | |
| US20050220985A1 (en) | Substrate processing apparatus and substrate processing method | |
| JP3695677B2 (en) | Substrate processing method and apparatus | |
| JPH0239520A (en) | Resist film thickness measuring method | |
| JP3523819B2 (en) | Substrate processing equipment | |
| JPH09199391A (en) | Electron beam exposure method | |
| US20090181316A1 (en) | Substrate processing method, program, computer-readable storage medium, and substrate processing system | |
| JP2674257B2 (en) | Exposure and development equipment for photosensitive organic coatings | |
| JP3017762B2 (en) | Resist coating method and apparatus | |
| JPS62132318A (en) | Exposing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |