JPH0214554A - シールド付ｉｃパッケージおよび製造方法 - Google Patents
シールド付ｉｃパッケージおよび製造方法Info
- Publication number
- JPH0214554A JPH0214554A JP16444788A JP16444788A JPH0214554A JP H0214554 A JPH0214554 A JP H0214554A JP 16444788 A JP16444788 A JP 16444788A JP 16444788 A JP16444788 A JP 16444788A JP H0214554 A JPH0214554 A JP H0214554A
- Authority
- JP
- Japan
- Prior art keywords
- package
- shield
- conductor plate
- pattern
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 17
- 238000005520 cutting process Methods 0.000 description 6
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はＩＣパッケージ毎にシールド効果をもたせた７
−ルド付ＩＣパツケージおよび製造方法に関し、 シールドの構成を簡略化するとともに、極カニＣ裏造工
程を利用して作成することを目的とし、ＩＣパッケージ
の上面とほぼ同じ形状のシールド導体板を設け、 該ＩＣパッケージを増付けた基板内の低レベル導体層ま
たはこれに接続されたＩＣパッケージ内のＩＣ取付用ダ
イパット導体板と前記シールド導体板との間のＩＣパッ
ケージ周辺の複数個所を、上下両導体板の何れかによシ
一体に形成された帯状接続片によシ接着して成る構成と
する。
−ルド付ＩＣパツケージおよび製造方法に関し、 シールドの構成を簡略化するとともに、極カニＣ裏造工
程を利用して作成することを目的とし、ＩＣパッケージ
の上面とほぼ同じ形状のシールド導体板を設け、 該ＩＣパッケージを増付けた基板内の低レベル導体層ま
たはこれに接続されたＩＣパッケージ内のＩＣ取付用ダ
イパット導体板と前記シールド導体板との間のＩＣパッ
ケージ周辺の複数個所を、上下両導体板の何れかによシ
一体に形成された帯状接続片によシ接着して成る構成と
する。
また、上記ＩＣパッケージの製造方法において、前記帯
状接続片の形成工程および組立、接着工程をＩＣパッケ
ージの製造工程に合せるように構成する。
状接続片の形成工程および組立、接着工程をＩＣパッケ
ージの製造工程に合せるように構成する。
本発明はＩＣパッケージ毎にシールド効果をもたせたシ
ールド付ＩＣパッケージおよび製造方法に関するもので
ある。
ールド付ＩＣパッケージおよび製造方法に関するもので
ある。
近年、家庭でデジタル機器が多用されるようになシ、従
来のテレビ、ラジオ、インタホーン等の電機製品に対す
る電波妨害が問題となってきた。
来のテレビ、ラジオ、インタホーン等の電機製品に対す
る電波妨害が問題となってきた。
これらデジタル機器からの電波妨害は機器内部のデジタ
ル回路がパルス動作をしているために発生する基本波お
よび高調波によるものであシ、昭和６０年１２月「情報
処理装置等電波障害自主規制協議会Ｊ （ＶＣ（ｊ）が
設立され、規格化と対策の確立が進められている。対策
としては、第６図（α） 、 （ｂ）に示すようにＩＣ
パッケージを設置した装置ケースをシールドする等の方
法が採られ℃いる。
ル回路がパルス動作をしているために発生する基本波お
よび高調波によるものであシ、昭和６０年１２月「情報
処理装置等電波障害自主規制協議会Ｊ （ＶＣ（ｊ）が
設立され、規格化と対策の確立が進められている。対策
としては、第６図（α） 、 （ｂ）に示すようにＩＣ
パッケージを設置した装置ケースをシールドする等の方
法が採られ℃いる。
上記従来のシールド対策は装置ケースとＩＣパッケージ
の接地を共通とするようにして行なわれるが、この場合
、ケースの開口方向と電波の放射方向との関係や接地間
の接触不良等のためシールド不完全な場合が往々発生す
る。
の接地を共通とするようにして行なわれるが、この場合
、ケースの開口方向と電波の放射方向との関係や接地間
の接触不良等のためシールド不完全な場合が往々発生す
る。
そこで、本発明者はＩＣパッケージ毎シールドする方法
をと夛、これをできるだけ簡単な構成とするとともに、
極力ＩＣパッケージの製造工程に合せて作成することを
考えた。
をと夛、これをできるだけ簡単な構成とするとともに、
極力ＩＣパッケージの製造工程に合せて作成することを
考えた。
本発明の目的は、ＩＣパッケージ毎の７−ルドの構成を
簡略化するとともに、極力ＩＣＩＩ造工程全工程して作
成したＩＣパッケージと製造方法を提供することにある
。
簡略化するとともに、極力ＩＣＩＩ造工程全工程して作
成したＩＣパッケージと製造方法を提供することにある
。
前記目的を達成するため、本発明では第１図の原理説明
図に示すように、ＩＣパッケージ１の上面とほぼ同じ形
状のシールド導体板１１を設け、該ＩＣパッケージ１を
取付けた基板内の低レベル導体層′１１４またはこれに
接続されたＩＣパッケージ内のＩＣ取付用ダイパット導
体板２と前記シールド導体板１１との間のＩＣパッケー
ジ周辺の複数個所を、上下両導体板の何れかにより一体
に形成された帯状接続片１２によシ接着して成る構成と
する。
図に示すように、ＩＣパッケージ１の上面とほぼ同じ形
状のシールド導体板１１を設け、該ＩＣパッケージ１を
取付けた基板内の低レベル導体層′１１４またはこれに
接続されたＩＣパッケージ内のＩＣ取付用ダイパット導
体板２と前記シールド導体板１１との間のＩＣパッケー
ジ周辺の複数個所を、上下両導体板の何れかにより一体
に形成された帯状接続片１２によシ接着して成る構成と
する。
また、上記ＩＣパッケージの製造方法において、前記帯
状接続片１２の形成工程および組立、接着工程をＩＣパ
ンケージの製造工程に極力合せるように構成する。
状接続片１２の形成工程および組立、接着工程をＩＣパ
ンケージの製造工程に極力合せるように構成する。
第２図（ｃＬ）〜（ｄ）は本発明の実施例の構成説明図
であ夛、第５図はこれを基板上に設置した場合のシール
ド機能の説明図である。
であ夛、第５図はこれを基板上に設置した場合のシール
ド機能の説明図である。
第２因（α）はシールド板パターンを示し、形状はＩＣ
パッケージ上面とほぼ同じ方形導体板１１の四隅に対角
線に沿い帯状に伸張させた！Ｉ続片１２を有する。
パッケージ上面とほぼ同じ方形導体板１１の四隅に対角
線に沿い帯状に伸張させた！Ｉ続片１２を有する。
１ｆｆＪ 図（ｂ）はシールド板をＩＣパッケージに被
せて組立てた時の上面図である。す壜わち、四隅の帯状
パターンを下方に曲げて同図（６）の１ｉｕｒｒ面図、
同図（力０Ａ−Ａ’断面図に示すようにその端部を内側
に折返し、第３図の機能説明図に示すように、基板１３
上の接地配線１５′に接触させ、ＩＣパッケージ１のリ
ード３を配線１５に接着する工程で基板内の接地Ｊ＃１
４と一挙にスルーホール１６を介して接着させる。これ
によりＩＣパッケージ１に対するシールド板１１の密着
と固定を同時に行なうことができる。
せて組立てた時の上面図である。す壜わち、四隅の帯状
パターンを下方に曲げて同図（６）の１ｉｕｒｒ面図、
同図（力０Ａ−Ａ’断面図に示すようにその端部を内側
に折返し、第３図の機能説明図に示すように、基板１３
上の接地配線１５′に接触させ、ＩＣパッケージ１のリ
ード３を配線１５に接着する工程で基板内の接地Ｊ＃１
４と一挙にスルーホール１６を介して接着させる。これ
によりＩＣパッケージ１に対するシールド板１１の密着
と固定を同時に行なうことができる。
この種のＩＣパッケージの電波障害は上面にシールド板
を被せ接地層との間にＩＣをサンドウィッチし、これら
を数本の接続片で短絡するだけでシールド効果が十分で
あ夛、とくに側方を被う必要はない。このように最も簡
略化した構成とし、しかもその作成工程をＩＣパッケー
ジの製造工程に合せて行なう。従って単に同図（Ｇ）の
シールド板を用意するだけで、ＩＣ製造時僅かの作業量
の追加で作成できる。
を被せ接地層との間にＩＣをサンドウィッチし、これら
を数本の接続片で短絡するだけでシールド効果が十分で
あ夛、とくに側方を被う必要はない。このように最も簡
略化した構成とし、しかもその作成工程をＩＣパッケー
ジの製造工程に合せて行なう。従って単に同図（Ｇ）の
シールド板を用意するだけで、ＩＣ製造時僅かの作業量
の追加で作成できる。
８４図（α）〜（ｃ）は他の実施例の構成説明図であシ
、第５図はこれを基板上に設置した場合のシールド機能
の説明図である。
、第５図はこれを基板上に設置した場合のシールド機能
の説明図である。
第４図（α）はＩＣパッケージ１のそ−ルビ前の位置と
リード接続を行なうためのダイパット２上にＩＣ４を設
定し、ダイパットパターンとして同一導体板７からダイ
パット２とともに上下に配列された複数リード３との間
にリードワイヤ５で接続が行なわれる。このダイパット
パターン作成時、ダイパット２を支持するために細い帯
状パターン６が設けられる。本発明ではこれをシールド
の接続片として利用することを考えたものである。
リード接続を行なうためのダイパット２上にＩＣ４を設
定し、ダイパットパターンとして同一導体板７からダイ
パット２とともに上下に配列された複数リード３との間
にリードワイヤ５で接続が行なわれる。このダイパット
パターン作成時、ダイパット２を支持するために細い帯
状パターン６が設けられる。本発明ではこれをシールド
の接続片として利用することを考えたものである。
同図（６）は同図（α）の接続されたＩＣ４に対しＩＣ
パッケージ１をモールド形成した場合の切断線を示した
ものである。
パッケージ１をモールド形成した場合の切断線を示した
ものである。
すなわち、従来は帯状パターンはモールド後不用である
から、Ａ切断線で切断されたが、本発明ではＢ切断線で
切断しＩＣパッケージから突出した帯状パターンを上方
に曲げ℃シールド板１１との接続片６として用いる。
から、Ａ切断線で切断されたが、本発明ではＢ切断線で
切断しＩＣパッケージから突出した帯状パターンを上方
に曲げ℃シールド板１１との接続片６として用いる。
同図（Ｃ）のシールド板組立図に示すように、たとえば
突出した接続片６でリング６′を作りシールド板１１の
端部に設けた穴１Ｂに差込み、そのままバネ力で接触さ
せてもよいし半田接着してもよい。
突出した接続片６でリング６′を作りシールド板１１の
端部に設けた穴１Ｂに差込み、そのままバネ力で接触さ
せてもよいし半田接着してもよい。
第５図はこのようなＩＣパッケージ１内を切欠部に示す
ＩＣ４がダイパット２上に設けられ、接続片６が取出さ
れ、シールド板１１に接続された構造を示したものであ
る。
ＩＣ４がダイパット２上に設けられ、接続片６が取出さ
れ、シールド板１１に接続された構造を示したものであ
る。
このダイパット２は通常リード３によシ基板１３内の接
地層１４に接続されている。そこでダイパット２とシー
ルド板１１との関係は第３図の接地層１４とシールド板
１１との関係と等価となるからシールド効果を十分に果
すことができる。
地層１４に接続されている。そこでダイパット２とシー
ルド板１１との関係は第３図の接地層１４とシールド板
１１との関係と等価となるからシールド効果を十分に果
すことができる。
この場合、単に両端部に穴明けしたシールド板１１を用
意するとともに、ダイパット切断工程で切断位置をＢ位
置に変えるだけで、シールド付ＩＣパッケージを得るこ
とができる。七Ωために付加する作業量は極めて少ない
。
意するとともに、ダイパット切断工程で切断位置をＢ位
置に変えるだけで、シールド付ＩＣパッケージを得るこ
とができる。七Ωために付加する作業量は極めて少ない
。
以上説明したように、本発明によれば、実施例に示した
ように、ＩＣパッケージを上面シールド板と基板の接地
層間にテンドウィッチし、その間を数本の接続片で結ぶ
ことによＪ、ＩＣからの電波障害を殆ど完全に防止する
ことができる。しかもこれらの作成はＩＣパッケージの
製造工程の不要パターンを接続片として利用したシ、接
着を同時に行なうことにより、作業量を極めて少なくし
てシールド付ＩＣパッケージを容易にかつ低価格に作成
することができる。
ように、ＩＣパッケージを上面シールド板と基板の接地
層間にテンドウィッチし、その間を数本の接続片で結ぶ
ことによＪ、ＩＣからの電波障害を殆ど完全に防止する
ことができる。しかもこれらの作成はＩＣパッケージの
製造工程の不要パターンを接続片として利用したシ、接
着を同時に行なうことにより、作業量を極めて少なくし
てシールド付ＩＣパッケージを容易にかつ低価格に作成
することができる。
従って、装置内の各ＩＣパッケージをこのようなシール
ド付とすることにより、装置全体にシールドする必要が
なくしかも外部に電波妨害を与えることがなくなる。
ド付とすることにより、装置全体にシールドする必要が
なくしかも外部に電波妨害を与えることがなくなる。
第１図は本発明の原理説明図、第２図（ｃＬ）〜（ｄ）
は実施例の構成説明図、第６図は実施例の機能説明図、
第４図（α）〜（Ｃ）は他の実施例の構成説明図、第５
図は他の実施例の機能説明図、第６図（ｃＬ） 、 （
ｂ）は従来例の説明図であ９１図中、１はＩＣパッケー
ジ、２はダイパット、３はリード、４はＩＣ，５はワイ
ヤリード、６は帯状パターン、１１はシールド板、１２
は帯状接続片、１６は基板、１４は接地層、１５、１５
’は基板上配線、１６はスルーホールを示す。 特許出題人富士通株式会社 復代理人 弁理士 １）坂 ＠ 重 本発明の原理説明図 第 １ 図 実施例の構成説明図 第 ２ 図 実施例の機能説明図 第 ３ ＴＡ （ｂ） バタン切断線 （Ｃ）／−ルド板組立 他の実施例の構成説明図 第 ４ 図
は実施例の構成説明図、第６図は実施例の機能説明図、
第４図（α）〜（Ｃ）は他の実施例の構成説明図、第５
図は他の実施例の機能説明図、第６図（ｃＬ） 、 （
ｂ）は従来例の説明図であ９１図中、１はＩＣパッケー
ジ、２はダイパット、３はリード、４はＩＣ，５はワイ
ヤリード、６は帯状パターン、１１はシールド板、１２
は帯状接続片、１６は基板、１４は接地層、１５、１５
’は基板上配線、１６はスルーホールを示す。 特許出題人富士通株式会社 復代理人 弁理士 １）坂 ＠ 重 本発明の原理説明図 第 １ 図 実施例の構成説明図 第 ２ 図 実施例の機能説明図 第 ３ ＴＡ （ｂ） バタン切断線 （Ｃ）／−ルド板組立 他の実施例の構成説明図 第 ４ 図
Claims (3)
- （１）ＩＣパッケージの上面とほぼ同じ形状のシールド
導体板を設け、 該ＩＣパッケージを取付けた基板内の低レベル導体層ま
たはこれに接続されたＩＣパッケージ内のＩＣ取付用ダ
イパット導体板と前記シールド導体板との間のＩＣパッ
ケージ周辺の複数個所を、上下両導体板の何れかにより
一体に形成された帯状接続片により接着して成ることを
特徴とするシールド付ＩＣパッケージ。 - （２）ＩＣパッケージの上面とほぼ同じ形状。シールド
導体板のパターン作成時、四隅に帯状に伸張させたパタ
ーンを形成しておき、 該シールド導体板を基板上のＩＣパッケージの四隅に帯
状パターンを下方に曲げて基板上の低レベル配線に接触
させ、ＩＣリードの接着工程において基板上の低レベル
導体層に同時に接着するようにしたことを特徴とするシ
ールドＩＣパッケージの製造方法。 - （３）ＩＣパッケージの上面とほぼ同じ形状のシールド
導体板を形成し、 基板内の低レベル導体層に接続されたＩＣ取付用ダイパ
ット導体板のパターン作成のための複数の帯状パターン
をＩＣパッケージ製造工程で外部に突出させておき、 該突出させた帯状パターンを接続片として上方に曲げ前
記シールド導体板の周辺部に接着させたことを特徴とす
るシールドＩＣパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16444788A JPH0214554A (ja) | 1988-07-01 | 1988-07-01 | シールド付ｉｃパッケージおよび製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16444788A JPH0214554A (ja) | 1988-07-01 | 1988-07-01 | シールド付ｉｃパッケージおよび製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0214554A true JPH0214554A (ja) | 1990-01-18 |
Family
ID=15793341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16444788A Pending JPH0214554A (ja) | 1988-07-01 | 1988-07-01 | シールド付ｉｃパッケージおよび製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0214554A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2665818A1 (fr) * | 1990-07-27 | 1992-02-14 | Mitsubishi Electric Corp | Structure d'ecran pour des dispositifs electriques recouverts de matiere isolante. |
| US5557142A (en) * | 1991-02-04 | 1996-09-17 | Motorola, Inc. | Shielded semiconductor device package |
| US5679975A (en) * | 1995-12-18 | 1997-10-21 | Integrated Device Technology, Inc. | Conductive encapsulating shield for an integrated circuit |
| WO2001080314A3 (en) * | 2000-04-14 | 2002-03-21 | Mayo Foundation | Performance enhanced leaded packaging for electrical components |
-
1988
- 1988-07-01 JP JP16444788A patent/JPH0214554A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2665818A1 (fr) * | 1990-07-27 | 1992-02-14 | Mitsubishi Electric Corp | Structure d'ecran pour des dispositifs electriques recouverts de matiere isolante. |
| US5557142A (en) * | 1991-02-04 | 1996-09-17 | Motorola, Inc. | Shielded semiconductor device package |
| US5679975A (en) * | 1995-12-18 | 1997-10-21 | Integrated Device Technology, Inc. | Conductive encapsulating shield for an integrated circuit |
| WO2001080314A3 (en) * | 2000-04-14 | 2002-03-21 | Mayo Foundation | Performance enhanced leaded packaging for electrical components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928538B2 (en) | Package-level electromagnetic interference shielding | |
| US10468356B2 (en) | Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages | |
| EP0977259B1 (en) | Semiconductor device and method of producing the same | |
| US5359222A (en) | TCP type semiconductor device capable of preventing crosstalk | |
| US4280132A (en) | Multi-lead frame member with means for limiting mold spread | |
| US5352925A (en) | Semiconductor device with electromagnetic shield | |
| US4839713A (en) | Package structure for semiconductor device | |
| US5070390A (en) | Semiconductor device using a tape carrier | |
| US10178757B2 (en) | Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages | |
| EP0421343A2 (en) | Semiconductor element package and semiconductor element package mounting distributing circuit basic plate | |
| JPH08125379A (ja) | シールド装置 | |
| JPH0779082A (ja) | Ｉｃ実装用筐体 | |
| JPH0214554A (ja) | シールド付ｉｃパッケージおよび製造方法 | |
| JPH0855949A (ja) | フラットパッケージ | |
| KR900004718B1 (ko) | Ic용 패키지 | |
| JPH01241848A (ja) | Ｉｃ装置 | |
| JPS63300599A (ja) | 通信機器の電磁シ−ルド構造 | |
| KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
| JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 | |
| JPH05283888A (ja) | プリント配線板およびその製造方法 | |
| JP2970952B2 (ja) | 半導体装置およびその製造方法 | |
| KR200271288Y1 (ko) | 테이프캐리어패키지및이를이용한패키지조립체 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0278298A (ja) | 電子装置 | |
| JP3264760B2 (ja) | 半導体搭載用連結基板及びパッケージ並びに半導体装置の製造方法 |