JPH0214500A - 半導体不揮発性メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電気的に書換可能な不揮発性メモリ素子を利
用した半導体不揮発性メモリに関する。

［発明の概要］ この発明は電気的に書換可能な不揮発性メモリ素子がマ
トリックス状に配置された半導体不揮発性メモリ装置に
おいて、隣合ったメモリブロック間のビット線とソース
線を互いに接続するＭ（５Ｓトランジスタを設けると共
に、各メモリブロックのソース線とソース駆動Ｍ■Ｓト
ランジスタとの間に、Ｍｏｓ＋−ランジスタを挿入する
ことにより、複数個のメモリセルな直列に接続して、メ
モリセル電流を測定できるようにしたものである。

〔従来の技術〕

半導体不揮発性メモリにおいては、フローティングゲー
トに蓄えた電荷の状態により、そのしきい値をデプレッ
ション型とエンハンスメント型に遷移させて状態を記憶
する。メモリセルのデータの読み出しは、しきい値がエ
ンハンスメント型である場合にはメモリセルが非導通と
なり、しきい値がデプレッション型である場合にはメモ
リセルが導通する。この非導通・導通の状態の違いをセ
ンスアンプで感知し、二値電位の論理情報として出力す
ることによる。さらにメモリセルの非導通・導通の状態
を詳しく調べるためには、メモリセルの電圧−電流特性
を測定することにより、エンハンスメント型の時のしき
い値、あるいはデプレッション型の時のメモリセル電流
の大きさが知れる０以上のことにより従来、メモリセル
の状態を詳しく調べるために、テスト機能として不揮発
性メモリ装置の任意の端子を利用して、内部のメモリセ
ルに接続される配線を前記の端子に出力して、メモリセ
ルの電圧−電流特性を測定できる半導体不揮発性メモリ
が知られていた。

第２図は従来の不揮発性メモリ装置の回路図であり、以
下図面に基づいて動作概要を説明する。

簡単のため行方向に４つ、列方向に４つのメモリセルか
ら成る４×４のメモリセルマトリックスアレイな用いる
こととする０通常のデータの読み出し動作は、列選択線
１と行選択線２のうちそれぞれ任意の一本を高レベルと
しメモリセルマトリックスアレイからひとつのメモリセ
ルを選択する。

ソース駆動信号端子４は高レベルを印加し選択されたメ
モリセルのソース線群７はソース駆動トランジスタ群１
０が導通することにより接地される。また選択されたメ
モリセルのドレイン側は読み出し線５に接続されること
になり、センスアンプへ導かれる。第３図は、センスア
ンプ回路及び電流−電圧特性測定用テスト回路であり、
前記読み出し線５は読み出し線入力１３に接続される。

読み出し線入力１３は負荷トランジスタ１２及びセンス
アンプ１８の差動入力の片端に接続されており、メモリ
セルと負荷トランジスタ１２によりバイアス回路が形成
される。一方センスアンブ１８のもう片端は基準電圧回
路１７の出力が接続されている。かかる回路構成におい
て、選択されたメモリセルが非導通か導通であるのかの
違いにより前記バイアス回路の出力電位が変化し、前記
基準電圧回路１７の出力電圧と比較しその結果を前記セ
ンスアンプ１８が二値電位の論理情報として出力する。

この信号を出力バッファ１９が増幅しデータ出力端子２
０に出力することで、メモリセルの読み出し動作が行な
われる。さらにメモリセルの電圧−電流特性を測定する
ためのテスト回路はテスト信号端子１１に高レベルを印
加し、読み出し線入力１３をテスト端子１４へ導くと共
に負荷トランジスタ１２をオフさせて、メモリセルのド
レイン端子から前記テスト端子１４への電気的経路をつ
くることにより構成される。かかる回路構成において、
自軍揮発性メモリ装置の外部に用意した定電圧源１５及
び電流計１６を接続して、メモリセルの電圧−電流特性
を測定することかできる。

〔発明が解決しようとする課題１ しかし従来、不揮発性メモリ装置に定電圧源及び電源針
を接続してメモリセルの電圧−電流特性を測定するとい
う方法では、メモリセルの容量が増加するとそれに比例
して測定に要する時間も増大し、生産性の向上を妨げる
という欠点があった。ただしマトリックスアレイのすべ
てのメモリセルの状態がエンハンスメント型である場合
には、行選択線１と列選択線２のすべてを高レベルとし
てマトリックスアレイのすべてのメモリセルを並列接続
させた状態とすることが可能である。

第４図に、本状態における集積回路内部接続と、電圧−
電流測定回路図を示す、かかる回路接続においては、す
べてのメモリセルヵｔエンハンスメント型であるため電
流は全く流れないが、２１コントロールゲート端子に適
当な電圧を印加することにより、メモリセルのしきい値
を越えるところから電流が流れはじめる。このときマト
リックスアレイのメモリセルの中で、最もしきい値の低
いセルで電流が流れることとなり、そのしきい値がある
規格値を満足していなければ、その不揮発性メモリチッ
プは不良として即座に振り分けることが可能であり、一
般に不揮発性メモリ装置は以上に説明したようなテスト
機能を具備している。

一方マトリックスアレイのすべてのメモリセルの状態が
デプレッション型である場合には、すべてのメモリセル
の導通状態を調べるためには、ひとつづつメモリセル電
流を測定する必要があり、測定に要する時間が現実的で
ないという欠点があった。なぜなら、メモリセルが並列
接続された状態で導通状態を調べるのでは、非導通のメ
モリセルが存在しても、導通しているメモリセルで電流
が流れ、非導通を検出できないのである。

この発明は、従来のこのような欠点を解決するために、
メモリセルのデプレッション状態の電圧−電流特性を短
時間にかつ正確に測定できる回路を内蔵した不揮発性メ
モリ装置を提供することを目的としている。

［課題を解決するための手段］ 上記課題を解決するために、この発明は隣り合ったメモ
リブロック間のビット線とソース線を互いに接続するＭ
ｏｓトランジスタを設けると共に、各メモリブロックの
ソース線とソース駆動Ｍ（５Ｓ＋−ランジスタとの間に
、遮断用のＭ○Ｓトランジスタを挿入することにより、
複数個のメモリセルな直列に接続して、メモリセルの電
圧−電流特性を特定できるようにした。

〔作用〕

上記のように構成された半導体不揮発性メモリ装置にお
いては、マトリックスアレイのすべてのメモリセルの状
態がデプレッション型である場合の電圧−電流特性を調
べるのに、行選択線で選択される複数個のメモリセルが
直列接続されることから、ひとつ以上のメモリセルに欠
陥が存在し、導通が不完全である場合、電流がそのメモ
リセルで制限され、すべてのメモリセルが良好な導通状
態である場合の電流値に比べて少なくなることにより不
良メモリセルの存在を知ることが可能である。

〔実施例〕

以下にこの発明の実施例を図面にもとづいて、詳細に説
明する。

第１図は本発明の不揮発性メモリ装置の実施例を示す回
路図であり、第２図に示すところの従来の不揮発性メモ
リ装置の実施例を示す回路図に、直列接続トランジスタ
群８とソース遮断トランジスタ群９が付加された構成と
なっている。簡単のため行方向に４つ、列方向に４つの
メモリセルから成る４×４のメモリセルマトリックスル
アレイを用いることとする。いちばん右端に位置するソ
ース線ＳＬ３と隣の列のビット線ＢＬ２は、直列接続ト
ランジスタＭＴ３で接続され、次にソース１１Ａ　Ｓ　
Ｌ　２と隣の列のビット線ＢＬ１は、直列接続トランジ
スタＭＴ２で接続され、順々に隣合う列のソース線とビ
ット線が直列接続トランジスタ群８によって接続される
と共に、ソース線ＳＬＩ〜ＳＬ３とソース駆動トランジ
スタＭＳＩ〜ＭＳ・３の間には、ソース遮断トランジス
タＭＣＩ〜ＭＣ３が、いちばん左端の列メモリブロック
を除くすべてに挿入されている０通常の書き込み・読み
出し動作時には、直列接続トランジスタＭＴＩ−ＭＴ３
は非導通、ソース遮断トランジスタＭＣＩ〜ＭＣ３は導
通しており、その動作は従来の不揮発性メモリ装置と全
く変わるところはない。

第３図に、センスアンプ回路及び電圧−電流特性測定用
テスト回路図を示す、読み出し線５は、読み出し線入力
１３に接続される。かかる内部回路接続状態において、
メモリセルの電流読み出し時には、テスト信号端子１１
に高レベルを印加し、読み出し線入力１３をテスト端子
１４へ導くと共に負荷トランジスタ１２をオフさせて、
メモリセルのドレイン端子から前記テスト端子１４への
電気的経路をつくることにより、テスト端子１４に定電
圧源１５と電流計１６を接続してメモリセルの電流を測
定することが可能である。

次いで、テスト信号端子１１を高レベルにすることによ
り、直列接続トランジスタＭＴＩ〜ＭＴ３は導通し、ソ
ース遮断トランジスタＭＣＩ〜ＭＣ３は非導通となる。

第５図に本状態における集積回路内部接続と電圧−電流
測定回路図を示す。

かかる回路接続において、列選択線２のうちいちばん右
端に位置する線Ｒ３を高レベルとすることで、行選択線
１で選択された４つのメモリセルが直列接続される。よ
ってテスト端子１４に接続された定電圧Ｈ１５および電
流計１６により、直列接続された４つのメモリセルの電
流を測定することが可能である１次いで、行選択線１で
選択される信号線を順次隣の行選択線に移しながら同様
の測定を繰り返すことにより、マトリックスアレイのす
べてのメモリセルについて導通状態を調べることができ
る。すなわち仮にひとつ以上のメモリセルに欠陥が存在
し、導通が不完全である場合、電流がそのメモリセルで
制限され、すべてのメモリセルが良好な導通状態である
場合の電流値に比べ少なくなることにより不良メモリセ
ルの存在を知ることができるのである。

一方、マトリックスアレイのすべてのメモリセルの状態
がエンハンスメント型である場合には、行選択線１と列
選択線２のすべてを高レベルとして、マトリックスアレ
イのすべてのメモリセルな並列接続させた状態とし、メ
モリセルの電流を測定することも可能であり、第４図に
本状態における集積回路内部接続と、電圧−電流測定回
路図を示す。

本実施例の不揮発性メモリ装置では４行×４列のメモリ
セルマトリックスアレイを用いて説明したが、　ＩＩＲ
にｍ行×ｎ列のメモリセルマトリックスアレイについて
も、同様である。ただし行選択線で選択されるメモリセ
ルが多くなるに従い直列接続されるメモリセル及び直列
接続トランジスタのバックゲート効果によるしきい値の
上昇に伴う電流の減少については、あらかじめ考慮して
おく必要があるが、直列接続トランジスタのゲート端子
は容易に２０ｖ程度の高電圧を印加することが可能であ
るため、電流の減少を抑えることは容易である。

〔発明の効果〕

以上説明したように、この発明はメモリセルがデプレッ
ション状態である場合に、メモリセルの電圧−電流特性
を調べるのに要する測定時間が個々のメモリセルのそれ
を測定するのに比べて、行選択線分の１でよく、生産性
の向上だけでなく、メモリセルの電圧−電流特性を測定
していることにより不揮発性メモリ装置の信頼度を向上
させるという効果がある。

【図面の簡単な説明】

第１図は、本発明の不揮発性メモリ装置の実施例を示す
回路図、第２図は、従来の不揮発性メモリ装置を示す回
路図、第３図は、本発明及び従来の不揮発性メモリ装置
において使用されるところのセンスアンプ回路及び電圧
−電流特性測定用テスト回路図、第４図は、本発明及び
従来の不揮発性メモリ装置に関わるメモリセル並列接続
による電圧−電流測定回路図、第５図は、本発明の不揮
発性メモリ装置に関わるメモリセル直列接続による電圧
−電流測定回路図である。 １　・ ２　・ ３　・ ４　・ ５　・ ６　・ ７　・ ８　・ ９　・ １０　・ ｌ　１　・ ｌ　２　・ １３　・ １４　・ 行選択線 列選択線 書き込み制御回路 ソース駆動信号端子 読み出し線 ビット線群 ソース線群 直列接続トランジスタ群 ソース遮断トランジスタ群 ソース駆動トランジスタ群 テスト信号端子 負荷トランジスタ 読み出し線入力 テスト端子 ・定電圧源 ・電流計 ・基準電圧回路 ・センスアンプ ・出力バッファ ・データ出力端子 ・コントロールゲート端子 出願人　セイコー電子工業株式会社 代理人　弁理士　　林　　　敬　之　助促釆の千４里発
・跋メ千°ｊの回路図 第２図

Claims (1)

【特許請求の範囲】
1. 電気的に書換可能な不揮発性メモリ素子がマトリックス
   状に配置された半導体不揮発性メモリ装置において、隣
   合ったメモリブロック間のビット線とソース線を互いに
   接続するＭ■Ｓトランジスタを設けると共に、各メモリ
   ブロックのソース線とソース駆動Ｍ■Ｓトランジスタと
   の間に、Ｍ■Ｓトランジスタを挿入したことを特徴とす
   る半導体不揮発性メモリ装置。