JPH0214309A - クロック制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 論理回路に供給するクロックの周期をマイクロプログラ
ム制御により変更し、動作マージン試験を容易に実施す
るクロック制御回路に関し、プロセッサが人手の介入を
排除して容易にクロックの変化に対する論理回路の動作
マージン試験が行えることを目的とし、 クロックの周期とパルス幅を指定する値を送出する制御
手段と、制御手段が書込む値を第１の領域と第２の領域
に区分して記憶するレジスタと、レジスタが第１の領域
から送出してセットした値から計数を開始する計数手段
と、計数手段が予め定めた所定の数を計数した時、計数
手段をリセットする信号を送出するリセット信号送出手
段と、レジスタが第２の領域から送出してセットした値
を計数手段が計数した時信号の送出を開始して、計数手
段がリセットされるまで更に計数する間、信号の送出を
ｍ続する比較手段と、計数手段が計数を開始してリセッ
トされるまでの期間を１周期とし、比較手段が送出する
信号が継続する期間をパルス幅とするクロックを作成す
る波形整形手段と、計数手段と波形整形手段とに基準ク
ロックを供給するクロック供給手段とを設け、制御手段
がレジスタに送出する値によって、クロック供給手段が
送出する基準クロックに基づく、任意の周期とパルス幅
を持つクロックを作成する構成とする。

〔産業上の利用分野〕

本発明は論理回路に供給するクロックの周期をマイクロ
プログラム制御により変更し、該論理回路の動作マージ
ン試験を容易に実施し得るようにしたクロック制御回路
に関する。

近年、データ処理装置に要求される信頗性は益々高くな
って来ている。このため、データ処理装置の診断等にお
いても、各種の条件設定を行って診断を実行することが
行われている。この各種条件の中で最も一般的な方法と
しては、論理回路の電圧マージン試験等があるが、クロ
ックの周期を変更することも条件の一つである。

ところで、データ処理装置の診断を行う時、クロックの
周期を変更する為に人手を介することなく、容易に実行
出来ることが必要である。

〔従来の技術〕

論理回路に供給するクロックの周期を変更し、論理回路
の動作マージン試験を行って、不良個所の早期発見を行
うことは従来から実行されている。

しかし、従来は論理回路のクロックを外部から与える方
法が一般的であった。即ち、例えば、論理回路が搭載さ
れたプリント板ユニットや該プリント板ユニットが搭載
されているデータ処理装置の外部から、例えば、パルス
ジェネレータ等を接続して、任意の周期を持ったクロッ
クを論理回路に供給していた。

〔発明が解決しようとする課題〕

上記の如く、従来は論理回路に供給す為クロックの周期
を変更して論理回路の動作マージン試験を行う場合、パ
ルスジェネレータ等を接続して、必要とする周期のクロ
ックを供給しているため、人手によるところが大きく、
特にユーザに納入されたデータ処理装置の論理回路は、
その診断を容易に実行することが出来ないという問題が
ある。

本発明はこのような問題点に鑑み、プロセッサがマイク
ロプログラムの制御に基づき、論理回路の診断を実行中
に、人手の介入を排除して容易にクロックの変化に対す
る論理回路の動作マージン試験が行えるようにすること
を目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

制御手段１１はマイクロプログラムの指示に基づき動作
し、レジスタ１の第１の領域と第２の領域に必要とする
周期とパルス幅を持つクロックを作成させるための値を
夫々書込む。レジスタ１は周期を指定する値を第１の領
域に記憶し、パルス幅を指定する値を第２の領域に記憶
する。

レジスタ１は第１の領域から記憶した値を計数手段１２
に送出してセットし、計数手段１２はクロック供給手段
１３が送出する基準クロックに基づき、このセットされ
た値から計数を開始する。

そして、リセット信号送出手段１４は計数手段１２が予
め定めた所定の数を計数すると、リセットする信号を計
数手段１２に送出する。

リセ・ノドされた計数手段１２はレジスタ１から第１の
領域に記憶されている値が再びセットされ、このセット
された値から再び計数を開始し、リセソト信号送出手段
１４は計数手段１２が所定の数を計数すると、計数手段
１２にリセット信号を送出する動作を操り返す。

比較手段１５は波形整形手段１６に対して、レジスタＩ
が第２の領域から送出してセットした値を計数手段１２
が計数した時、信号の送出を開始して、計数手段１２か
リセットされるまで更に計数する間、信号の送出を継続
する。

そして、比較手段１２は計数手段１２がリセットされる
と信号の送出を停止し、レジスタエがセットした値を再
び計数手段１２が計数した時、信号の送出を開始して、
計数手段１２がリセットされるまで更に計数する間、信
号の送出を継続する動作を繰り返す。

波形整形手段１６は比較手段１５が送出する信号と、ク
ロック供給手段１３が送出する基準クロックに基づき、
計数手段１２が計数を開始してリセットされるまでの期
間を１周期とし、比較手段１５が送出する信号が継続す
る期間をパルス幅とするクロックを作成し、論理回路１
０と制御手段１１に送出する。

〔作用〕

上記の如く構成することにより、制御手段１１はりセッ
ト信号送出手段１４ムこ設定された所定の数から、希望
する周期とパルス幅を持つクロックを作成するための値
をレジスタｌに書込むことにより、レジスタ１は計数手
段１２に制御手段１１が指定するクロックの周期を計数
させる値をセットし、比較手段１５には制御手段ＩＩが
指定するクロックのパルス幅を計数手段１２に計数させ
る値をセットする。

そして、比較手段１５は計数手段１２がレジスタｌより
セットされた値からリセット信号送出手段１４によりリ
セットされるまでの間に計数したクロック供給手段１３
が送出する基準クロックの周期の倍数で定まるクロック
の周期と、レジスタ１が比較手段１５にセットした値か
ら計数手段１２がリセットされるまでに計数した該基準
クロックの周期の倍数で定まるパルス幅とを波形整形手
段１６に作成させるため、制御手段１１の希望する任意
の周期で任意のパルス幅を持つクロックを作成すること
が出来る。

従って、制御手段１１は論理回路１０に対し、人手を介
することなく、容易に変化するクロックを供給させるこ
とが可能となり、クロックの変化に対する論理回路１０
のマージン試験を実行させることが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図で、
第３図は第２図の動作を説明するタイムチャートである
。

本実施例では、クロックの最大周期が２μｓで、周期の
変化の単位とパルス幅の変化の単位が夫々５０ｎ３の場
合について説明する。

電源が投入されると、初期設定回路７の値が１６ビツト
で構成されるレジスタ１に書込まれ、この値は１６進数
の“００２６”である。従って、レジスタ１の上位８ビ
ツトには総て“０”が書込まれ、下位８ビツトには“０
０１００１１０”が書込まれる。そして、このレジスタ
１に書込まれた１６ビツトのデータは、上位８ビツトが
カウンタ２に送出されてセットされ、下位８ビツトが比
較回路３に送出されてセットされる。

基準クロック発生回路６は、第３図の基準クロックに示
す如く、周期が５０ｎｓの基準クロックをカウンタ２に
送出し、カウンタ２は、この基準クロックにより、第３
図のカウンタに示す如く、計数を開始するが、レジスタ
１からセットされた上位８ビツトが総て“０”であるた
め、“０”から計数を開始する。

デコーダ４はカウンタ２の計数値が予め設定された規定
値“４０”に達すると、第３図のデコーダ出力に示す如
く、５０ｎｓ幅のリセット用のパルスをカウンタ２に送
出する。従って、カウンタ２は“４０“迄計数すると一
旦リセットされ、再びレジスタ１の上位８ビツトがセッ
トされて、再び“Ｏ“から計数を開始する。

レジスタ１の下位８ビツトは比較回路３にセットされ、
１６進数で“２６”であるため、カウンタ２が“３８″
を計数すると、第３図の比較回路出力に示す如く、カウ
ンタ２が“３９”と“４０”を計数する間、即ち、基準
クロック発生回路６が送出する２クロツクの間、比較回
路３はフリップフロップ５に高レベルの信号を送出し、
カウンタ２が“０”から“３８”まで計数する間は低レ
ベルの信号を送出する。

従って、フリップフロップ５は基準クロック発生回路６
が送出する２クロツクの間、即ち、１０Ｑ　ｎｓのパル
ス幅を持ち、基準クロックの周期の４０倍の波形整形さ
れたパルスを第３図のフリップフロップ出力に示す如く
、論理回路１０とプロセッサ９に送出する。

従って、プロセッサ９は、この基準クロックの４０倍、
即ち、２μｓの周期を持ちパルス幅が１００　ｎａのク
ロックにより動作を開始し、メモリ８からマイクロプロ
グラムを読出して、このマイクロプログラムの指示によ
り、レジスタ１に、例えば１６進数で１４２６”を書込
む。

レジスタ１に書込まれた上位８ビツトは、カウンタ２に
セットされ、１６進数で“１４″のため、カウンタ２は
１６進数で“１４”に対応する“２０”から計数を開始
し、デコーダ４はカウンタ２が“４０”を計数すると、
前記同様にカウンタ２をリセットする。

レジスタ１からは再び１６進数の１４″′がカウンタ２
にセットされるため、カウンタ２は２０″から再び計数
を開始し、“４０”まで計数する動作を繰り返すことと
なる。

比較回路３はレジスタ１の下位８ビツトが１６進数の“
２６°であるため、前記同様に、カウンタ２が“３８”
を計数すると、基準クロックの２クロツクの間、高レベ
ルの信号をフリップフロップ５に送出し、カウンタ２が
“２０”から“３８”まで計数する間は低レベルの信号
を送出する。

従って、フリップフロップ５は基準クロック発生回路６
が送出する２クロツクの間、即ち、１０Ｑ　ｎｓのパル
ス幅を持ち、基準クロックの周期の２０倍、即ち、１μ
ｓの周期を持つ波形整形されたパルスを論理回路１０と
プロセッサ９に送出する。

又、例えば、プロセッサ１がレジスタｌに１６進数で“
１２２５”を書込むと、レジスタ１に書込まれた上位８
ビツトは、カウンタ２にセットされ、１６進数で“１２
″のため、カウンタ２は“１８”から計数を開始し、デ
コーダ４はカウンタが“４０”を計数すると、前記同様
にカウンタ２をリセットし、レジスタ１はカウンタ２に
１６進数で“１２”をセットする。従って、カウンタ２
は“１８″から再び計数を開始し、“４０”まで計数す
る動作を繰り返すこととなる。

比較回路３はレジスタ１の下位８ビツトが１６進数の“
２５′であるため、前記同様に、カウンタ２が“３７＃
を計数すると、基準クロックの３クロツクの間、高レベ
ルの信号をフリップフロップ５に送出し、カウンタ２が
“１８”から“３７”まで計数する間は低レベルの信号
を送出する。

従って、フリップフロップ５は基準クロック発生回路６
が送出する３クロツクの間、即ち、１５Ｑ　ｎｓのパル
ス幅を持ち、基準クロックの周期の２２倍、即ち、１．
１μｓの周期を持つ波形整形されたパルスを論理回路１
０とプロセッサ９に送出する。

本実施例では、クロックの最大周期が２μｓに制限され
、又、周期の変化の単位とパルス幅の変化の単位が夫々
５０ｎ３となっているが、デコーダ４に予め設定される
規定値を変えると共に、基準クロック発生回路６の発振
周波数を変えることにより、任意の値とすることが出来
る。

〔発明の効果〕

以上説明した如く、本発明はマイクロプログラム制御に
より、プロセッサがクロックの周期とパルス幅を変化さ
せることが可能となるため、マイクロプログラムによる
データ処理装置の診断時に、クロックの変化に対する論
理回路のマージン試験を容易に実施することが出来る。

従って、データ処理装置の診断時に故障検出能力を大幅
に高めることが出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図は第２図の動作を説明するタイムチャートである
。 図において、 １はレジスタ、　　　　　２はカウンタ、３は比較回路
、　　　　　４はデコーダ、５はフリップフロップ、 ６は基準クロック発生回路、 ７は初期設定回路、　　８はメモリ、 ９はプロセッサ、　　　１０は論理回路、１１は制御手
段、　　　　１２は計数手段、１３はクロック供給手段
、 １４はリセット信号送出手段、 １５は比較手段、　　　　１６は波形整形手段である。

Claims (1)

1. 【特許請求の範囲】 クロックの周期とパルス幅とを指定する値を送出する制
   御手段（１１）と、 該制御手段（１１）が送出したクロック周期を指定する
   値を第１の領域に、パルス幅を指定する値を第２の領域
   に区分して記憶するレジスタ（１）と、該レジスタ（１
   ）が第１の領域から送出してセットした値から計数を開
   始する計数手段（１２）と、該計数手段（１２）が予め
   定めた所定の数を計数した時、該計数手段（１２）をリ
   セットする信号を送出するリセット信号送出手段（１４
   ）と、 該レジスタ（１）が第２の領域から送出してセットした
   値を該計数手段（１２）が計数した時、信号の送出を開
   始して、該計数手段（１２）がリセットされるまで更に
   計数する間、該信号の送出を継続する比較手段（１５）
   と、 該計数手段（１２）が計数を開始してリセットされるま
   での期間を１周期とし、該比較手段（１５）が送出する
   信号が継続する期間をパルス幅とするクロックを作成す
   る波形整形手段（１６）と、 該計数手段（１２）と該波形整形手段（１６）とに基準
   クロックを供給するクロック供給手段（１３）とを設け
   、前記制御手段（１１）が前記レジスタ（１）に送出す
   る値によって、該クロック供給手段（１３）が送出する
   基準クロックに基づく、任意の周期とパルス幅とを持つ
   クロックを作成するようにしたことを特徴とするクロッ
   ク制御回路。