JPH0213991A - 図形表示装置 - Google Patents
図形表示装置Info
- Publication number
- JPH0213991A JPH0213991A JP63165445A JP16544588A JPH0213991A JP H0213991 A JPH0213991 A JP H0213991A JP 63165445 A JP63165445 A JP 63165445A JP 16544588 A JP16544588 A JP 16544588A JP H0213991 A JPH0213991 A JP H0213991A
- Authority
- JP
- Japan
- Prior art keywords
- length
- offset
- offset value
- thick line
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000003287 bathing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野1
本発明は太線発生機能を持つ図形表示装置に関するもの
である。
である。
[発明の概要1
オフセットを用いて同じ線分をずらしながら束ねていく
方法での太線発生の際、1点のみ発生時におこるドツト
抜けを防ぐために、レングス判定回路と、オフセットメ
モリ内にレングスが0の場合でのオフセット値を追加し
た。レングス判定回路によってレングスが0と判定され
た場合には、オフセットメモリ内のレングスが0の場合
のオフセット値を参照して点を発生するようにした。
方法での太線発生の際、1点のみ発生時におこるドツト
抜けを防ぐために、レングス判定回路と、オフセットメ
モリ内にレングスが0の場合でのオフセット値を追加し
た。レングス判定回路によってレングスが0と判定され
た場合には、オフセットメモリ内のレングスが0の場合
のオフセット値を参照して点を発生するようにした。
〔従来の技術]
以下図に従って従来の技術を説明する6第4図は従来の
太線発生回路ブロックを示す図である。破線の枠内が実
際に太線を発生させる部分である。前段プロセッサから
は線分発生のデータとなる終始点座標データが送られて
来て、太線発生部で出力された座標データは後段へと送
られる。後段には例として、フレームバッファコントロ
ール回路、フレームバッファ、そしてデイスプレィへと
続く。
太線発生回路ブロックを示す図である。破線の枠内が実
際に太線を発生させる部分である。前段プロセッサから
は線分発生のデータとなる終始点座標データが送られて
来て、太線発生部で出力された座標データは後段へと送
られる。後段には例として、フレームバッファコントロ
ール回路、フレームバッファ、そしてデイスプレィへと
続く。
太線発生回路はコントロール回路■、才フセットメモリ
■、線分補間回路■、それとアダー■によって構成され
ている。これらの一連の動作を説明する前に、太線発生
の概念を述べることにする。第6図は太線発生の概念を
示す図である。第6図の1本モードの場合に示すとおり
、線とは1つ1つのドツトの集まりであり、太線とは同
図の太線モードの場合に示すとおり、1本1本の線をた
ばねたものだと考える0図の太線モードの場合では、矢
印の方向に1本ずつオフセットを変えながら線を引いて
いくものである。ちなみに図の3本モードでは5本の線
を引いている。
■、線分補間回路■、それとアダー■によって構成され
ている。これらの一連の動作を説明する前に、太線発生
の概念を述べることにする。第6図は太線発生の概念を
示す図である。第6図の1本モードの場合に示すとおり
、線とは1つ1つのドツトの集まりであり、太線とは同
図の太線モードの場合に示すとおり、1本1本の線をた
ばねたものだと考える0図の太線モードの場合では、矢
印の方向に1本ずつオフセットを変えながら線を引いて
いくものである。ちなみに図の3本モードでは5本の線
を引いている。
従来の技術では、太線のオフセット値はオフセットメモ
リ■に記憶されている。第5図にオフセットメモリ■の
内容を示しである。各線幅におけるオフセット値は各ア
ドレスに割りふられて記憶されている。同図の(1)、
(3)・・・とあるアドレスは仮アドレスである。意味
付けとしては(3)の場合は太線の線幅3本モードのオ
フセット値が記憶されているアドレスである。オフセッ
トメモリ■はコントロール回路から送られてくるアドレ
スを受けて任意のオフセット値をアダー■に出力してい
る。線分補間回路■は前段プロセッサから線分の終始点
座標データを受けて、それをもとに傾きを算出し、始点
と終点の間を補うドツト座標を次々と発生していき、発
生した座標データはアダー■へと出力される。アダー■
は線分補間回路■から送られてきた座標データにオフセ
ットメモリ■からのオフセット値を加算して後段へと出
力していく、コントロール回路■は前段プロセッサから
線分補間回路■に送られた座標データをもとにどのモー
ドで線を発生させるかという信号を受けて、これらの要
素の総合的なタイミングの制御を行う。第5図の各線幅
モードにおけるオフセット値を具体的に図に表すと第3
図のようになる。図の黒丸のオフセット値だけを使用し
ているのだが、この理由は、黒丸も白丸もすべて補間し
ていくと太線発生に非常に時間がかかってしまうためで
ある。そこで白丸のオフセット値の補間を省略すること
により描画速度を高めていた。
リ■に記憶されている。第5図にオフセットメモリ■の
内容を示しである。各線幅におけるオフセット値は各ア
ドレスに割りふられて記憶されている。同図の(1)、
(3)・・・とあるアドレスは仮アドレスである。意味
付けとしては(3)の場合は太線の線幅3本モードのオ
フセット値が記憶されているアドレスである。オフセッ
トメモリ■はコントロール回路から送られてくるアドレ
スを受けて任意のオフセット値をアダー■に出力してい
る。線分補間回路■は前段プロセッサから線分の終始点
座標データを受けて、それをもとに傾きを算出し、始点
と終点の間を補うドツト座標を次々と発生していき、発
生した座標データはアダー■へと出力される。アダー■
は線分補間回路■から送られてきた座標データにオフセ
ットメモリ■からのオフセット値を加算して後段へと出
力していく、コントロール回路■は前段プロセッサから
線分補間回路■に送られた座標データをもとにどのモー
ドで線を発生させるかという信号を受けて、これらの要
素の総合的なタイミングの制御を行う。第5図の各線幅
モードにおけるオフセット値を具体的に図に表すと第3
図のようになる。図の黒丸のオフセット値だけを使用し
ているのだが、この理由は、黒丸も白丸もすべて補間し
ていくと太線発生に非常に時間がかかってしまうためで
ある。そこで白丸のオフセット値の補間を省略すること
により描画速度を高めていた。
[発明が解決しようとする課題)
上記の間引きオフセットによる補間には次のような課題
がある。
がある。
レングスが1以上ある場合(始点と終点の座標が異なる
場合)には、その線分を補間していくので全く問題はな
いのだが、これが0の場合(レングス=0)には1点の
み発生することになる。このときに間引きオフセットに
よる表示だと、間引きしたオフセット値の所のドツトは
発生しないため、およそ点とは判断できず、ドーナツ状
にドツト抜けしてしまう。
場合)には、その線分を補間していくので全く問題はな
いのだが、これが0の場合(レングス=0)には1点の
み発生することになる。このときに間引きオフセットに
よる表示だと、間引きしたオフセット値の所のドツトは
発生しないため、およそ点とは判断できず、ドーナツ状
にドツト抜けしてしまう。
[課題を解決するための手段]
本発明は上記課題であるレングス=0のときのドツト抜
けを防ぐために、レングス=0、レングス≠0を判定す
るレングス判定回路と、オフセットメモリにレングス=
0のときの各線幅のオフセット値を設けた。
けを防ぐために、レングス=0、レングス≠0を判定す
るレングス判定回路と、オフセットメモリにレングス=
0のときの各線幅のオフセット値を設けた。
[作用1
本発明はレングス判定回路によって始点と終点の座標が
比較され、レングスが0の場合、レングス=0の信号を
オフセットメモリに与える。オフセットメモリはこれと
コントロール回路からのアドレスを受けて任意のオフセ
ット値をアダーに出力する。
比較され、レングスが0の場合、レングス=0の信号を
オフセットメモリに与える。オフセットメモリはこれと
コントロール回路からのアドレスを受けて任意のオフセ
ット値をアダーに出力する。
[実施例1
以下、本発明の好適な実施例を図面を基に詳述する。
第1図が本発明の〜実施例を示した回路ブロック図であ
る。さらに第2図にはレングスが0のときのオフセット
値を追加したオフセットメモリの内容を示しである。具
体的な動作に関しては発生する太線のレングスが1以上
の場合、基本的に従来の方式と変わりはない。実施例は
レングスが0場とする。レングス判定回路■は前段プロ
セッサから線分発生口に送られた座標データをもとに始
点と終点の座標を比較することでレングスが0か0でな
いかを判定しレングスが0ならば、L=0の信号をオフ
セットメモリ■に出力する。オフセットメモリ■はレン
グス判定回路■からレングス=0の情報が送られてきて
いるので第2図のレングス=0 (L=0)のアドレス
に記憶されているオフセット値をコントロール回路から
の制御を受けながら次々とアダー■に出力していく。第
2図の(1−1)、(1−3)・・・は仮アドレスで、
例^ば(1−3)はレングス≠0の線幅3本モードのと
きのオフセット値が記憶されているアドレスである。(
2−3)はレングス二〇の線幅3本モードのときのオフ
セット値が記憶されているアドレスという意味である。
る。さらに第2図にはレングスが0のときのオフセット
値を追加したオフセットメモリの内容を示しである。具
体的な動作に関しては発生する太線のレングスが1以上
の場合、基本的に従来の方式と変わりはない。実施例は
レングスが0場とする。レングス判定回路■は前段プロ
セッサから線分発生口に送られた座標データをもとに始
点と終点の座標を比較することでレングスが0か0でな
いかを判定しレングスが0ならば、L=0の信号をオフ
セットメモリ■に出力する。オフセットメモリ■はレン
グス判定回路■からレングス=0の情報が送られてきて
いるので第2図のレングス=0 (L=0)のアドレス
に記憶されているオフセット値をコントロール回路から
の制御を受けながら次々とアダー■に出力していく。第
2図の(1−1)、(1−3)・・・は仮アドレスで、
例^ば(1−3)はレングス≠0の線幅3本モードのと
きのオフセット値が記憶されているアドレスである。(
2−3)はレングス二〇の線幅3本モードのときのオフ
セット値が記憶されているアドレスという意味である。
線分補間回路■は従来どおり前段プロセッサから終始点
座標を受けてそれをもとに傾きを算出して補間データを
アダー■に出力している。アゲ−■も従来どおり線分補
間回路■から送られて来た補間データにオフセットメモ
リ■から送られて来たオフセット値を加算して後段へと
出力していくものである。コントロール回路■は前段プ
ロセッサから線分補間回路■に送られた座標データをも
とにどの線幅モードで線を発生させるかという信号を受
けてこれらの要素の総合的なタイミングの制御を行う。
座標を受けてそれをもとに傾きを算出して補間データを
アダー■に出力している。アゲ−■も従来どおり線分補
間回路■から送られて来た補間データにオフセットメモ
リ■から送られて来たオフセット値を加算して後段へと
出力していくものである。コントロール回路■は前段プ
ロセッサから線分補間回路■に送られた座標データをも
とにどの線幅モードで線を発生させるかという信号を受
けてこれらの要素の総合的なタイミングの制御を行う。
具体的なオフセット値としては第3図のようになる。
レングスが0の場合のオフセット値は黒丸、白丸の部分
とも発生し、レングスが1以上ある場合では黒丸の部分
のオフセット値のみ発生する。
とも発生し、レングスが1以上ある場合では黒丸の部分
のオフセット値のみ発生する。
〔発明の効果]
以上、本発明によれば、レングス≠0のときは間引きオ
フセットによる太線発生の高速化、レングス=0の場合
には間引きなしのオフセットを使用することにより、ド
ツト抜けが防げるようになった。その結果、視覚的に整
った点の発生が可能になり、画質の改善となった。
フセットによる太線発生の高速化、レングス=0の場合
には間引きなしのオフセットを使用することにより、ド
ツト抜けが防げるようになった。その結果、視覚的に整
った点の発生が可能になり、画質の改善となった。
第1図・・・本発明の構成を示す回路ブロック図。
第2図・・・オフセラ]・メモリの内容を示す図。
第3図・・・オフセットの例を示す図。
第4図・・・従来の回路ブロック図。
第5図・・・従来のオフセットメモリの内容を示す図。
第6図(A)(B) ・・・太線発生の概念を表す図
。 ■・・・コントロール回路 ■・・・オフセットメモリ ■・・・線分補間回路 ■・・・アゲ− ■・・・レングス判定回路 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助漆鞄明の構成′
を示1回浴フ゛ロッフ図弼I図 オフで、トメ七りの内勝を示′¥図 第2図 0■0 000 7ネモ、−
ド゛5本七−ド オフεブトのイ列l示1図 不3図 右乙辷の回路7′ロック図 第4図 胱釆のズづゼットメモ、りの円ネトを示1図第 5
04
。 ■・・・コントロール回路 ■・・・オフセットメモリ ■・・・線分補間回路 ■・・・アゲ− ■・・・レングス判定回路 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助漆鞄明の構成′
を示1回浴フ゛ロッフ図弼I図 オフで、トメ七りの内勝を示′¥図 第2図 0■0 000 7ネモ、−
ド゛5本七−ド オフεブトのイ列l示1図 不3図 右乙辷の回路7′ロック図 第4図 胱釆のズづゼットメモ、りの円ネトを示1図第 5
04
Claims (1)
- 表示装置に図形を表示する際に、これらの線を複数本発
生し太線を形成していく図形表示装置において、各太線
幅のオフセット値を記憶するオフセットメモリと、終始
点座標より傾きを求めて線分を発生していく線分補間回
路と、補間データにオフセット値を加算するアダーと、
これらの総合的なタイミング制御を行うコントロール回
路によって構成される太線発生手段を有し、該発生手段
を介して太線を表示することを特徴とする図形表示装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63165445A JPH0213991A (ja) | 1988-07-01 | 1988-07-01 | 図形表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63165445A JPH0213991A (ja) | 1988-07-01 | 1988-07-01 | 図形表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0213991A true JPH0213991A (ja) | 1990-01-18 |
Family
ID=15812565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63165445A Pending JPH0213991A (ja) | 1988-07-01 | 1988-07-01 | 図形表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0213991A (ja) |
-
1988
- 1988-07-01 JP JP63165445A patent/JPH0213991A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5553165A (en) | Parallel error diffusion method and apparatus | |
US6181353B1 (en) | On-screen display device using horizontal scan line memories | |
JP2773354B2 (ja) | 特殊効果装置及び特殊効果発生方法 | |
JPH06103374A (ja) | 画像スケーリング装置 | |
JP2752439B2 (ja) | 画像出力方法 | |
JPH0213991A (ja) | 図形表示装置 | |
US6509901B1 (en) | Image generating apparatus and a method thereof | |
JPS6218170A (ja) | 多階調型プリンタ | |
JP2675169B2 (ja) | 図形処理システム | |
JPH08129356A (ja) | 表示装置 | |
JP3004993B2 (ja) | 画像処理装置 | |
JPS6315288A (ja) | 3次元図形表示装置 | |
JP3534475B2 (ja) | カラオケ用文字縁取り装置 | |
JP2858661B2 (ja) | 画像処理方式 | |
JP2904994B2 (ja) | 座標間接続表示方法 | |
JP2833366B2 (ja) | 表示制御装置 | |
JP2956774B2 (ja) | 文字表示装置 | |
JPH0244076B2 (ja) | ||
JPH06342280A (ja) | 映像文字図形処理装置 | |
JPH01251094A (ja) | グラフィックディスプレイ装置 | |
JPH0918815A (ja) | Ntsc用キャラクタフォントのpal表示用変換回路 | |
JPH02127784A (ja) | クリッピング方式 | |
JP2000268186A (ja) | 描画処理装置 | |
JPS62164129A (ja) | ハ−ドコピ−装置 | |
JPH01166666A (ja) | 画像処理装置 |