JPH02135539A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH02135539A JPH02135539A JP63289165A JP28916588A JPH02135539A JP H02135539 A JPH02135539 A JP H02135539A JP 63289165 A JP63289165 A JP 63289165A JP 28916588 A JP28916588 A JP 28916588A JP H02135539 A JPH02135539 A JP H02135539A
- Authority
- JP
- Japan
- Prior art keywords
- area
- circuit
- processing
- arithmetic circuit
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 43
- 238000001514 detection method Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１丘欠ヱ
本発明はマイクロプログラム制御装置に関し、特に制御
記憶のエラー訂正不可能な固定障害発生時における障害
回避処理に関する。
記憶のエラー訂正不可能な固定障害発生時における障害
回避処理に関する。
良米弦Ｉ
従来、演算処理装置（ＣＰＵ）の制御記憶部（ＣＳ）に
エラー訂正不可能な固定障害が発生した場合には、この
演算処理装置を切離し、同一機能を有する代替装置（プ
ロセッサリリーフ）により処理の再実行を行ってシステ
ム障害すなわちシステムダウンを回避し、全ての処理を
継続させていた。
エラー訂正不可能な固定障害が発生した場合には、この
演算処理装置を切離し、同一機能を有する代替装置（プ
ロセッサリリーフ）により処理の再実行を行ってシステ
ム障害すなわちシステムダウンを回避し、全ての処理を
継続させていた。
また、代替装置を備えていないコンピュータシステムの
場合には、制御記憶部の固定障害は直接システムダウン
につながっていた。
場合には、制御記憶部の固定障害は直接システムダウン
につながっていた。
上記の演算処理装置の演算部は、処理の高速化をはかる
ためにデータ形式や演算の種類といった演算機能に応じ
て汎用基本演算回路およびいくつかの専用回路によって
構成されている。
ためにデータ形式や演算の種類といった演算機能に応じ
て汎用基本演算回路およびいくつかの専用回路によって
構成されている。
たとえば、固定小数点データの加減算や論理演算、およ
びシフトなどを実行する汎用基本演算回路（ＢＳＣ）と
、浮動小数点データに対する仮数の桁合わせシフトや仮
数の加減算、および和の正規化といった一連の動作を実
行する浮動小数点加減算回路（ＦＬＣ）と、浮動小数点
データおよび固定小数点データの乗除算を実行する乗除
算回路（ＭＤＣ）と、１０進加算とシフタなどにより１
０進データの四則演算や比較、移送および文字ストリン
グの比較や移送などを行う１０進可変長データ演算回路
（ＶＦＣ）との四つの演算回路からなり、これら演算回
路の制御はマイクロプログラムにより行われている。
びシフトなどを実行する汎用基本演算回路（ＢＳＣ）と
、浮動小数点データに対する仮数の桁合わせシフトや仮
数の加減算、および和の正規化といった一連の動作を実
行する浮動小数点加減算回路（ＦＬＣ）と、浮動小数点
データおよび固定小数点データの乗除算を実行する乗除
算回路（ＭＤＣ）と、１０進加算とシフタなどにより１
０進データの四則演算や比較、移送および文字ストリン
グの比較や移送などを行う１０進可変長データ演算回路
（ＶＦＣ）との四つの演算回路からなり、これら演算回
路の制御はマイクロプログラムにより行われている。
ここで、制御記憶部とマイクロ命令レジスタとは夫々演
算部の構成に対応する領域によって構成されている。
算部の構成に対応する領域によって構成されている。
このような従来のマイクロプログラム制御装置では、制
御記憶部が演算部の各演算回路に対応する領域により構
成されているので、これら制御記憶部の各領域のうち一
つにでもエラー訂正不可能な固定障害が発生すると、制
御記憶部の全てが機能を失ってしまうこととなり、シス
テムダウンにつながってしまうという欠点がある。
御記憶部が演算部の各演算回路に対応する領域により構
成されているので、これら制御記憶部の各領域のうち一
つにでもエラー訂正不可能な固定障害が発生すると、制
御記憶部の全てが機能を失ってしまうこととなり、シス
テムダウンにつながってしまうという欠点がある。
魚朋ヱとｌ煎
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、制御記憶部の各領域のうち一つに固定障
害が発生しても、該障害を回避して処理を継続させるこ
とができるマイクロプログラム制御装置の提供を目的と
する。
されたもので、制御記憶部の各領域のうち一つに固定障
害が発生しても、該障害を回避して処理を継続させるこ
とができるマイクロプログラム制御装置の提供を目的と
する。
几匪二旦羞
本発明によるマイクロプログラム制御装置は、演算回路
および前記演算回路の代替処理可能な演算回路各々のマ
イクロ命令を格納する領域からなる制御記憶を有するマ
イクロプログラム制御装置であって、前記制御記憶にお
ける固定障害を検出する検出手段と、前記検出手段によ
り前記固定障害が検出された固定障害発生領域に対応す
る演算回路のマイクロ命令を他の領域の一つに格納する
手段と、前記的の領域の一つに対応する演算回路のマイ
クロ命令と前記代替処理可能な演算回路のマイクロ命令
とを前記代替処理可能な演算回路に供給する手段とを有
することを特徴とする。
および前記演算回路の代替処理可能な演算回路各々のマ
イクロ命令を格納する領域からなる制御記憶を有するマ
イクロプログラム制御装置であって、前記制御記憶にお
ける固定障害を検出する検出手段と、前記検出手段によ
り前記固定障害が検出された固定障害発生領域に対応す
る演算回路のマイクロ命令を他の領域の一つに格納する
手段と、前記的の領域の一つに対応する演算回路のマイ
クロ命令と前記代替処理可能な演算回路のマイクロ命令
とを前記代替処理可能な演算回路に供給する手段とを有
することを特徴とする。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、演算部（ＥＵ）１は浮動小数点加減算
回路（ＦＬＣ）１１と、乗除算回路（ＭＤＣ）１２と、
１０進可変長データ演算回路（ＶＦＣ）１３と、汎用基
本演算回路（ＢＳＣ）１４との四つの演算回路から構成
されている。
る０図において、演算部（ＥＵ）１は浮動小数点加減算
回路（ＦＬＣ）１１と、乗除算回路（ＭＤＣ）１２と、
１０進可変長データ演算回路（ＶＦＣ）１３と、汎用基
本演算回路（ＢＳＣ）１４との四つの演算回路から構成
されている。
制御記憶部（Ｃ８）２とマイクロ命令レジスタ（Ｃ３Ｒ
）３とは夫々演算部１の構成に対応する浮動小数点加減
算回路用領域（以下ＦＬＣ用領域とする）２１．３１と
、乗除算回路用領域（以下ＭＤＣ用領域とする）２２．
３２と、１０進可変長データ演算回路用領域（以下ＶＦ
Ｃ用領域とする）２３．３３と、汎用基本演算回路用領
域（以下ＢＳＣ用領域とする）２４．３４とによって構
成されている。
）３とは夫々演算部１の構成に対応する浮動小数点加減
算回路用領域（以下ＦＬＣ用領域とする）２１．３１と
、乗除算回路用領域（以下ＭＤＣ用領域とする）２２．
３２と、１０進可変長データ演算回路用領域（以下ＶＦ
Ｃ用領域とする）２３．３３と、汎用基本演算回路用領
域（以下ＢＳＣ用領域とする）２４．３４とによって構
成されている。
マイクロプログラム格納領域４には、制御記憶部２のＰ
ＬＣ用領域２１に固定障害が発生した場合に用いる障害
回避用マイクロプログラム４１と、制御記憶部２のＭＤ
Ｃ用領域２２に固定障害が発生した場合に用いる障害回
避用マイクロプログラム４２と、制御記憶部２のＶＦＣ
ＦＬ用領域に固定障害が発生した場合に用いる障害回避
用マイクロプログラム４３と、制御記憶部２のＢＳＣ用
領域２４に固定障害が発生した場合に用いる障害回避用
マイクロプログラム４４とが格納されている。
ＬＣ用領域２１に固定障害が発生した場合に用いる障害
回避用マイクロプログラム４１と、制御記憶部２のＭＤ
Ｃ用領域２２に固定障害が発生した場合に用いる障害回
避用マイクロプログラム４２と、制御記憶部２のＶＦＣ
ＦＬ用領域に固定障害が発生した場合に用いる障害回避
用マイクロプログラム４３と、制御記憶部２のＢＳＣ用
領域２４に固定障害が発生した場合に用いる障害回避用
マイクロプログラム４４とが格納されている。
障害回避用マイクロプログラム４１は浮動小数点加減算
回路１１の処理および汎用基本演算回路１４の処理を汎
用基本演算回路１４によって実行するようにプログラミ
ングされたものである。
回路１１の処理および汎用基本演算回路１４の処理を汎
用基本演算回路１４によって実行するようにプログラミ
ングされたものである。
障害回避用マイクロプログラム４２は制御記憶部２のＦ
ＬＣ用領域２１に乗除算回路１２用のマイクロ命令を書
込み、浮動小数点加減算回路１１の処理および汎用基本
演算回路１４の処理を汎用基本演算口＃１１４によって
実行するようにプログラミングされたものである。
ＬＣ用領域２１に乗除算回路１２用のマイクロ命令を書
込み、浮動小数点加減算回路１１の処理および汎用基本
演算回路１４の処理を汎用基本演算口＃１１４によって
実行するようにプログラミングされたものである。
障害回避用マイクロプログラム４３は制御記憶部２のＦ
ＬＣ用領域２１に１０進可変長データ演算回路１３用の
マイクロ命令を書込み、浮動小数点加減算回路１１の処
理および汎用基本演算回路１４の処理を汎用基本演算回
路１４によって実行するようにプログラミングされたも
のである。
ＬＣ用領域２１に１０進可変長データ演算回路１３用の
マイクロ命令を書込み、浮動小数点加減算回路１１の処
理および汎用基本演算回路１４の処理を汎用基本演算回
路１４によって実行するようにプログラミングされたも
のである。
障害回避用マイクロプログラム４４は制御記憶部２のＦ
ＬＣ用領域２１に汎用基本演算回路１４用のマイクロ命
令を書込み、浮動小数点加減算回路１１の処理および汎
用基本演算回路１４の処理を汎用基本演算回路１４によ
って実行するようにプログラミングされたものである。
ＬＣ用領域２１に汎用基本演算回路１４用のマイクロ命
令を書込み、浮動小数点加減算回路１１の処理および汎
用基本演算回路１４の処理を汎用基本演算回路１４によ
って実行するようにプログラミングされたものである。
制御記憶部２のＦＬＣ用領域２１、ＭＤＣ用領域２２、
ＶＦＣ用領域２３、ＢＳＣ用領域２４の各領域の固定障
害は障害検出回路５により検出される。
ＶＦＣ用領域２３、ＢＳＣ用領域２４の各領域の固定障
害は障害検出回路５により検出される。
セレクタ回路６は制御記憶部２のＦＬＣ用領域２１、Ｍ
ＤＣ用領域２２、ＶＦＣ用領域２３、ＢＳＣ用領域２４
の各領域の情報を選択してマイクロ命令レジスタ３に送
込む。
ＤＣ用領域２２、ＶＦＣ用領域２３、ＢＳＣ用領域２４
の各領域の情報を選択してマイクロ命令レジスタ３に送
込む。
制御信号生成器７は障害検出回路５からの障害情報によ
りセレクタ回路６の各セレクタ６１〜６４への制御信号
を生成して出力する。
りセレクタ回路６の各セレクタ６１〜６４への制御信号
を生成して出力する。
制御記憶部２のＦＬＣ用領域２１に固定障害が発生した
場合、この固定障害が障害検出回路５で検出されると、
マイクロプログラム格納領域４から障害回避用マイクロ
プログラム４１が制御記憶部２に読込まれる。
場合、この固定障害が障害検出回路５で検出されると、
マイクロプログラム格納領域４から障害回避用マイクロ
プログラム４１が制御記憶部２に読込まれる。
また、障害検出回路５からの障害情報により制御信号生
成器７で生成された制御信号がセレクタ回路６に出力さ
れると、セレクタ回路６のセレクタ６１により制御記憶
部２のＦＬＣ用領域２１からマイクロ命令レジスタ３の
ＦＬＣ用領域３１へのパス（経路）が遮断される。
成器７で生成された制御信号がセレクタ回路６に出力さ
れると、セレクタ回路６のセレクタ６１により制御記憶
部２のＦＬＣ用領域２１からマイクロ命令レジスタ３の
ＦＬＣ用領域３１へのパス（経路）が遮断される。
このとき、制御記憶部２のＢＳＣ用領域２４には浮動小
数点加減算回路１１用のマイクロ命令と汎用基本演算回
路１４用のマイクロ命令とが書込まれるので、これ以降
浮動小数点加減算回路１１の処理および汎用基本演算回
路１４の処理は汎用基本演算回路１４によって実行され
、全ての処理の継続が行われる。
数点加減算回路１１用のマイクロ命令と汎用基本演算回
路１４用のマイクロ命令とが書込まれるので、これ以降
浮動小数点加減算回路１１の処理および汎用基本演算回
路１４の処理は汎用基本演算回路１４によって実行され
、全ての処理の継続が行われる。
制御記憶部２のＭＤＣ用領域２２、ＶＦＣ用領域２３、
ＢＳＣ用領域２４のいずれかに固定障害が発生した場合
、障害検出回路５でＭＤＣ用領域２２に固定障害が検出
されると、マイクロプログラム格納領域４からこの固定
障害が発生したＭＤＣ用領域２２に対応する障害回避用
マイクロプログラム４２が制御記憶部２に読込まれる。
ＢＳＣ用領域２４のいずれかに固定障害が発生した場合
、障害検出回路５でＭＤＣ用領域２２に固定障害が検出
されると、マイクロプログラム格納領域４からこの固定
障害が発生したＭＤＣ用領域２２に対応する障害回避用
マイクロプログラム４２が制御記憶部２に読込まれる。
また、障害検出回路５からの障害情報により制御信号生
成器７で生成された制御信号がセレクタ回路６に出力さ
れると、セレクタ回路６のセレクタ６２により制御記憶
部２のＭＤＣ用領域２２からマイクロ命令レジスタ３の
ＭＤＣ用領域３２へのパスが遮断されるとともに、制御
記憶部２のＦＬＣ用領域２１からＭＤＣ用領域２２に対
応するマイクロ命令レジスタ３のＭＤＣ用領域３２への
パスが接続される。
成器７で生成された制御信号がセレクタ回路６に出力さ
れると、セレクタ回路６のセレクタ６２により制御記憶
部２のＭＤＣ用領域２２からマイクロ命令レジスタ３の
ＭＤＣ用領域３２へのパスが遮断されるとともに、制御
記憶部２のＦＬＣ用領域２１からＭＤＣ用領域２２に対
応するマイクロ命令レジスタ３のＭＤＣ用領域３２への
パスが接続される。
このとき、制御記憶部２のＦＬＣ用領域２１には乗除算
回路１２用のマイクロ命令が書込まれ、ＢＳＣ用領域２
４には浮動小数点加減算回路１１用のマイクロ命令と汎
用基本演算回路１４用のマイクロ命令とが書込まれるの
で、これ以降乗除算回路１２の処理は制御記憶部２のＦ
ＬＣ用領域２１に書込まれた乗除算回路１２用のマイク
ロ命令により実行され、浮動小数点加減算回路１１の処
理および汎用基本演算回路１４の処理は汎用基本演算回
路１４によって実行され、全ての処理の継続が行われる
。
回路１２用のマイクロ命令が書込まれ、ＢＳＣ用領域２
４には浮動小数点加減算回路１１用のマイクロ命令と汎
用基本演算回路１４用のマイクロ命令とが書込まれるの
で、これ以降乗除算回路１２の処理は制御記憶部２のＦ
ＬＣ用領域２１に書込まれた乗除算回路１２用のマイク
ロ命令により実行され、浮動小数点加減算回路１１の処
理および汎用基本演算回路１４の処理は汎用基本演算回
路１４によって実行され、全ての処理の継続が行われる
。
障害検出回路５でＶＦＣ用領域２３に固定障害が検出さ
れると、マイクロプログラム格納領域４から固定障害が
発生したＶＦＣ用領域２３に対応する障害回避用マイク
ロプログラム４３が制御記憶部２に読込まれる。
れると、マイクロプログラム格納領域４から固定障害が
発生したＶＦＣ用領域２３に対応する障害回避用マイク
ロプログラム４３が制御記憶部２に読込まれる。
また、障害検出回路５からの障害情報により制御信号生
成器７で生成された制御信号がセレクタ回路６に出力さ
れると、セレクタ回路６のセレクタ６３により制御記憶
部２のＶＦＣ用領域２３からマイクロ命令レジスタ３の
ＶＦＣ用領域３３へのパスが遮断されるとともに、制御
記憶部２のＦＬＣ用領域２１からＶＦＣ用領域２３に対
応するマイクロ命令レジスタ３のＶＦＣ用領域３３への
パスが接続される。
成器７で生成された制御信号がセレクタ回路６に出力さ
れると、セレクタ回路６のセレクタ６３により制御記憶
部２のＶＦＣ用領域２３からマイクロ命令レジスタ３の
ＶＦＣ用領域３３へのパスが遮断されるとともに、制御
記憶部２のＦＬＣ用領域２１からＶＦＣ用領域２３に対
応するマイクロ命令レジスタ３のＶＦＣ用領域３３への
パスが接続される。
このとき、制御記憶部２のＦＬＣ用領域２１には１０進
可変長データ演算回路１３用のマイクロ命令が書込まれ
、ＢＳＣ用領域２４には浮動小数点加減算回路１１用の
マイクロ命令と汎用基本演算回路１４用のマイクロ命令
とが書込まれるので、これ以降１０進可変長データ演算
回路１３の処理は制御記憶部２のＦＬＣ用領域２１に書
込まれた１０進可変長データ演算回路１３用のマイクロ
命令により実行され、浮動小数点加減算回路１１の処理
および汎用基本演算回路１４の処理は汎用基本演算回路
１４によって実行され、全ての処理の継続が行われる。
可変長データ演算回路１３用のマイクロ命令が書込まれ
、ＢＳＣ用領域２４には浮動小数点加減算回路１１用の
マイクロ命令と汎用基本演算回路１４用のマイクロ命令
とが書込まれるので、これ以降１０進可変長データ演算
回路１３の処理は制御記憶部２のＦＬＣ用領域２１に書
込まれた１０進可変長データ演算回路１３用のマイクロ
命令により実行され、浮動小数点加減算回路１１の処理
および汎用基本演算回路１４の処理は汎用基本演算回路
１４によって実行され、全ての処理の継続が行われる。
障害検出回路５でＢＳＣ用領域２４に固定障害が検出さ
れると、マイクロプログラム格納領域４から固定障害が
発生したＢＳＣ用領域２４に対応する障害回避用マイク
ロプログラム４４が制御記憶部２に読込まれる。
れると、マイクロプログラム格納領域４から固定障害が
発生したＢＳＣ用領域２４に対応する障害回避用マイク
ロプログラム４４が制御記憶部２に読込まれる。
また、障害検出回路５からの障害情報により制御信号生
成器７で生成された制御信号がセレクタ回路６に出力さ
れると、セレクタ回路６のセレクタ６４により制御記憶
部２のＢＳＣ用領域２４からマイクロ命令レジスタ３の
ＢＳＣ用領域３４へのパスが遮断されるとともに、制御
記憶部２のＦＬＣ用領域２１からＢＳＣ用領域２４に対
応するマイクロ命令レジスタ３のＢＳＣ用領域３４への
パスが接続される。
成器７で生成された制御信号がセレクタ回路６に出力さ
れると、セレクタ回路６のセレクタ６４により制御記憶
部２のＢＳＣ用領域２４からマイクロ命令レジスタ３の
ＢＳＣ用領域３４へのパスが遮断されるとともに、制御
記憶部２のＦＬＣ用領域２１からＢＳＣ用領域２４に対
応するマイクロ命令レジスタ３のＢＳＣ用領域３４への
パスが接続される。
このとき、制御記憶部２のＦＬＣ用領域２１には浮動小
数点加減算回路１１用のマイクロ命令と汎用基本演算回
路１４用のマイクロ命令とが書込まれるので、これ以降
浮動小数点加減算回路１１の処理および汎用基本演算回
路１４の処理は汎用基本演算回路１４によって実行され
、全ての処理の継続が行われる。
数点加減算回路１１用のマイクロ命令と汎用基本演算回
路１４用のマイクロ命令とが書込まれるので、これ以降
浮動小数点加減算回路１１の処理および汎用基本演算回
路１４の処理は汎用基本演算回路１４によって実行され
、全ての処理の継続が行われる。
このように、障害検出回路５で制御記憶部２のＭＤＣ用
領域２２、ＶＦＣ用領域２３、ＢＳＣ用領域２４の各領
域のいずれかに固定障害が検出されたとき、制御記憶部
２の障害発生領域にあるべき情報をＦＬＣ用領域２１に
格納し、障害発生領域に対応する演算回路の処理をＦＬ
Ｃ用領域２１に格納された障害発生領域にあるべき情報
で実行し、浮動小数点加減算回路１１の処理および汎用
基本演算回路１４の処理を汎用基本演算回路１４によっ
て実行して全ての処理の継続を行うようにすることによ
って、制御記憶部２の各領域のうち一つに固定障害が発
生しても、該障害を回避して処理を継続させることが可
能となる。
領域２２、ＶＦＣ用領域２３、ＢＳＣ用領域２４の各領
域のいずれかに固定障害が検出されたとき、制御記憶部
２の障害発生領域にあるべき情報をＦＬＣ用領域２１に
格納し、障害発生領域に対応する演算回路の処理をＦＬ
Ｃ用領域２１に格納された障害発生領域にあるべき情報
で実行し、浮動小数点加減算回路１１の処理および汎用
基本演算回路１４の処理を汎用基本演算回路１４によっ
て実行して全ての処理の継続を行うようにすることによ
って、制御記憶部２の各領域のうち一つに固定障害が発
生しても、該障害を回避して処理を継続させることが可
能となる。
尚、本発明の一実施例では制御記憶部２の各領域に固定
障害が発生した場合にＦＬＣ用領域２１を障害発生領域
の代替として用い、浮動小数点加減算回路１１の処理を
汎用基本演算回路１４によって実行しているが、制御記
憶部２の他の領域を代替として利用し、この他の領域に
対応する演算回路の演算を汎用基本演算回路１４によっ
て実行することも可能である。
障害が発生した場合にＦＬＣ用領域２１を障害発生領域
の代替として用い、浮動小数点加減算回路１１の処理を
汎用基本演算回路１４によって実行しているが、制御記
憶部２の他の領域を代替として利用し、この他の領域に
対応する演算回路の演算を汎用基本演算回路１４によっ
て実行することも可能である。
ただし、機能や性能の低下を考えると、ＦＬＣ用領域２
１を障害発生領域の代替として用い、浮動小数点加減算
回路１１の処理を汎用基本演算回路１４によって実行す
ることが最も有効である。
１を障害発生領域の代替として用い、浮動小数点加減算
回路１１の処理を汎用基本演算回路１４によって実行す
ることが最も有効である。
また、演算部１の構成に応じた制御記憶部２の各領域の
ほかに、障害発生時用領域を設けておき、障害発生時に
はその障害発生時用領域を利用する構成をとることら可
能であり、これらに限定されない。
ほかに、障害発生時用領域を設けておき、障害発生時に
はその障害発生時用領域を利用する構成をとることら可
能であり、これらに限定されない。
九肌二皇１
以上説明したように本発明によれば、演算回路および該
演算回路の代替処理可能な演算回路各々のマイクロ命令
を格納する領域からなる制御記憶において固定障害が検
出されたとき、この固定障害が検出された固定障害発生
領域に対応する演算回路のマイクロ命令を他の領域の一
つに格納し、他の領域の一つに対応する演算回路のマイ
クロ命令と代替処理可能な演算回路のマイクロ命令とを
代替処理可能な演算回路に供給してそれらのマイクロ命
令を代替処理可能な演算回路で実行するようにすること
によって、制御記憶部の各領域のうち一つに固定障害が
発生しても、該障害を回避して処理を継続させることが
できるという効果がある。
演算回路の代替処理可能な演算回路各々のマイクロ命令
を格納する領域からなる制御記憶において固定障害が検
出されたとき、この固定障害が検出された固定障害発生
領域に対応する演算回路のマイクロ命令を他の領域の一
つに格納し、他の領域の一つに対応する演算回路のマイ
クロ命令と代替処理可能な演算回路のマイクロ命令とを
代替処理可能な演算回路に供給してそれらのマイクロ命
令を代替処理可能な演算回路で実行するようにすること
によって、制御記憶部の各領域のうち一つに固定障害が
発生しても、該障害を回避して処理を継続させることが
できるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・演算部 ２・・・・・・制御記憶部 ４・・・・・・マイクロプログラム格納領域５・・・・
・・障害検出回路 ６・・・・・・セレクタ回路 １１・・・・・・浮動小数点加減算回路（ＦＬＣ） １２・・・・・・乗除算回路（ＭＤＣ）１３・・・・・
・１０進可変長データ演算回路（ＶＦＣ） １４・・・・・・汎用基本演算回路（ＢＳＣ）２１・・
・・・・浮動小数点加減算回路用領域２２・・・・・・
乗除算回路用領域 ２３・・・・・・１０進可変長データ演算回路用領域 ２４・・・・・・汎用基本演算回路用領域４１〜４４・
・・・・・障害回避用 マイクロプログラム
る。 主要部分の符号の説明 １・・・・・・演算部 ２・・・・・・制御記憶部 ４・・・・・・マイクロプログラム格納領域５・・・・
・・障害検出回路 ６・・・・・・セレクタ回路 １１・・・・・・浮動小数点加減算回路（ＦＬＣ） １２・・・・・・乗除算回路（ＭＤＣ）１３・・・・・
・１０進可変長データ演算回路（ＶＦＣ） １４・・・・・・汎用基本演算回路（ＢＳＣ）２１・・
・・・・浮動小数点加減算回路用領域２２・・・・・・
乗除算回路用領域 ２３・・・・・・１０進可変長データ演算回路用領域 ２４・・・・・・汎用基本演算回路用領域４１〜４４・
・・・・・障害回避用 マイクロプログラム
Claims (1)
- （１）演算回路および前記演算回路の代替処理可能な演
算回路各々のマイクロ命令を格納する領域からなる制御
記憶を有するマイクロプログラム制御装置であって、前
記制御記憶における固定障害を検出する検出手段と、前
記検出手段により前記固定障害が検出された固定障害発
生領域に対応する演算回路のマイクロ命令を他の領域の
一つに格納する手段と、前記他の領域の一つに対応する
演算回路のマイクロ命令と前記代替処理可能な演算回路
のマイクロ命令とを前記代替処理可能な演算回路に供給
する手段とを有することを特徴とするマイクロプログラ
ム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289165A JPH02135539A (ja) | 1988-11-16 | 1988-11-16 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289165A JPH02135539A (ja) | 1988-11-16 | 1988-11-16 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135539A true JPH02135539A (ja) | 1990-05-24 |
Family
ID=17739604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289165A Pending JPH02135539A (ja) | 1988-11-16 | 1988-11-16 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135539A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6830832B2 (en) | 2001-11-09 | 2004-12-14 | Sumitomo Chemical Company, Limited | Polymer compound and polymer light-emitting device using the same |
| JP2012083992A (ja) * | 2010-10-13 | 2012-04-26 | Nec Computertechno Ltd | データ障害処理装置、及びデータ障害処理方法 |
-
1988
- 1988-11-16 JP JP63289165A patent/JPH02135539A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6830832B2 (en) | 2001-11-09 | 2004-12-14 | Sumitomo Chemical Company, Limited | Polymer compound and polymer light-emitting device using the same |
| JP2012083992A (ja) * | 2010-10-13 | 2012-04-26 | Nec Computertechno Ltd | データ障害処理装置、及びデータ障害処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1255008A (en) | Virtual command rollback in a fault tolerant data processing system | |
| US4486834A (en) | Multi-computer system having dual common memory | |
| US5553232A (en) | Automated safestore stack generation and move in a fault tolerant central processor | |
| US5557737A (en) | Automated safestore stack generation and recovery in a fault tolerant central processor | |
| EP0645708B1 (en) | Store "UNDO" for cache store error recovery | |
| JP2770913B2 (ja) | パリティの置換装置及び方法 | |
| KR20050121729A (ko) | 프로그램 제어식 유닛 및 방법 | |
| JPH02135539A (ja) | マイクロプログラム制御装置 | |
| US5210758A (en) | Means and method for detecting and correcting microinstruction errors | |
| US4594710A (en) | Data processing system for preventing machine stoppage due to an error in a copy register | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPS6113626B2 (ja) | ||
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPS621049A (ja) | メモリのアクセス制御方式 | |
| EP0476262B1 (en) | Error handling in a VLSI central processor unit employing a pipelined address and execution module | |
| JPH05120155A (ja) | マイクロプログラム制御装置 | |
| JPS5866102A (ja) | シ−ケンス制御装置 | |
| JPH0394339A (ja) | 信号処理装置およびその故障診断方法 | |
| JPS59172044A (ja) | 命令制御方式 | |
| JPH08110877A (ja) | Ｒｏｍ内容のコピー方式 | |
| AU669410B2 (en) | Error recovery mechanism for software visible registers in computer systems | |
| JPS58199499A (ja) | デ−タ処理装置 | |
| JPH09305423A (ja) | 演算処理装置 | |
| JPH0135369B2 (ja) | ||
| JPH0713792A (ja) | ホットスタンバイシステムにおけるエラー制御方式 |