JPH02135508A - 定電圧電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （り産業上の利用分野 本発明は、定電圧電源回路に関するもので、特に出力ト
ランジスタとしてＰＮＰ型のトランジスタを用いた低損
失型の定電圧電源回路に関する。

（ロ）従来の技術 定電圧電源回路の出力トランジスタとしてＮＰＮ型のト
ランジスタを用いると、そのベース・エミッタ間電圧に
応じて電力損失が大になるという問題がある。その為、
低損失型の定電圧電源回路を作成する場合は、通常出力
トランジスタとしてＰＮＰ型のトランジスタが用いられ
る。

しかして、低損失型の定電圧電源回路としては、例えば
第２図に示す如きものがある。第２図において、（１）
は起動回路、（２）は基準電圧発生回路、（３）は定電
流源、（４）は誤差増幅回路である。

なお誤差増幅回路（４）はＰＮＰトランジスタ（５）。

（６）とＮＰＮトランジスタ（７）　、　（８）及び抵
抗（９）によって構成されている。また（１０）は誤差
増幅回路（４）の出力により制御されるＮＰＮ型の出力
トランジスタ駆動用トランジスタ、（１３）はＰＮＰ型
の出力トランジスタ、（１１）は出力トランジスタ（１
３）のバイアス設定用抵抗、（１２）はベース電流制限
抵抗であり、（１４）と（１５）は出力電圧設定用の抵
抗である。

なお（１６）は入力端子であり、例えば６Ｖ程度の電圧
が入力される。（１７）は出力端子であり、例えば５，
２Ｖ程度の電圧が出力される。　（１８）は接地電源で
ある。

次に第２図の従来例回路の動作について説明する。入力
端子（１６）に電源電圧（例えば６Ｖ）が印加諮れると
、まず起動回路（１）が動作する０次いで基準電圧発生
回路（２）が動作して誤差増幅回路（４）に所定の基準
電圧（例えば１．２Ｖ）が印加される。これによりＮＰ
Ｎトランジスタ（７）がオンするので、ＰＮＰトランジ
スタ（５）に電流が流れる。従って前記ＰＮＰ　トラン
ジスタ（５）と電流ミラー関係に接続されたＰＮＰトラ
ンジスタ（６）にもベース電流が流れて該トランジスタ
がオンし、駆動用トランジスタ（１０）を介して接地電
源（１８）に電流が流れる。これにより抵抗（１１）の
両端に電圧降下が生じて出力トランジスタ（１３）がオ
ンし、出力電圧設定用抵抗（１４）　、　（１５）にも
電流が生じる。

そして抵抗（１４）　、　（ｔｓ）で分圧された重圧が
ＮＰＮトランジスタ（８）のベースに印加され、そのベ
ース電圧がＮＰＮ　）ランジスタ（７）のベース電圧よ
り低いときには、誤差増幅回路（４）の出力は所定の重
圧値より高くなるので、駆動用トランジスタ（ｌＯ）及
び出力トランジスタ（１３）に流れる電流は増加する。

このため、抵抗（１４）　、　（１５）による分割電圧
、すなわちトランジスタ（８）のベースＷＥＥは上昇し
、トランジスタ（７）のベース電圧に近づく。

一方、抵抗（１４）　、　（１５）の分割電圧、すなわ
ちトランジスタ（８）のベース電圧がトランジスタ（７
）のベース電圧より高くなるとき、駆動用トランジスタ
（１０）のベース電圧が相対的に低下し、トランジスタ
（１０）及び出力トランジスタ（１３）に流れる電流は
減少する。このため、トランジスタ（８）のベース電圧
は下降し、やはりトランジスタ（７〉のベース電圧に近
づく、このようにして、電源投入後一定時間が経過する
と、トランジスタ（８）のベース重圧がトランジスタ（
７）のベース重圧（基準電圧）に等しくなり、この結果
、出力端子（１７）からは所定の電圧（例えば５．２Ｖ
）が発生する。

第２図の回路においては、入出力端子間の電位差を、出
力トランジスタ（１３）のコレクタ・エミッタ間飽和電
圧まで低下させることが出来る為、低損失の定電圧電源
回路となる。

（ハ）発明が解決しようとする課題 ところで、電源電圧が入力端子（１６）に印加されて、
起動回路（１）が動作し、基準電圧発生回路（２）から
所定の基準重圧がトランジスタ（７）のベースに印加さ
れても、トランジスタ（８）のベース電圧が直ちに該基
準電圧に達しない。従って、起動直後においては、トラ
ンジスタ（８）がオフしており、トランジスタ（６）を
介して流れる電流のほぼ全部が駆動用トランジスタ（１
０）のベース電流として使用される。このため駆動用ト
ランジスタ（１０）のフレフタ電流が増加して出力トラ
ンジスタ（１３）をオーバードライブする。この結果、
出力トランジスタ（１３）に流れる電流が急激に増加し
て消費電力が増加する。

このように、従来例回路によれば起動時から定常状態に
達するまでの間、消費電力が大きくなるという問題があ
る。

また、入力端子（１６）に印加される入力電圧ＶＩＮが
、所定の電圧よりも低い場合には、トランジスタ（７）
のベースに基準電圧が与えられてもトランジスタ（８）
のベース電圧は該基準電圧の値に達することができず、
このため出力トランジスタ（１３）に大電流が流れ続け
、最悪の場合、素子が破壊することもある。

特に入力端子（１６）に印加される入力電圧ＶＩＮの電
源として乾電池を用いるとき、使用によって乾電池の出
力重圧が徐々に低下するが、該出力重圧が低下すればす
るほど電力消費が加速されるので、乾電池の寿命が急速
に短くなるとともに、大電流が流れることによって半導
体回路素子の劣化を招く。

そこでベース電流制限抵抗り１２）を設けて大きなベー
スを流が流れるのを防止し、消費電力の増大を抑制して
いる。しかし、該抵抗（１２）の抵抗値が大きいとベー
ス電流を減らすことはできるが、該抵抗（１２〉の電圧
降下が大きくなり、所望の出力トランジスタ（１３）の
出力特性を得るためには、より高い入力電圧ＶＩＮを必
要とし、低損失型定電圧電源回路としての特長を失うこ
とになる。そこで、一般には該抵抗（１２）の抵抗値を
数１０〜数１００Ω程度に設定しているが、この程度で
はベース１流の制限が十分でなく、やはり消費電力が大
きいという問題がある。

本発明はかかる従来の問題に鑑みて創作されたものであ
り、低損失型としての特長を保持しつつ、起動時の消費
電力の低減化を可能とする低損失型定電圧電源回路の提
供を目的とする。

り二）課題を解決するための手段 本発明の定電圧電源回路は、基準電圧と出力電圧とを比
較する差動増幅回路と、該差動増幅回路のコレクタ負荷
として配置される［流ミラー回路と、前記差動増幅回路
の出力がベースに印加される駆動トランジスタと、該駆
動トランジスタにより駆動される出力トランジスタと、
起動時に前記駆動トランジスタの飽和を防止する手段と
を有することを特徴とする。

（ホ）作用 を源が投入された起動時においては、出力トランジスタ
の出力は未だ十分に立上るに至っていない。すなわち、
この時点では基準電圧と出力トランジスタの出力との差
が大きいので、誤差増幅回路は次段の駆動用トランジス
タを深くオンさせて大きなコレクタを流を流そうとする
。駆動用トランジスタのコレクタ電流は出力トランジス
タのベースを流でもあるから、出力トランジスタも深く
オンしようとする。

しかし、本発明に依れば、駆動用トランジスタが飽和す
るのを防止する為の手段が設けられているので、前記駆
動用トランジスタが深くオンすることは無く、そのコレ
クタ電流が過度に犬とならないので、起動時の消費電力
の増大等を防止し得る。

（へ）実施例 第１図を参照しながら本発明の実施例について説明する
。第１図は本発明の実施例に係る低損失型定電圧電源回
路の構成図であり、（１９）は起動回路、（２０）は基
準重圧発生回路、（２１）は定′Ｗｔ流源である。（２
２）は基準電圧発生回路（２０）の出力と後述する抵抗
（３１）　、　（３２）の分割電圧出力Ａとを比較する
差動増幅回路から成る誤差増幅回路である。該誤差増幅
回路（２２）は、負荷としてのカレントミラー回路を構
成するＰＮＰトランジスタ（２３）とく２４）、基準電
圧発生回路（２０）の出力をベース入力とするＮＰＮ　
ｔ−ランジスタ（２５）、抵抗分割電圧出力Ａをベース
入力とするＮＰＮ　トランジスタ（２６）及び共通エミ
ッタ抵抗（２７）によって構成されている。なおＰＮＰ
　トランジスタ（２３〉のベースとコレクタとは短絡さ
れてダイオード接続と成されている。（２８）はベース
が誤差増幅回路（２２）の出力に接続され、エミッタが
接地電源（３６）に接続され、コレクタが出力トランジ
スタ（３０）のバイアス抵抗（２９）に接続された出力
トランジスタ駆動用のＮＰＮトランジスタである。　（
３０）は出力トランジスタで、ベースがバイアス抵抗〈
２９）を介して入力端子（３４）（Ｖ　＋　、ｌ）に接
続され、エミッタが入力端子（３４）に接続され、コレ
クタが出力端子（３５）（ｖ　ｏｕｔ）に接続されてい
る。（３１）と（３２）は出力電圧設定用の抵抗であり
、抵抗分割電圧出力Ａはトランジスタ（２６）のベース
に印加している。（３３）は起動電流低減用のＰＮＰト
ランジスタであり、ベースが出力トランジスタフ３０）
のベースに接続され、エミッタが出力端子（３５）に接
続され、コレクタが誤差増幅回路（２２）のカレントミ
ラー回路を構成するＰＮＰトランジスタ（２３）　、　
（２４）のベースに接続されている。

次に本発明の実施例回路の動作について説明する。入力
端子（３４）に正の電源電圧（例えばＶ　ＩＮ＝６Ｖ）
が印加されると、起動回路（１９）は基準電圧発生回路
〈２０）を作動させ、所定の基準電圧（例えば１．２Ｖ
）を出力させる。これにより、トランジスタ（２５）の
ベースに基準電圧が印加されて該トランジスタ（２５）
がオンし、トランジスタ（２３）に電流が流れる。これ
によりトランジスタ（２４）にも同量の電流が流れるこ
とになる。ところで、この時点では抵抗分割電圧出力Ａ
の電圧レベルは接地レベルに留まっているので、トラン
ジスタ（２６）はオフしており、従ってトランジスタ（
２４）に流れる電流のほぼすべてがトランジスタフ２８
）のベース電流として使用される。このため、トランジ
スタ（２８）のコレクタ電圧はほぼ接地電位レベルまで
下がるので、出力トランジスタ（３０）に大量のベース
電流が流れ込むことになる。

しかし、出力トランジスタ（３０）がオンすると同時に
出力端子（３５）の電圧レベル（出力トランジスタのコ
レクタ電圧でもある。）は入力端子の電圧にほぼ等しい
値まで上昇するので、トランジスタ（３３）がオンして
コレクタ電流が流れる。この電流は誤差増幅回路（２２
）のＮＰＮ　トランジスタ（２５）のベースに流入し、
抵抗（２７、）を介して接地電源に流れ込む、ところで
、トランジスタ（２５）を流れる電流は基準電圧により
一定値に設定されているので、トランジスタ（３３）側
から流れ込んだ電流だけ、トランジスタ（２３）を介し
てトランジスタ（２５）に流れ込む電流が減少する。す
なわち、トランジスタ（２３）のベース電流が減少する
ことになるので、同様にトランジスタ（２４）のベース
電流も減少し、そのコレクタ電流も減少する。このため
トランジスタ（２８）のベースに流れ込む電流も少なく
なり、トランジスタ（２８）のコレクタ電位、すなち出
力トランジスタ（３０）のベース電圧が急激に低下する
ことを防止できる。そして抵抗（３１）　、　（３２）
による抵抗分割電圧出力Ａが基準電圧に達すると、出力
（３５）の出力電圧も安定しく例えば５．２Ｖ）、定常
状態に至る。

ところで定常状態においては、出力トランジスタ（３３
）のベース・エミッタ間は逆バイアスとなって非動作状
態となる。いま、出力トランジスタ（３０）ベース・エ
ミッタ間電圧をＶａｔ（３０）、コレクタ・エミッタ間
電圧をＶｃｗ（３０）と表わし、トランジスタ（３３）
のベース・エミッタ間電圧をｖ１１２（３３）と表わす
と、Ｖａｔ（３３）＝　’／＋ｔ（３０）　　Ｖｃｔ（
３０）テ表わされる。従って、出力トランジスタ（３０
）が非飽和状態、すなわち出力電圧が安定したとき、ト
ランジスタ（３３）のベース・エミッタ間は逆バイアス
となって非動作状態になるので、定電圧出力機能が損わ
れることはない。

次に入力電源電圧が所定の電圧よりも低くなった場合に
ついての、従来例回路と本発明の実施例回路の消費電力
を比較して説明する。第３図は従来例回路の入力を源電
圧ＶＩＮと電源電流ＩＣＣとの関係を示す実験による特
性図であり、第４図は本発明の実施例回路の入力電源電
圧ＶＩＮと電源電流Ｉｃｅとの関係を示す実験による特
性図である。パラメータ１．は出力電流であり、■、＝
０とＩ、７２２５０ｍＡの場合を示している。

このように本発明の実施例回路によれば、入力型Ｒ電圧
■、が３〜５Ｖと小さい場合にも電源電流ＩＣＣを６０
ｍＡ以下に抑えることができる。

方、従来例回路によれば、ｌ０＝０のときには３３０ｍ
Ａ程度にも達する。従って、従来例回路の場合、入力電
源電圧が低いときには、大電流が流れて無駄な消費電力
が増加するだけでなく、素子の劣化を招き、また大電流
が流れ続けると破壊に至ることがあるが、本発明の実施
例回路ではそのようなことはない。更にｖ１Ｎ電源とし
て乾電池を使用している場合、徐々に乾電池の出力電圧
も下がってくるが、従来例回路によれば該出力電圧が下
がれば下がるほど消費電力が急激に増加して、乾電池の
寿命が短くなるが、本発明の実施例回路によれば乾電池
の寿命も延ばすことが可能となる。

（ト）発明の効果 以上説明したように、本発明によれば起動時に出力トラ
ンジスタのベース電流の急激な増加を抑えて消費電力の
低減化とともに、定常状態では安定した定電圧を出力す
ることができる。

また入力電源電圧が小さいとき、起動時と同様に出力ト
ランジスタのベース電流が増加するが、本発明によれば
これも解決することができる。特に入力電源として乾電
池を使用する場合には乾電池の長寿命化を図ることがで
きる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来の定電圧電源回路を示す回路図、第３図は第２図のＩ
ＣＣ’−ＶＩＮ特性を示す特性図、及び第４図は第１図
のＩ　ＣＣｖ＋Ｎ特性を示す特性図である。 （２０）・・・基準電圧発生回路、　（２２）・・・誤
差増幅回路、　＜２８）・・・駆動トランジスタ、　（
３０）・・・出力トランジスタ、　（３３）・・・起動
電流低減用トランジスタ、　（３４）・・・入力端子、
　（３５）・・・出力端子。 第２図

Claims (3)

【特許請求の範囲】
1. （１）エミッタが共通接続された一対のトランジスタを
   含み、一方のトランジスタのベースに印加される基準電
   圧と他方のベースに印加される出力電圧とを比較する差
   動増幅回路と、 該差動増幅回路のコレクタ負荷として配置される電流ミ
   ラー回路と、 前記差動増幅回路の出力がベースに印加される駆動トラ
   ンジスタと、 該駆動トランジスタにより駆動される出力トランジスタ
   と、 起動時に前記駆動トランジスタの飽和を防止する手段と を備えることを特徴とする定電圧電源回路。
2. （２）前記出力トランジスタは、エミッタが非安定化電
   源端子に、コレクタが出力端子に、ベースが前記駆動ト
   ランジスタのコレクタにそれぞれ接続されたＰＮＰ型の
   トランジスタであることを特徴とする請求項第１項記載
   の定電圧電源回路。
3. （３）前記飽和を防止する手段は、エミッタが前記出力
   端子に、ベースが前記出力トランジスタのベースに、コ
   レクタが前記一方のトランジスタのコレクタに接続され
   たＰＮＰ型のトランジスタから成り、起動時に前記ＰＮ
   Ｐ型のトランジスタをオンさせて前記駆動トランジスタ
   の飽和を防止する様にしたことを特徴とする請求項第２
   項記載の定電圧電源回路。