JPH02132967A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力画像に変倍を施して出力画像を｛↓｝る画
像処理装置において、変倍率に応じて異なるフィルタ処
理を施すものである。

〔従来の技術〕

従来、倍率が変わっても同じサイズのフィルタを掛けて
エッジ強調を行っていた。

〔発明が解決しようとしている課題〕

しかしながら、上記従来例では倍率にかかわらず同じサ
イズのフィルタを掛けていた。そのため、１．エッジ強
調を掛けた後、拡大処理をした時はエッジ部が必要以上
に太くなってしまい、２．拡大処理をした後、エツシ強
調を掛けた時はエッソ強調が掛かりに《い、 という欠＋４ｉ、があった。

〔課題を解決するための手段及び作用〕本発明によれば
複数のフィルタのサイズ及び係数を有し、それを切り換
えるセレクト手段及び前記セレクト手段にＣＰＵより、
変倍率の情報を与えることにより変倍率に応じフィルタ
の種類（サイズ，係数）を変える様にしたものである。

〔実施例〕

第１図は本発明の概略を示す図である。

第１−１図に示す文字“Ｔ”の○部を抽出したものが第
１−２図（ａ−１）である。これをそれぞれＸ方向に２
００％拡大、３００％拡大したものが第１−２図（ｂ−
１），　　（ｃ−１）である。そして、それぞれ（第１
−２図（ａ−１），　　（ｂ−１），　　（ｃ−１））
に対して第１−３図に示すフィルタを掛けてエッジ強調
を行った結果が第１−２図（ａ−２）　（ｂ−２）（ｂ
−３）　（ｃ−２）　（ｃ−３）である。

第１−２図（ａ−２）の画素Ａ−Ｃに対応するのが第１
−２図（ｂ−２）　（ｂ−３），　　（ｃ−２）　（ｃ
−３）のＡ−Ｃである。

従来の様に変倍率にかかわらず同じサイズでフィルタを
掛けると不必要な所、例えばＢにおいて強調がかかって
いたが、倍率に応じて第１−２図（ｂ−３）　（ｃ−３
）に示すごとくサイズをかえてやることにより、変倍率
にかかわらず高い画質を保った出力画像を得ることがで
きる。

第２図は本実施例のブロック図である。

第２図において、１００は原稿の情報に基づき光電変換
、Ａ／Ｄ変換等を行い画像データを出力する画像入力装
置、１０１は種々の処理を行う画像処理部、１０２は複
数のフィルタ回路を有するエツ７強調回路、１０７はＣ
ＰＵ１１０５はプログラム等が入っテイるＲＯＭ，１０
６はＲＡＭ，１０４は動作モード等をオペレータが入力
する操作部、１０３はＩ／Ｏポート、ｌＯ８はＣＰＵバ
ス、１１０は出力装置である。

上記構成において、操作部１０４より入力された変倍情
報は、Ｉ／Ｏポー１−１０３を介し、エッジ強調回路＋
０２に取り込まれる。この情報に基づきエッジ強調が掛
けられ、その出力１０９を出力装置１１０に出力する。

第３−１図は画像処理部１０１の主走査方向の変倍に関
する回路に関する図である。なお、副走査方向の変倍は
原稿の反射光を得るための蛍光灯の走査速度を制御する
ことにより行っている。

第３−１図において画像処理部１０１は変倍率に応じて
夕ロック（　Ｖ　Ｃ　Ｋ　）との間引きを行う分周器３
００，３０１、書込みアドレスカウンタ３０５、読出し
アドレスカウンタ３０６、水平同期信号Ｈ　Ｓ　Ｙ　Ｎ
　Ｃよりアドレスカウンタ３０５，３０６のクリア信号
を得るためのインバータ３２１，ＣＰＵｌ０７の情報に
より３０９がＯの時３１０と３１２，　３１１と３１３
、３０９が１の時３１０と３１３，　　３１１と３１２
をつなげるエクスチェンジャ３０８、ラインメモリの働
きをし、１ラインごとに書込み、読出しが切り換わるメ
モリ３１４、メモリ３１５、メモリのデータ３１６か３
１７のどちらかをＣＰＵ１０７の情報により３１８にて
切り換え３２０より出力するセレクタ３１８より構成さ
れる。

次に主走査方向の拡大、縮小の説明を行う。

縮小する場合は書込みアドレスカウンタ３０５に入力す
る書込みクロツクＣＬＫ１を分周器３００により間引き
することにより行っている。例えば縮小率が５０％の時
、第３−２図（ｂ）に示すごとく、書込みクロツクＣＬ
ＫＩをビデオクロツクＶＣＫに対して２つに１つ間引き
、読出しクロツクＣ　Ｌ　Ｋ　２をＶ　Ｃ　Ｋになる様
にＣＰＵｌ０７より制御する。拡大する場合は、縮小す
る時と逆に読出しアドレスカウンタ３０６に入力する読
出しクロツクＣ　Ｌ　Ｋ　２を分周器３０１により間引
くことにより行っている。例えば拡大率が２００％の時
第３−２図（Ｃ）に示すごとく、読出しクロツクＣＬＫ
２をビデオクロツクＶ　Ｃ　Ｋに対して２つに１つ間引
き、書込みクロツクＣＬＫＩをＶＣＫになる様にＣＰＵ
１０７より制御する。

第４図はエッジ強調回路１０２の回路図である。具体的
には第５図に示すフィルタを実現している。

第４−１図はラインの選択を行う回路である。

第４−１図の回路はラインの遅延を行うＦＩＦＯ４００
〜４０５、水平同期信号より、ライトアドレス、リード
アドレスのリセット信号を作るためのインバーク４０６
、セレクタ４０８，４０９より構成される。第４−１図
において■〜■は第５図の■〜■に対応している。つま
り、注目ライン■を除いた６ラインより、ＣＰＵ１０７
の情報により２ラインを選択している。具体的にはセレ
クタ４０８，４０９で行われる。

セレクト信号Ｓ４１０が００の時は■と■が、０１の時
は■と■が、１０の時は■と■がそれぞれ選択される。

第４−２図は第５図に示すフィルタのａ，　ｂ，　ｃ，
ｄ，　　ｅに対応するデータの抽出を行う部分である。

ここで第５図左側はフィルタのマトリクス、右側はマト
リクスの具体例である。

第４−２図はデータの遅延を行うＤフリップフロツプ４
１４〜４１７，　　４１９，　　４２１，　　４２３，
　　４２５，４２７〜４２９，　４３１〜４３４、セレ
クタ４３０，　４３６より構成される。ａのデータは４
１８、ｅのデータは４３５てあり、又ｂのデータはセレ
クタ４３０、ｄのデータはセレクタ４３６にて選択され
る。セレクト信号４６４がＯＯの時はＡ，０１の時はＢ
，１０の時はＣがそれぞれ選択される。

第，４−３図は選択されたデータに基づいて第５図に示
すフィルタの演算を行う回路である。第４−３図の回路
は加算器４３９，　４４０，　４４４，　４４７、Ｄフ
リップフロツプ４４１，４４２，４４３，４４５，４４
９，４４８，４５０，２ヒットシフトにより４を掛ける
演算を行う乗算器４６５、インバートして１を加える２
つの補数回路４４６より構成される。

４３９　〜４４２，　４４４　〜４４６にて第５図に示
すａ＋ｂ＋ｄ十ｅの演算が行われ、４４３，４４９，４
６５にてＣの演算が行われる。それぞれの演算結果が４
６６，４６７である。これらは加算器４４７にて加算さ
れる。

以上の過程によりフィルタを掛けた結果が求まる。

第４−４図はフィルタ演算結果に係数（α１〜α４；こ
れは第５図のαに当たる）を掛け、その結果に注目画素
データを加えてエッジ強調データを求める回路である。

第４−４図の回路は、乗算器４５５、コンパレータ４５
７、ＡＮＤケート４５８、Ｄフリツプフロツブｌ１　５
　９　，４６０，．１６１，４６３、係数設定レシスタ
及び係数決定セレクタ４５４より構成される。フィルタ
演算結果４５１に対してＣＰＵ１０７より設定された係
数α１〜α４の内適当なものが選択されて乗算器４５５
にて２つの乗算をｉテう。その結果４６８がＣＰＵ１０
７より設定されたスレソヨールド値４５６に比べて小さ
い時は、コンパレータ４５７の出力が０に大きい時はｌ
となり、４６８とＡＮＤをとる。ここでノイズカットを
行っている。その結果と注目画素データを加算器４６２
にて加算し、エッシ強調を行うためのデータが作成され
る。

この実施例ではフィルタのサイズのみならず係数も可変
である。これもサイズと組み合わせて、変倍率に応じて
制御することにより、より高い画質を保った出力画像を
変倍率にかがわらず得ることができる。

第６図は変倍率に応じてフィルタのサイズを変える制御
のアルゴリズムに関する図である。

Ｓ１にて操作部１０・１より、主走査方向の変倍率Ｘ及
び副走査方向の変倍率ｙを入力する。以下ｓ２〜Ｓ９に
てＸ，ｙに基づき主走査方向及び副走査方向のフィルタ
のサイズを決定する。主走査方向は８２〜Ｓ５で決定す
る。具体的には変倍率が２００％より小であればセレク
タ４３０，　４３６のセレクト信号８４６４をＯＯに設
定、２００％・〜３００％であればセレクタ４３０４３
６のセレクト信号Ｓ　＝１　６　４をＯｌに設定、３　
０　０　２６以上であればセレクタ４３０，　４３６の
セレクト信号８４６７↓を１０に設定する。副走査方向
は８６〜Ｓ９で決定する。具体的には変倍率が２００％
より小であ．ｔ′１ば、セレクタ４０８，４０９のセレ
クト信号Ｓ４１０をＩＯに設定、２００％〜３００％以
一ヒであればセレクタ４０８，４０９のセレクト信号Ｓ
１０を０１に設定、３００％以上であればセレクタ４０
８，　４０９のセレクト信号Ｓ４１０を００に設定する
。

これらの設定後、全ての画像データに対しエッジ強調を
かけ、出力装置１１０に演算結果を転送する。また、サ
イズとあわせて係数に関しても変倍率に応じて制御すれ
ばより高い画像が保つことができる。

ｋ衡漕」 この実施例はデシタルカラー複写装置にて２つの画像を
合成（はめ込み合成モート）において、異なる倍率の画
像に対して、それぞれ異なるサイズのエッジ強調フィル
タを１卦け出力するものてある。

第７図にはめ込み合成の例を示す。はめ込み合成とは（
ａ）に示す様に２つの入力画像Ａ，　Ｈの１つである八
の１］］１］内にＢ内のＺを等倍又は変倍して移動させ
、Ｃの様な出力画像を得るものである。具体例としては
（ｂ）に示す様にモノクロ原稿とカラー原稿があった時
、モノクロ原稿の：：内にカラー原稿のＺ内の人をはめ
込んだ出力を得るものである。

ビットマップメモリを持たずに実現するため、黒現像で
モノクロ原稿の画像を再現、シアン、マゼンタ、イエロ
ー現像でカラー原稿の画像を再現している。

第８図は実施例２のブロック図である。

本実施例はカラー原稿の情報に基づき光電変換、Ａ　／
　Ｄ変換等を行い色分解データ（Ｒ，　Ｇ，　Ｂ）を出
力する画像入力装置８００、マスキング、ＵＣＲ、輝度
濃度変換、移動、変倍等種々の処理を行う画像処理部８
０１、複数のフィルタ回路を有するエッジ強調回路１０
２、はめ込み合成の際必要な領域（具体的には第７図（
ａ）Ａの：］′．′．１及びＢＤ）等の信号を発竺する
領域発生回路８．１２、Ｃ　Ｉ’　Ｕ　８　０　７、プ
ログラム等が入っているＲＯＭ８０５、Ｒ　Ａ　Ｍ８　
０　６、動作モード等をオペレータが入力する操作部８
０４、Ｉ／Ｏポート８０３、ンリアルＩ／Ｆ８１４、領
域等を入力するデジタイザ８１５、ＣＰＵバス８０８よ
り構成される。

さてはめ込み合成は、例えば第７図（ａ）Ｚの画像を；
ｉの画像にはめ込むものであるから、Ａの］二１部をマ
スキング、さらにＢの形をトリミングしてさらに移動処
理と変倍処理をすることにより行われる。そこで以下、
移動処理、変倍処理の説明を行う。

第９図は、領域発生回路８１３の説明の為の図である。

領域とは、例えば第９図（ｅ）の斜線部の様な部分をさ
し、これは副走査方向Ａ−＋Ｂの区間に、毎ラインごと
に第９図（ｅ）のタイミングチャートＡＲＥＡの様な信
号で他の領域と区別される。各項域は第８図のデンタイ
ザ８１５で指定される。第９図（ａ）〜（ｄ）は、この
領域信号の発生位置，区間長，区間の数がＣＰＵ８０７
によりプログラマブルに、しかも多数得られる構成を示
している。本構成に於いては、１本の領域信号はＣＰＵ
アクセス可能なＲＡＭの１ビットにより生成され、例え
ばｎ本の領域信号ＡＲＥＡＯ〜ＡＲ　Ｅ　Ａ　ｎを得る
為に、ｎビット構成のＲＡＭを２つ有している（第９図
（ｄ）　９００，９２０）。いま、第９図（ｂ）の様な
領域信号ＡＲＥＡＯ，及びＡＲＥＡｎを得るとすると、
Ｒ　．’ｌ．　ＬｉのアドレスＸｌ＋　Ｘ３のビットＯ
に“１”を立て、残りのアドレスのビット０は全て“０
”にする。一方、ＲＡＭのアドレス１＋　　ｘｉ　＋　
　ｘ２　＋　　Ｘ４に“１″をたてて、他のアドレスの
ビットｎは全て“０”にする。１４ＳＹＮＣを基準とし
て一定クロックに同期して、Ｒ　Ａ　Ｍのデータを順次
シーケンンヤルに読み出していくと例えば、第９図（Ｃ
）の様に、アドレスＸ１とＸ３の点でデータ“１”が読
み出される。この読み出されたデータは、第９図（ｄ）
　１４８−０　〜１４８−ｎのＪ−Ｋフリツプフロツプ
のＪ，　Ｋ両端子に入っているので、出力はトグル動作
、即ちＲＡＭより“１゛′が読み出されＣＬＫが′入力
されると、出力“Ｏ”→“ビ，“１”一“Ｏ“に変化し
て、ＡＲＥＡＯの様な区間信号、従って領域信号が発生
される。また、全アドレスにわたってデーター“Ｏ”と
すると、領域区間は発生ぜず領域の設定は行われない。

第９図（ｄ）は本回路構成であり、９００，９２０は前
述したＲ　Ａ　Ｍである。これは、領域区間を高速に切
りがえるために例えば、Ｒ　Ａ　Ｍ　Ａ　９　０　０よ
りデータを毎ラインごとに読み出しを行っている間にＲ
ＡＭＢ１３７に対し、ＣＰＵ８０７より異なった領域設
定の為のメモリ吉き込み動作を行う様にして、交互に区
間発生と、ＣＰＵからのメモリ書き込みを切りかえる。

従って、第９図（ｆ）の斜線領域を指定した場合、Ａ−
Ｂ→Ａ→Ｂ−Ａの様にＲ　Ａ　Ｍ　ＡとＲ　Ａ　Ｍ　Ｂ
が切りかえられ、これは第９図（ｄ）ｉ．ｍおイテ、（
Ｃ３，Ｃ４，Ｃ５）（０，　　１．　０）とすれば、Ｖ
　Ｃ　Ｋでカウントされるカウンタ出力がアドレスとし
て、セレクタ９０１を通してＲＡＭＡ９００に与えられ
（Ａａ）、ゲート９０２開、ゲート９Ｊ４閉となッテＲ
　Ａ　Ｍ　．Ａ　９　０　０から読ミ出され、全ビット
幅、ｎビットがＪ−Ｋフリップフロツブ９０７−０〜９
０７−ｎに入力され、設定された値に応じてＡ　Ｒ　Ｅ
　．Ａ　Ｏ〜ＡＲＥＡｎの区間信号が発生される。Ｂへ
のＣＰＵからの書込みは、この間アドレスバスｔＸ　　
Ｂ　ｕ　Ｓ　％データパスＤ−Ｂｕｓ及び、アクセス信
号Ｒ　／　Ｗにより行う。逆にＲＡＭＢ９２０に設定さ
れたデータに基づいて区間信号を発生させる場合（Ｃ３
，Ｃ４，Ｃ５）＝　（１，０．１）とする事で、同じ様
に行え、ＣＰＵからのＲ　Ａ　Ｍ　Ａ　９　２　０への
データ書き込みが行える。

第１０図は変倍及び移動の説明図である。

第ｌＯ図（ａ）　１８０，　　１８１はそれぞれに主走
査方向、１ライン分例えば１　６　ｐ　ｅ　ｌ　／　ｍ
　ｍ　，　Ａ　４長手方向巾２９７ｍｍで１６Ｘ２９７
＝４７５２画素分の容量を有するＦｉＦｏメモリであり
、第１０図（ｂ）の様にＡ　Ｗ　Ｅ訊［一″Ｌｏ”の間
メモリへのライト動作、ＡＲＥ，ＢＲＥ二“Ｌｏ”の区
間読み出し動作を行い、ＡＲＥ“Ｈｉ”の時Ａの出力、
『１−“Ｈｉ”の時Ｂの出力がハイインピーダンス状態
となるのでそれぞれの出力は、ワイヤーＦＯＲがとられ
、Ｄｏｕｔ６２７として出力される。ＦｉＦｏＡ，Ｆｉ
ＦｏＢＩＯ００，１００１は、それぞれ内部にＷＣＫ，
ＲＣＫ　（クロツク）で動作するライトアドレスカウン
タリードアドレスカウンタ（第１０図（ｃ）により内部
のポインターが進む様になっているので、通常一般的に
行われル様ニ、ＷＣＩ（にシステム内のビデオデータ転
送クロツクＶＣＫ９１２をレートマルチプライヤ−１０
０６で間引いたＣＬＫを与え、ＲＣＫにＶＣＫ９１２を
間引かないＣＬＫを与えると、本回路への入力データは
出力時に縮小され、その逆を与えると拡大される事は周
知であり、ＦｉＦｏＡ，　　Ｂはそのリード，ライト動
作が交互に行われる。更にＦｉＦｏメモリ１０００．１
００１内のＷアドレスカウンタ１０１２，Ｒアドレスカ
ウンタ１０１３は、イネーブル信号（ＷＥ，　　ＲＥ・
・・１０１１．　　１０１５）がイネーブル“Ｌｏ”の
区間だけクロツクによるカウントが進み、ＲＳＴ（１０
１０）“Ｌｏ”により初期化される構成となっている為
、例えば第ｌＯ図（ｄ）のごと＜　、ＲＳＴ　（本構成
では主走査方向の同期信号Ｈ　Ｓ　Ｙ　Ｎ　Ｃを用いて
いる）ののち、０１画素目からｍ画素分だけＡＷＥ＝”
Ｌｏ（「咋も同様）にして画素データを書き込み、ｎ２
画素目からｍ画素分だけＡ　Ｒ　Ｅ　＝　”　Ｌ　ｏ　
”　（　Ｂ　Ｒ　Ｅも同様）にして画素データを読み出
すと、同図ＷＲＩＴＥデーターＲＥＡＤデータの様に移
動する。！！１ち、この打にｎ灯（及び『豚），肩汀（
及び旧Ｅ）の発生位置及び区間を可変する事により、第
１０図（ｅ），（ｆ）．（ｇ）の様に画像を主走査方向
に任意に移動し、かつ、前述のＷＣＫ又はＲＣＫの間引
きとの組み合わせにより変倍し、かつ移動する制御が簡
単に行える。本回路に入力されるＡ　Ｗ　Ｅ　，　　Ａ
　Ｒ　Ｅ　，　Ｂ　Ｗ　Ｅ　，ＢＲＥは領域発生回路第
９図（ｄ）により、前述したごとく生成される。

エッジ強調回路１０２は実施例１と全く同様なので、こ
こでは省略する。

最後にエッジ強調回路１０２の制御アルゴリズム第１１
図の説明を行う。

基本的には現像される順、つまりＭ（マゼンタ）→Ｃ（
ンアン）→Ｙ（イエロー）→Ｂｋ（ブラック）のデータ
が画像処理部８０１からエッジ強調回路１０２のセレク
タにそれぞれ倍率に応じたフィルタが掛かる様セットす
るものである。なお、セレクタのデータ選択方法は実施
例ｌ（第６図）と全く同様なので省略する。

倍率情報に関しては第７図（ｂ）の例ではＢｋは等倍と
し、Ｃ，Ｍ，Ｙは共通の変倍率で変倍がかけられる。

なお、倍率情報はＢｋを変倍とし、あるいはＣＭ，Ｙを
等倍とすることもできる。

以上の様にして、はめ込み合成が行われた出力画像に対
しても変倍率の違いにかかわらず、最通な出力画像を得
ることができる。

見施』」 第１２図は実施例３のシステムに関する図である。

第１２図のシステムはデジタル画像を読み取るリーダー
１２０１，デシタル画像を出力するＬ　Ｂ　Ｐ　１　２
　０　２、リーダーｌ２０１、ＬＢＰ１２０２のインタ
ーフェース＋２０４、図示しないデシタイザーで指定さ
れた［偵域のビデオ画像を記憶する画像記憶装置１２０
０及び画像記憶装置１２００とリーダー１２０１のイン
ターフェースｌ２０３よりなる。

このシステムにより、例えば第１７図に示す様に（ａ）
の様なカラ一人力画像をリーダー１２０１で読み取り、
Ａ領域、Ｂ領域の画像に対してそれぞれ変倍処理、移動
処理を施し、（ｂ）の様なカラー直像を得ることが可能
になる。

第１３図は画像記憶装置ｌ２００のブロック図である。

ここでは例えば第１７図（ａ）のＡ，　　Ｂ領域の画像
データをメモリ４０６０　（Ｒ，　　Ｇ，　　Ｂ）サイ
ズに合う様に書き込み、それらに変倍をかけリーダーｌ
２０１に出力することを行っている。移動処理もここで
行っている。

この図を２つの部分、つまり、リーダー１２０ｌで読み
取られたデータをメモリ４０６０に書き込む部分と、メ
モリ４０６０に変倍をかけリーダー１２０１に出力する
部分に分け、それぞれについて説明を行う。

まず、前半部の説明をする。

コネクタ４５５０はリーダー１２０１のインターフェー
ス１２０３とケーブルで接続され、Ｒ，　Ｇ，　　Ｂデ
ータはそれぞれ９４３０Ｒ，　Ｇ，　Ｂを通る。インタ
ーフェースｌ２０３から送られるＶＣＬＫ，ＥＮ信号、
ＩＴＯＰは信号ライン９４５０を通り、システムコント
ローラ４２１０に入る。また、原稿の読み取りに先だっ
て図示しないデジタイザによって指示した領域情報は通
信ライン９４６０通りリーダーコントローラ４２７０１
：入りＣＰＵバ７，９６１０をへてＣＰＵ４３６ｏが読
み取る。ＲＧＢデータ９４３０Ｒ，Ｇ，Ｂはセレクタ４
２５０により信号の同期合せをしたのち、信号ライ：／
９４２０Ｒ，　Ｇ，　Ｂを通りＦＩＦＯメモリ４０５０
Ｒ，Ｇ，Ｂに入る。

セレクタ４２５０の詳細図を第１４図に示す。

リーダー１２０１から送られて来た画像データ９４３０
Ｒ，Ｇ，Ｂはセレクタ４２５１Ｒ，Ｇ，Ｂを通り、ＦＩ
ＦＯメモリ４２５２Ｒ，　Ｇ，　Ｂに入る。ここでセレ
クタ４２５１Ｒ．Ｇ，　ＢはＳＥＬＥＣＴ信号９４５１
によって選択される。

ＦＩＦＯメモＩＪ　４２５２Ｒ，　Ｇ，　Ｂ　ｉ．：は
ＶＣＬＫ，　ＵＮ信号により主走査１ライン分の画像デ
ーターＲ，Ｇ，Ｂが記憶される。このＦＩＦＯメモリ４
２５１Ｒ，Ｇ，Ｂには図示しないデジタイザで指示され
た有効領域以外の信号も記憶される。

次に、ＦＩＦＯメモリ４２５２Ｒ，Ｇ，Ｂに記憶された
データは画像記憶装置１２００内部のＣＬＫ９４５３と
ＨＳＹＮＣ９４５２で読み出される。すなわちリーダー
１２０１と画像記憶装置１２ＱＯのクロッ７ｌの違いを
ＦＩＦＯメモリ４２５２Ｒ，　Ｇ，　Ｂで吸収する。Ｐ
ＩＦＯメモリ４２５２Ｒ，Ｇ，Ｂからの画像データ９４
２０Ｒ，Ｇ，　Ｂに対してシステムコントローラ４２１
０は、画像の有効領域のみをＦＩＦＯメモリ４０５０Ｒ
，　Ｇ，　　Ｂに転送する。また、システムコントロー
ラ４２１０でトリミング及び変倍も同時に行われる。こ
れを第１５図，第１６図を用いて説明する。

ＦＩＦＯメモリ４２５２Ｒ，Ｇ，Ｂから、ＦＩＦＯメモ
リ４０５０Ｒ，　Ｇ，　Ｂのデータ転送に先だち、図示
しないデジタイザで指示された領域の主走査方向の有効
領域をＣＰＵバス９６１０によって、ＲＡＭ４２１２に
書き込む。セレクタ４２１３はＣＰＵバス側とし、有効
領域は“０“データを無効領域は“１”データをＲＡＭ
４２１２に書く。続いてセレクタ４２１３をカウンタ４
２１４側にしＨＳＹＮＣ９４５２、Ｃ　Ｌ　Ｋ　９　４
　５　３に同期した。ＦＩＦ○メモリ４０５０Ｒ，Ｇ，
Ｂのライトイネーブル信号９１００がＲＡＭ４２１２、
ラッチ４２１１から出力され有効領域のみがＦＩＦＯメ
モリ４０５０Ｒ，Ｇ，　Ｂに書き込まれる。書き込まれ
た画像データはＩ主走査分遅れ、Ｈ　Ｓ　Ｙ　Ｎ　Ｃに
同期した形でＯ番地から出力される（ＡからＡ′　へ）
。

ＦＩＦＯメモリ４０５０Ｒ，Ｇ，Ｂがらメモリ４０６０
ＲＧ，　Ｂへの画像データの転送は、カウンタ０４０８
ＣＯと制御ライン９ｌ７０によって行われる。ここでは
副走査方向の変倍およびトリミングが同時に行われる。

画像無効領域は“ビ、有効領域は等倍時“０”縮小時は
その縮小倍率に応じて有効領域内のデータを“ビとする
。例えば５０％縮小時は画像有効領域内で“１”，　“
０″データを交互に《り返すことにより実現される。

以上の様にして、メモリサイズに合う様に縮小してメモ
リ４０６０に書き込まれる。メモリ４０６０は複数個の
領域の画像データを取りこめる様に複数ブロックより成
り、それぞれ一旦それぞれのメモリに合うよう変倍され
、その後、拡大を行い出カする。これで第１７図（ａ）
の領域Ａ，　Ｂの画像データが変倍され、メモリ４０６
ｏに書き込まれる。

次に後半部の説明をする。

まずＬＢＰ１２０２からリーダ１２０１ｊ：送られるＩ
ＴＯＰ信号が画像記憶装置ｌ２００に送られる。これに
ょり、画像形成がスタートする。各画像はシステムコン
トローラ４２１０により制御される。

カウンタ０　　４０８０−０の出力はセレクタ４０７０
によって選択され、メモリアドレス線９ｌ１０によりメ
モリ４０６０Ｒ，Ｇ，Ｂがアクセスされる。このアクセ
スによりメモリ４０６０Ｒ，Ｇ，Ｂからの画像信号９１
６０Ｒ，　Ｇ，　Ｂはルックアップテーブル（ＬＵＴ）
４１１０Ｒ，Ｇ，Ｂにより人間の目の比視感度特性に合
わせるための対数変換が行われ、マスキング／黒抽出／
ＵＣＲ回路４ｌ２０に入る。ここでは画像記憶装置３の
カラー画像信号の色補正を行うとともに黒色記録時はＵ
ＣＲ／黒抽出を行う。これら連続してつながっている画
像信号９１６０Ｒ，Ｇ，Ｂはセレクタ４１３０によって
各画像毎に分離され、ＦＩＦＯメモリ４１４０−０．１
，２、３に入力される。今までシーケンシャルに並んで
いた各画像はこのＦＩＦＯメモリ４１４０−０．１，２
．３により並列に処理可能となる。

この並列となった各画像信号９２６０−０．　　１，　
　２．３は次の拡大・補間回路４１５０−０．　　１，
　　２．　　３に入力される。拡大・補間回路４１５０
−０．　　１，　　２．３はシステムコントローラ４２
１０によって制御される。信号９３００−０．　　１，
　　２．　３として拡大・補間された信号が出力される
。本実施例では１次補間法を用いている。この補間され
た信号９３００−０．　　１，２．３はセレクタ４１９
０によって並列に処理された各画像を再びシリアルな画
像とする。シリアルな画像信号９３３０はエッジ・フィ
ルタ回路４１８０によって、エッジ強調（詳しくは後述
）及びスムージング（平滑化）処理が行われたのち、Ｌ
ＵＴ４２００を通り、セレクタ４２３０に入力される。

セレクタ４２３０はＭＣＹＢｋ出力かＲ，　Ｇ，　　Ｂ
出力かの選択を行うセレクタである。本実施例であるＬ
ｉ　Ｃ　Ｙ　Ｂ　ｋ出力の場合は面順次で行うため信号
ライン９１４０のみ有効な画像データが出力される。セ
レクタ４２５０より９４１ＯＲ，Ｇ，Ｂ信号は各々９４
３０Ｒ，　　Ｇ，　　Ｂに出力されコネクタ４５５０に
出力される。

以上の様にしてメモリサイズに合う様に縮小等を経てメ
モリに書き込まれたデータが同期合わせ、一次補間を伴
った拡大を経た後リーダ１２０１にｌ：ｉ」カされ、さ
らにＬＢＰ１２０２がら画像が出力され、第１７図（ｂ
）の様な画像を得ることができる。

最後にエッジフィルタ４１８０について説明する。

このフィルタも前述の実施例と同様にいくつかのフィル
タサイズを持っていて、変倍情報に応じてセレクタを切
り換える。前記変倍情報とは例えばＸ＋　　　　　　Ｙ
＋ ルタイムに切りかえられる。

第１８−１図はフィルタ演算を行うのに必要であるライ
ンの作成を行う回路である。

この回路はラインの遅延を行うＦＩＦＯＩ　１００〜１
１ｏ５、水平同期信号よりライトアドレス、リードアド
レスのリセット信号を作るためのインバータ１１０６よ
りなる。

第１８−２図は第５図に示すフィルタのａ，　ｂ，　ｄ
，ｅに対応するデータの抽出を行う部分である。

この図はデータの遅延を行うＤフリップフロップ１１１
５〜１１３５．　１１４２〜ｌ１５３、セレクタ１１２
７，１１５４，　　１１５６．　　１１５７より構成さ
れる。変倍情報はＣＰＵにてエンコードされて、１１２
８．１１５８に出力される。なお、アルゴリズムは前述
と同様である。

〔発明の効果〕

以上説明したように変倍率に応じて任意のフィルタ（サ
イズ，係数）を掛けてエッジ強調を施すことにより倍率
にかかわらず高い画質を保持した出力画像を得ることが
できる。

第５図はエッジフィルタのサイズ及び係数に関する図、 第６図はエッジフィルタのサイズを決定するアルゴリズ
ムに関する図、 第７図ははめ込み合成の説明図、 第８図は実施例２のブロック図、 第９図は領域信号発生に関する図、 第ｉｏ図は変倍及び移動に関する図、 第１１図は実施例２においてエッジフィルタのサイズを
決定するアルゴリズムに関する図、第１２図は実施例３
のブロック図、 第１３図〜第１６図は画像記憶装置を説明する図、第１
７図は実施例３にて実行できる処理の一例を１００・・
・画像入力装置 １０１・・・画像処理部 １０２・・・エッジ強調回路 １０３・・・Ｉ／Ｏポート １０４・・・操作部 １０５・・・Ｒ　Ｏ　Ｍ １０６・・・ＲＡＭ ＋０７・・・ＣＰＵ １１０・・・出力装置 （１！２−７） （ａ−ど〕 ｆｘ３の々ルタ使シＵ χ方句 第／づ図 （ｂ−２） ｌＸ３／）７０（，−夕ｆｑ （ｂ−３） ノｘ５のフ冫ルタ類野ア可 （　Ｃ−ｔ） （Ｃ ？） ／ｘ３の２ィルタイ史用 （ａノ ／Ｘ３０７ｇシター −／ θ θ ／８９涜 ２　　θ　σ　　一／ （Ｃ） ｌｘ７の７４ノＬ／夕一 第／−３圀 異体例 （ａ） ３ｘ３ ３ｘ３ 工−）ジフィルタのブイズ゛隻ひイ見掠ξ第 ５図 入力面壁 舅ブフｄまラ、づ看ζＬ 躬７回 １まめ込殆瓜 躬６図 アルゴリズへ 第７図（久） ？ｌ主先量ε間 第？図（ｂ） 第／θ図（Ｃ） 第７０図（列 第７０図（ｂ） 第７２図 （６Ｌ） Ｘ才フ運シイ岐 （ｂ） 二′ｌ２７画７段 第７７図 王た衾万１町

Claims (5)

【特許請求の範囲】
1. （１）変倍率を入力する手段、前記変倍率に基づいて変
   倍処理を施す手段、エッジフィルタ手段、前記変倍率に
   基づいて異なるエッジフィルタを掛ける手段を有するこ
   とを特徴とする画像処理装置。
2. （２）前記異なるエッジフィルタのパラメータはサイズ
   であることを特徴とする請求項（１）記載の画像処理装
   置。
3. （３）前記変倍処理を施した後に前記エッジフィルタを
   掛けることを特徴とする請求項（１）記載の画像処理装
   置。
4. （４）前記異なるエッジフィルタサイズをリアルタイム
   に変える手段を持つことを特徴とする請求項（１）記載
   の画像処理装置。
5. （５）複数の画像を入力する入力手段と、前記複数の画
   像に対応する変倍率を入力する入力手段と、前記複数の
   画像に、それぞれの変倍率に応じた異なるエッジフィル
   タを掛ける手段を有することを特徴とする画像処理装置
   。