JPH02123792A - 厚膜混成集積回路装置の製造方法 - Google Patents
厚膜混成集積回路装置の製造方法Info
- Publication number
- JPH02123792A JPH02123792A JP27624288A JP27624288A JPH02123792A JP H02123792 A JPH02123792 A JP H02123792A JP 27624288 A JP27624288 A JP 27624288A JP 27624288 A JP27624288 A JP 27624288A JP H02123792 A JPH02123792 A JP H02123792A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- thick film
- film
- intervals
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は厚膜混成集積回路装置の製造方法のうち部品半
田付方法に係り、特に部品のリード間隔が狭く微細なも
のと広いものを同時に半田付けするのに好適である。
田付方法に係り、特に部品のリード間隔が狭く微細なも
のと広いものを同時に半田付けするのに好適である。
混成集積回路の製造工程内における半田付工程において
、半田付けする部品のリードに対応して、半ｌＪＪ量を
著しく広範囲に変化させる方法として、従来、特開昭５
３ ７３３６１号公報に記載のように、半１１」ベース
トを印刷し部品を搭載した後、所定の部位に半田ペース
１−を吐呂補給する例がある。
、半田付けする部品のリードに対応して、半ｌＪＪ量を
著しく広範囲に変化させる方法として、従来、特開昭５
３ ７３３６１号公報に記載のように、半１１」ベース
トを印刷し部品を搭載した後、所定の部位に半田ペース
１−を吐呂補給する例がある。
上記従来技術は、半田層を多く供給する方法についての
み言及し、半田量を少なく供給する方法については配慮
されておらず、回路の素子実装密度向上のため、素子部
品のリード間隔を狭くした際に、半田量が過剰となって
隣接リード間に半田タッチショート欠陥を生せしめる問
題があった。
み言及し、半田量を少なく供給する方法については配慮
されておらず、回路の素子実装密度向上のため、素子部
品のリード間隔を狭くした際に、半田量が過剰となって
隣接リード間に半田タッチショート欠陥を生せしめる問
題があった。
本発明の目的は、上記のごとき半田タッチショート欠陥
生せしめることなく、リード間隔の狭い部品を半田付し
て、素子実装密度の高い厚膜混成集積回路装置を供給す
ることにある。
生せしめることなく、リード間隔の狭い部品を半田付し
て、素子実装密度の高い厚膜混成集積回路装置を供給す
ることにある。
上記目的は、リード間隔が狭い部品と広い部品とを厚膜
回路基板に混在実装して形成する厚膜混成集積回路を半
田付実装する際にして、まず上記厚膜回路基板の露呂電
極全面に、半田浴浸漬手段等により半田膜を形成した後
、リード間隔が広い部品に対応する電極に半田ペースト
を塗布し、次に部品を搭載した後加熱リフローして１部
品を実装接続することにより達成される。
回路基板に混在実装して形成する厚膜混成集積回路を半
田付実装する際にして、まず上記厚膜回路基板の露呂電
極全面に、半田浴浸漬手段等により半田膜を形成した後
、リード間隔が広い部品に対応する電極に半田ペースト
を塗布し、次に部品を搭載した後加熱リフローして１部
品を実装接続することにより達成される。
以下５本発明の一実施例を第１図及び第２図により説明
する。第１図は厚膜回路基板の要部平面図、第２図は第
１図の厚膜回路基板を使用して形成する厚膜混成集積回
路装置の製造工程中途における第１図に対応した断面図
である。
する。第１図は厚膜回路基板の要部平面図、第２図は第
１図の厚膜回路基板を使用して形成する厚膜混成集積回
路装置の製造工程中途における第１図に対応した断面図
である。
アルミナ基板１に導電ペーストを印刷し焼成して、リー
ド間隔の狭い部品を接続する端子電極２゜リード間隔の
広い部品を接続する端子電極３を含む電極を形成した後
、抵抗ペーストを印刷焼成抵抗体（図示せず）を形成し
、絶縁ガラスペーストを印刷焼成して半田レジストを兼
ねた保護コート４を形成して、第１図の厚膜回路基板を
形成する。
ド間隔の狭い部品を接続する端子電極２゜リード間隔の
広い部品を接続する端子電極３を含む電極を形成した後
、抵抗ペーストを印刷焼成抵抗体（図示せず）を形成し
、絶縁ガラスペーストを印刷焼成して半田レジストを兼
ねた保護コート４を形成して、第１図の厚膜回路基板を
形成する。
次に上記厚膜回路基板に、ロジンのアルコール溶液等か
らなる半田フラックスを塗布乾燥後、６０〜１５０ ”
Ｃに加熱して予熱した後、該躯板をｐＢ融半田浴に浸漬
し、引き上げて徐冷して半田を固化することにより半田
膜５を形成し１次いで半田ペースト６をリード間隔の広
い部品を接続する端子電極３の上の半田膜５上に印刷塗
布した後、部品を所定の位置に搭載して、加熱リフロー
することにより厚１１Ｑ混成集積回路装置を完成させる
ものである。
らなる半田フラックスを塗布乾燥後、６０〜１５０ ”
Ｃに加熱して予熱した後、該躯板をｐＢ融半田浴に浸漬
し、引き上げて徐冷して半田を固化することにより半田
膜５を形成し１次いで半田ペースト６をリード間隔の広
い部品を接続する端子電極３の上の半田膜５上に印刷塗
布した後、部品を所定の位置に搭載して、加熱リフロー
することにより厚１１Ｑ混成集積回路装置を完成させる
ものである。
導電ペーストとしてＡｇ−Ｐｄを主成分とするものを使
用する場合、電極の半田膜われを軽減する目的で、半田
膜５の半田は０．５〜６％Ａｇを含有する組成であるこ
とが望ましい。
用する場合、電極の半田膜われを軽減する目的で、半田
膜５の半田は０．５〜６％Ａｇを含有する組成であるこ
とが望ましい。
本発明によれば、半田浴浸漬技術及び半田ペースト印刷
技術を用いて、半田ペースト吐出塗布に比較して短時間
に多数箇所への半田供給ができ、かつリード間隔の大小
に応じて半田の量を調わり供給できるため、リート間隔
の狭い部位でもショート欠陥を発生することがなく、ま
たリード間隔が広くて太いリードの部位でも、半田ペー
ストの供給により半田量不足ルーズ欠陥を発生すること
のない、高品質の厚膜混成集積回路を提供できる効果が
ある。
技術を用いて、半田ペースト吐出塗布に比較して短時間
に多数箇所への半田供給ができ、かつリード間隔の大小
に応じて半田の量を調わり供給できるため、リート間隔
の狭い部位でもショート欠陥を発生することがなく、ま
たリード間隔が広くて太いリードの部位でも、半田ペー
ストの供給により半田量不足ルーズ欠陥を発生すること
のない、高品質の厚膜混成集積回路を提供できる効果が
ある。
第１図は本発明を適用する厚膜回路基板の要部平面図、
第２図は第１図の厚膜回路基板を使用して形成する厚膜
混成集積回路装置の製造工程中途を示す第１図に対応す
る部位Ａ−Ａ’の断面図である。 ｌ・・・アルミナ基板、 ２・・・電極、３・・・
電極、 ４・・・保護コート、５・・・半
田膜、 ６・・・半田ペースト。 纂 ！ 図 稟 図
第２図は第１図の厚膜回路基板を使用して形成する厚膜
混成集積回路装置の製造工程中途を示す第１図に対応す
る部位Ａ−Ａ’の断面図である。 ｌ・・・アルミナ基板、 ２・・・電極、３・・・
電極、 ４・・・保護コート、５・・・半
田膜、 ６・・・半田ペースト。 纂 ！ 図 稟 図
Claims (1)
- 溶融半田浴に、半田付け用フラックスを付与した厚膜
回路基板を浸漬して、該厚膜回路基板の露出導体に半田
膜を付与する工程の後に、該露出導体の所望の部位に半
田ペーストを塗布する工程を経た後、部品を搭載する工
程と半田をリフローする工程とを具備することを特徴と
する厚膜混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27624288A JPH02123792A (ja) | 1988-11-02 | 1988-11-02 | 厚膜混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27624288A JPH02123792A (ja) | 1988-11-02 | 1988-11-02 | 厚膜混成集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123792A true JPH02123792A (ja) | 1990-05-11 |
Family
ID=17566680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27624288A Pending JPH02123792A (ja) | 1988-11-02 | 1988-11-02 | 厚膜混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123792A (ja) |
-
1988
- 1988-11-02 JP JP27624288A patent/JPH02123792A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1187678A (en) | Method of bonding electronic components | |
| US3887760A (en) | Layer circuit with at least one solder platform for the soldering on of semiconductor modules | |
| US3859722A (en) | Method of dip-soldering printed circuits to attach components | |
| JPH02123792A (ja) | 厚膜混成集積回路装置の製造方法 | |
| JPH04293297A (ja) | プリント配線板および半田付け方法 | |
| US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| JPH03241813A (ja) | チップ型電子部品の外装方法 | |
| JPH05283853A (ja) | プリント回路基板 | |
| JPS58190013A (ja) | チツプ部品およびチツプ部品のはんだ付け方法 | |
| JP2679455B2 (ja) | チップ状電子部品の半田付け方法 | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| JPH0272699A (ja) | 混成集積回路におけるリード電極とリード線の半田付け方法 | |
| JP3334728B2 (ja) | 電子部品の電極端子および電極端子の表面処理方法 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JPH06177514A (ja) | プリント配線板の製造方法 | |
| JP2842425B2 (ja) | 多端子部品実装方法 | |
| JP2768357B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2768358B2 (ja) | 多端子部品実装用プリント基板 | |
| JP3062704B2 (ja) | はんだコート方法 | |
| JPH07302957A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH05327195A (ja) | プリント基板 | |
| KR19980066499A (ko) | 인쇄회로기판의 부품실장 방법 및 플럭스 도포장치 | |
| JP2004172499A (ja) | 銅導体厚膜回路基板の半田付け方法 |