JPH02123792A - 厚膜混成集積回路装置の製造方法 - Google Patents
厚膜混成集積回路装置の製造方法Info
- Publication number
- JPH02123792A JPH02123792A JP63276242A JP27624288A JPH02123792A JP H02123792 A JPH02123792 A JP H02123792A JP 63276242 A JP63276242 A JP 63276242A JP 27624288 A JP27624288 A JP 27624288A JP H02123792 A JPH02123792 A JP H02123792A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- integrated circuit
- hybrid integrated
- thick film
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は厚膜混成集積回路装置の製造方法のうち部品半
田付方法に係り、特に部品のリード間隔が狭く微細なも
のと広いものを同時に半田付けするのに好適である。
田付方法に係り、特に部品のリード間隔が狭く微細なも
のと広いものを同時に半田付けするのに好適である。
混成集積回路の製造工程内における半田付工程において
、半田付けする部品のリードに対応して、半lJJ量を
著しく広範囲に変化させる方法として、従来、特開昭5
3 73361号公報に記載のように、半11」ベース
トを印刷し部品を搭載した後、所定の部位に半田ペース
1−を吐呂補給する例がある。
、半田付けする部品のリードに対応して、半lJJ量を
著しく広範囲に変化させる方法として、従来、特開昭5
3 73361号公報に記載のように、半11」ベース
トを印刷し部品を搭載した後、所定の部位に半田ペース
1−を吐呂補給する例がある。
上記従来技術は、半田層を多く供給する方法についての
み言及し、半田量を少なく供給する方法については配慮
されておらず、回路の素子実装密度向上のため、素子部
品のリード間隔を狭くした際に、半田量が過剰となって
隣接リード間に半田タッチショート欠陥を生せしめる問
題があった。
み言及し、半田量を少なく供給する方法については配慮
されておらず、回路の素子実装密度向上のため、素子部
品のリード間隔を狭くした際に、半田量が過剰となって
隣接リード間に半田タッチショート欠陥を生せしめる問
題があった。
本発明の目的は、上記のごとき半田タッチショート欠陥
生せしめることなく、リード間隔の狭い部品を半田付し
て、素子実装密度の高い厚膜混成集積回路装置を供給す
ることにある。
生せしめることなく、リード間隔の狭い部品を半田付し
て、素子実装密度の高い厚膜混成集積回路装置を供給す
ることにある。
上記目的は、リード間隔が狭い部品と広い部品とを厚膜
回路基板に混在実装して形成する厚膜混成集積回路を半
田付実装する際にして、まず上記厚膜回路基板の露呂電
極全面に、半田浴浸漬手段等により半田膜を形成した後
、リード間隔が広い部品に対応する電極に半田ペースト
を塗布し、次に部品を搭載した後加熱リフローして1部
品を実装接続することにより達成される。
回路基板に混在実装して形成する厚膜混成集積回路を半
田付実装する際にして、まず上記厚膜回路基板の露呂電
極全面に、半田浴浸漬手段等により半田膜を形成した後
、リード間隔が広い部品に対応する電極に半田ペースト
を塗布し、次に部品を搭載した後加熱リフローして1部
品を実装接続することにより達成される。
以下5本発明の一実施例を第1図及び第2図により説明
する。第1図は厚膜回路基板の要部平面図、第2図は第
1図の厚膜回路基板を使用して形成する厚膜混成集積回
路装置の製造工程中途における第1図に対応した断面図
である。
する。第1図は厚膜回路基板の要部平面図、第2図は第
1図の厚膜回路基板を使用して形成する厚膜混成集積回
路装置の製造工程中途における第1図に対応した断面図
である。
アルミナ基板1に導電ペーストを印刷し焼成して、リー
ド間隔の狭い部品を接続する端子電極2゜リード間隔の
広い部品を接続する端子電極3を含む電極を形成した後
、抵抗ペーストを印刷焼成抵抗体(図示せず)を形成し
、絶縁ガラスペーストを印刷焼成して半田レジストを兼
ねた保護コート4を形成して、第1図の厚膜回路基板を
形成する。
ド間隔の狭い部品を接続する端子電極2゜リード間隔の
広い部品を接続する端子電極3を含む電極を形成した後
、抵抗ペーストを印刷焼成抵抗体(図示せず)を形成し
、絶縁ガラスペーストを印刷焼成して半田レジストを兼
ねた保護コート4を形成して、第1図の厚膜回路基板を
形成する。
次に上記厚膜回路基板に、ロジンのアルコール溶液等か
らなる半田フラックスを塗布乾燥後、60〜150 ”
Cに加熱して予熱した後、該躯板をpB融半田浴に浸漬
し、引き上げて徐冷して半田を固化することにより半田
膜5を形成し1次いで半田ペースト6をリード間隔の広
い部品を接続する端子電極3の上の半田膜5上に印刷塗
布した後、部品を所定の位置に搭載して、加熱リフロー
することにより厚11Q混成集積回路装置を完成させる
ものである。
らなる半田フラックスを塗布乾燥後、60〜150 ”
Cに加熱して予熱した後、該躯板をpB融半田浴に浸漬
し、引き上げて徐冷して半田を固化することにより半田
膜5を形成し1次いで半田ペースト6をリード間隔の広
い部品を接続する端子電極3の上の半田膜5上に印刷塗
布した後、部品を所定の位置に搭載して、加熱リフロー
することにより厚11Q混成集積回路装置を完成させる
ものである。
導電ペーストとしてAg−Pdを主成分とするものを使
用する場合、電極の半田膜われを軽減する目的で、半田
膜5の半田は0.5〜6%Agを含有する組成であるこ
とが望ましい。
用する場合、電極の半田膜われを軽減する目的で、半田
膜5の半田は0.5〜6%Agを含有する組成であるこ
とが望ましい。
本発明によれば、半田浴浸漬技術及び半田ペースト印刷
技術を用いて、半田ペースト吐出塗布に比較して短時間
に多数箇所への半田供給ができ、かつリード間隔の大小
に応じて半田の量を調わり供給できるため、リート間隔
の狭い部位でもショート欠陥を発生することがなく、ま
たリード間隔が広くて太いリードの部位でも、半田ペー
ストの供給により半田量不足ルーズ欠陥を発生すること
のない、高品質の厚膜混成集積回路を提供できる効果が
ある。
技術を用いて、半田ペースト吐出塗布に比較して短時間
に多数箇所への半田供給ができ、かつリード間隔の大小
に応じて半田の量を調わり供給できるため、リート間隔
の狭い部位でもショート欠陥を発生することがなく、ま
たリード間隔が広くて太いリードの部位でも、半田ペー
ストの供給により半田量不足ルーズ欠陥を発生すること
のない、高品質の厚膜混成集積回路を提供できる効果が
ある。
第1図は本発明を適用する厚膜回路基板の要部平面図、
第2図は第1図の厚膜回路基板を使用して形成する厚膜
混成集積回路装置の製造工程中途を示す第1図に対応す
る部位A−A’の断面図である。 l・・・アルミナ基板、 2・・・電極、3・・・
電極、 4・・・保護コート、5・・・半
田膜、 6・・・半田ペースト。 纂 ! 図 稟 図
第2図は第1図の厚膜回路基板を使用して形成する厚膜
混成集積回路装置の製造工程中途を示す第1図に対応す
る部位A−A’の断面図である。 l・・・アルミナ基板、 2・・・電極、3・・・
電極、 4・・・保護コート、5・・・半
田膜、 6・・・半田ペースト。 纂 ! 図 稟 図
Claims (1)
- 溶融半田浴に、半田付け用フラックスを付与した厚膜
回路基板を浸漬して、該厚膜回路基板の露出導体に半田
膜を付与する工程の後に、該露出導体の所望の部位に半
田ペーストを塗布する工程を経た後、部品を搭載する工
程と半田をリフローする工程とを具備することを特徴と
する厚膜混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276242A JPH02123792A (ja) | 1988-11-02 | 1988-11-02 | 厚膜混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276242A JPH02123792A (ja) | 1988-11-02 | 1988-11-02 | 厚膜混成集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123792A true JPH02123792A (ja) | 1990-05-11 |
Family
ID=17566680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276242A Pending JPH02123792A (ja) | 1988-11-02 | 1988-11-02 | 厚膜混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123792A (ja) |
-
1988
- 1988-11-02 JP JP63276242A patent/JPH02123792A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02123792A (ja) | 厚膜混成集積回路装置の製造方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPH0631137U (ja) | 多連電子部品 | |
| US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| JPS60201696A (ja) | フラツトパツケ−ジの半田付方法 | |
| JPH01290293A (ja) | 半田付け装置 | |
| JPH03241813A (ja) | チップ型電子部品の外装方法 | |
| JPH05283853A (ja) | プリント回路基板 | |
| JP7349317B2 (ja) | チップ部品およびチップ部品の製造方法 | |
| JPS6153852B2 (ja) | ||
| JPS5575257A (en) | Substrate circuit device | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| JP2679455B2 (ja) | チップ状電子部品の半田付け方法 | |
| JPH07302957A (ja) | 厚膜回路基板及びその製造方法 | |
| JPS62271495A (ja) | 回路基板への予備はんだ供給方法 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JPH04313294A (ja) | プリント配線板のハンダ付け方法 | |
| JPH04357899A (ja) | 予備半田層付き回路基板の製造方法 | |
| JPH06177514A (ja) | プリント配線板の製造方法 | |
| JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 | |
| JPH0272699A (ja) | 混成集積回路におけるリード電極とリード線の半田付け方法 | |
| JPS6269586A (ja) | 電気部品の取り付け方法 | |
| JPH05327195A (ja) | プリント基板 | |
| JPH0722750A (ja) | プリント配線基板の半田付け方法 | |
| JPS59123293A (ja) | Icの実装方法 |