JPH02122532A - テープキャリア - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体チップ実装用のテープキャリアに関す
るもので、さらには、高密度実装として有望なＴＡＢテ
ープに関するものである。

［従来の技術］ 近年、半導体チップは、年々、その容量を増大させ、そ
のためチップサイズも数ｍｍ角から十数ｍｍ角へと大型
化し、また、人出力ピン数も他ピン化の傾向にある。

そのため、従来のＤＩＰ（Ｄｕａｌ　　ｉ　　ｎ１ｉｎ
ｅ　　ｐａｃｋａｇｅ）、ＱＦＰ（ＱｕａｄＦ！ａｔ　
　Ｐａｃｋａｇｅ）などのようなパッケージに収められ
た半導体チップを実装する方式に代って、半導体チップ
をテープキャリアに支持させて自動実装するＴＡＢ（Ｔ
ａｐｅ　　Ａｕｔ。

ｍａｔｅｄ　　Ｂｏｎｄｉｎｇ）や、チップの一面にバ
ンプ（電極となる凸部）を備えたＦＣ（Ｆｌｉ　ｐ　　
Ｃｈ　ｉ　ｐ）を用いてペアチップの状態で実装する方
式等の採用が進み、より一層表面実装化する方向になっ
ている。

特に、ＴＡＢは、（１）テープキャリアに半導体チップ
がボンディングされた状態でテストが可能、（２）ボン
ディング時間が大幅に短縮可能、（３）高密度実装が可
能、などの理由により、最近、液晶デイスプレィ、時計
、ＩＣカード、サ−マルヘッドなどの分野で採用され、
また、一部、コンピュータにも通用されつつある。

ところで、かかるＴＡＢテープの構造については次の３
タイプに分類される。

（１）銅箔自身をテープキャリアとし、しかもこれをエ
ツチングして導体回路を形成したもの（−層ＴＡＢテー
プ）。

（２）接着剤付きのポリイミドフィルムにスプロケット
孔、デバイスホールを開けた後、銅箔を貼り合わせ、そ
の後、銅箔をエツチングして導体回路を形成したもの（
三層ＴＡＢテープ）。

（３）ポリイミドフィルムに接着剤を介することなく、
直接、スパッタ法や無電解メツキ、あるいはスパッタ法
と電解メツキの組合せで導体層を設け、それをエツチン
グして導体回路を形成、最後に、ポリイミドフィルムを
ケミカルエツチングして、デバイスホール及びスプロケ
ット孔を開けたもの（二層ＴＡＢテープ）。

（４）銅箔上にポリイミド樹脂溶液を塗布、乾燥させ、
その後、銅箔をエツチングして導体回路を形成する一方
、ポリイミドフィルムもケミカルエツチングして、デバ
イスホール及びスプロケット孔を開けたもの（二層ＴＡ
Ｂテープ）。

これらの中で、現在、主流なものは、（２）の三層ＴＡ
Ｂテープであり、国内ではほとんど、このタイプのＴＡ
Ｂテープが使われている。

しかし、この三層ＴＡＢテープにおいては、接着剤層が
存在するため、以下のような問題点がある。

（ａ）高温環境下での使用ができない（密着強度が低下
する）。

（ｂ）不純物イオン（Ｎａ”、Ｃ１−等）が多いため、
マイグレーションが発生しやすい。

（Ｃ）ポリイミドフィルムと貼り合せるためには銅箔を
ある程度厚くする必要があり、そうするとサイトエッチ
が発生して微細回路パターンを形成できない。

そこで、最近ではこれらの問題を解決するため、上記の
中で、（３）及び（４）の二層ＴＡＢテープが注目を集
めるに至っている。

第３図及び第４図は従来の二層ＴＡＢテープを示す断面
図及び平面図である。図において、ポリイミド樹脂、ポ
リエステル樹脂等からなるベースフィルム１０１には、
デーゾのほぼ中心線にそって半導体チップを装入するた
めのデバイスホール１０６が穿設されるとともに、デバ
イスホール１０６の周囲には所定の間隔をおいてアウタ
ーリード孔１０７が穿設されている。また、ベースフィ
ルム１０１の両サイドにはテープ製造時、半導体チップ
実装時に搬送や位置合せのために用いられるスプロケッ
ト孔１０５が所定のピッチで連設されている。

そして、ベースフィルム１０１上には導体回路１０２が
その端部（インナーリード部１０３）をデバイスホール
１０６の開口部につきだすように（いわゆるオーバーハ
ング構造）形成されており、半導体チップがデバイスホ
ール１０６に装入された状態で、サポートリング１０８
に支持されたインナーリード部１０３と半導体チップの
端子部が接合されるようになっている。また、導体回路
１０２は、デバイスホール１０６の周囲に設けられたア
ウターリート孔１０８を横架（アウターリート部１０４
）するように形成されており、アウターリード部１０４
を所定の位置で切断するとともに所定の形状に加工して
プリント配線板の端子部に接合するようになっている。

［発明が解決しようとする課題］ しかし、上記のような従来の二層ＴＡＢテーフでは、飛
躍的に高密度化する半導体チップの多ビン化（具体的に
は４００〜６００ビン、さらにそれ以上）には対応でき
ないという問題点がある。

そこで、最近、このような多ビン化に対応するための一
方法として、デバイスホールを穿設せずにベースフィル
ム上に厚さｌＯμｍ程度の導体層を設け、これをエツチ
ングしてインナーリード部を形成する方法が提案されて
いる。この方法では、確かに、導体層が薄いのでエツチ
ングによるファインパターンの形成が容易であり、また
、インナーリード部がいわゆるオーバーハング構造をと
っていないので、導体厚が薄くてもインナーリード部に
ついては強度的に特に問題がない。

しかしながら、この方法においては、アウターリード部
の導体厚もインナーリード部と同じ＜１０μｍ程度であ
るため、基板上にアウターリード部をボンディングする
ことが困難となる。即ち、導体層が薄くなったために、
アウターリード部の機成的強度、例えば剛性や引っ張り
強度などが低下し、そのため、後工程のメツキ処理時に
断線したり曲ったりするのみならず、ボンディングの際
の熱履歴にも弱くなり、アウターリード部の成形が不完
となる上、充分なポンデイグ強度を保つことができない
という問題点があった。

この発明は、かかる点に鑑みてなされたものであり、イ
ンナーリード部のファインパターン化が可能であるとと
もに、アウターリード部の機戚強度やボンディング強度
も充分なテープキャリアを提供することを目的とするも
のである。

［課題を解決するための手段］ この発明においては、半導体チップの端子部に接続され
るインナーリード部と前記半導体チップが搭載される基
板に接続されるアウターリード部とを備えた導体回路層
を、前記アクタ−リート部と対応する部分にアウターリ
ード孔を穿設するとともに長手方向に所定のピッチでス
プロケット孔を連設したベースフィルム上に、接着剤層
を介することなく形成し、かつ前記インナーリード部の
導体厚を前記アウターリード部の導体厚より薄くしたこ
とによって、上記の課題を達成している。

［作用］ この発明においては、導体回路を構成するインナーリー
ド部とアウターリード部で導体厚を変えており、インナ
ーリード部の導体厚を薄く、アクタ−リード部の導体厚
を厚くしている。このため、インナーリード部において
はエツチングによるファインパターンの形成が容易であ
るとともに、アウターリード部においては充分な機械強
度やボンディング性確保することができる。

ここで、インナーリード部の導体厚は、好ましくは１０
μｍ以下、より好ましくは５〜ｌＯμｍの範囲が望まし
い。導体厚を１０μｍ以下とすることにより、エツチン
グによって８０μｍピッチ程度の非常に微細なインナー
リードを形成することが可能となる。また、導体厚を５
μｍ以上とすることが好ましい理由は、導体層を極端に
薄くすると例えば２μｍ以下ではピンホール等の欠陥が
発生しやすくなり、後工程での無電解スズメツキ等の表
面処理が困難になるばかりでなく、半導体チップとイン
ナーリード部の接合強度も低下するためである。

一方、アクタ−リード部の導体厚は、基板上にボンディ
ングする性格上、１５μｍ以上あることが好ましく、３
５μｍ程度の厚さがより望ましい。また、アウターリー
ド部のピッチは、単に導体厚が厚いということだけでな
く、作業性、ボンディング性等の点から極端に狭くする
ことは望ましくなく、２００μｍ程度以上とすることが
好ましい。

さらに、インナーリード部とアクタ−リード部の境界（
導体厚の境界）は、ベースフィルムに支持された領域内
（従来のサポートリング相当部）であることが望ましい
。なぜなら、アクタ−リード孔とサポートリング相当部
の境界部において導体回路の厚さが変わっていると、境
界部に局所的な応力が加わり、断線等の異常に派生する
危険性があるためである。

［実施例］ 以下、図面を用いて本発明をさらに詳細に説明する。第
１図及び第２図は本発明の実施例を示す断面図及び平面
図である。図において、ポリイミド樹脂、ポリエステル
樹脂等からなるベースフィルム１に、テープの中央部を
取り囲むようにアウターリード孔７が穿設されるととも
に、テープ製造時、半導体チップ実装時に搬送や位置合
せのために用いられるスプロケット孔５が長手方向に所
定のピッチで連設されているのは従来と同様であるが、
本発明にかかるＴＡＢテープにはデバイスホールが設け
られていない。

そして、ベースフィルム１上にはインナーリード部３を
内側、アワターリード部４を外側にして、アウターリー
ド孔７にアウターリード部を横架するように配置した導
体回路が形成されている。かかる導体回路の淳さはイン
ナーリード部で約ｌＯμ１．アウターリード部で約３５
μｍとなっており、第１図に示されるようにその導体厚
はベースフィルム１に支持された部分（従来のサポート
リング相当部）で変わっている。また、図では導体回路
を簡略化して示しているが、インナーリード部３とアウ
ターリード部４のピッチはそれぞれ８０μｍ　、　２０
０μｍとなっている。

なお、本発明にかかるＴＡＢテープの製造方法は特に限
定されるものではないが、上記の実施例で示したような
ＴＡＢテープは、ベースフィルム１にアクタ−リード孔
７及びスプロケット孔５を穿設した後、無電解メツキ又
はスパッタ法等によってインナーリード形成部とアクタ
−リード形成部をそれぞれ所定の厚さとした導体層（銅
箔）を形成し、しかる後、銅箔をエツチングして導体回
路２を形成することにより作製することができる。この
際、インナーリード部３とアウターリード部４では導体
厚がかなり異なるわけであるから、導体回路２全体を一
度にエツチングせずにアウターリード部４をエツチング
する際にはインナーリード部３をエツチングレジストで
保護する等の配慮が必要である。

［発明の効果］ 以上のように、本発明は、インナーリード部の導体厚を
薄く、アウターリード部の導体厚を厚くしたことによっ
て、機械強度や基板へのボンディング性を損なうことな
く、インナーリード部のファインパターン化を図ること
かでざるという優れた効果を有するものである。

本発明にかかるＴＡＢテープを用いれば、半導体チップ
の一層の多ピン化に充分対応することができ、高密度実
装にとって非常に有益である。

【図面の簡単な説明】

第１図及び第２図は本発明の実施例を示す断面図及び平
面図、第３図及び第４図は従来例を示す断面図及び平面
図である。 ［主要部分の符号の説明］ １・・・ベースフィルム ２・・・導体回路 ３・・・インナーリード部 ４・・・アウターリード部 ５・・・スプロケット孔 ６・・・アウターリード孔

Claims (1)

【特許請求の範囲】
1. （１）半導体チップの端子部に接続されるインナーリー
   ド部と前記半導体チップが搭載される基板に接続される
   アウターリード部とを備えた導体回路層を、前記アウタ
   ーリード部と対応する部分にアウターリード孔を穿設す
   るとともに長手方向に所定のピッチでスプロケット孔を
   連設したベースフィルム上に、接着剤層を介することな
   く形成し、かつ前記インナーリード部の導体厚を前記ア
   ウターリード部の導体厚より薄くしたことを特徴とする
   テープキャリア。