JPH02119348A - データ通信システムにおける中継器ノード及びその出力制御装置並びにデータ転送制御の装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中継器ノードを通じてデータのフレームを転送
するネットワークに関し、更に詳細には、各々が前記ネ
ットワークに接続されておって独立タロツクによって動
作させられる中継器ノード及びその出力制御装置並びに
データ転送制御の装置及び方法に関する。

〔従来の技術〕

データ通信の分野においては、データは、しばしば、そ
れぞれに付属する独立クロックを用いて動作するノード
のネットワークを通じて一つのノード（ステーション）
から他のノードへ伝送される。ノードにおいて独立クロ
ックを用いるには、データのフレームが複数の中継器ノ
ードを通じて転送元ノードから転送先ノードへ伝送され
るときにデータの破損が生じないということを保証する
ためのシステムが必要となる。このようなネットワーク
においてデータ破損を防止するために一般に用いられて
いる一つの方法は各ノードにエラスティシティ・バッフ
ァを用いることである。

エラスティシティ・バッファは複数の記憶素子を有して
いる先入れ先出し記憶装置である。エラスティシティ・
バッファにおいては、データのバイトは、受信ノードに
おいて用いられるローカル・クロック周波数に比べて、
上流伝送ノードによって用いられるクロックの異なる周
波数に対応する異なる速度で人力及び出力される。エラ
スティシティ・バッファは、データ転送速度が公称的に
同じであっても、必要である。即ち、ノードにおける独
立クロックは既知の若干許容差だけ周波数が異なるから
である。

データは、上流ノードから到達するにつれてエラスティ
シティ・バッファに記憶され、そして、ノード内のロー
カル・クロックによって決定される速度で前記バッファ
から取り出されて下流ノードへ伝送される。このノード
に対するローカル・クロックが上流ノードのローカル・
クロックよりも遅い場合には、フレーム内のバイトが該
ノードを通じて伝送されるにつれて益々いっばいになる
。

このローカル・クロックが上流ノードのローカル・クロ
ックよりも速い場合には、バッファは全てのデータが次
第にからになる。

転送元ノードと転送先ノードとの間の中継器ノード内の
エラスティシティ・バッファは、フレーム内の最後のバ
イトが下流ノードへ転送される前にいっばいになること
のないように十分な記憶素子を有していることが必要で
ある。中継器ノードがこの最後のバイトを下流ノードへ
伝送し終わる前にバッファがいっばいになると、このバ
ッファは、前に受信されておって下流ノードへまだ伝送
されてないデータを破損することなしには、上流から伝
送されるそれ以上のバイトを記憶することはできない。

また、中継器ノード内のエラスティシティ・バッファが
上流ノードから受信した最初のバイトを出力し始める前
に、フレームの始まりに最小遅延があることが必要であ
る。このような初期遅延がないと、比較的速いクロック
を有する中継器ノードは、上流ノードからバイトが受信
される前にそのエラスティシティ・バッファをからにし
、そして、下流ノードヘバイトを伝送しようとする。従
って、このことが生ずることを防止するのに必要な遅延
を保持するために各フレームの伝送の始まりにおいてエ
ラスティシティ・バッファを「リセンタリング」するこ
とが大切である。

これらの原則は、多数の中継器ノードを接続しておって
ポイント対ポイント・クロック動作を包含している全て
のパケット・データ・ネットワークを含む種々の形式の
広域及び局所域ネットワークに当てはまる。例を挙げる
と、トークン・リング・ネットワークに、または多重中
継器と接続されたエサ−ネット・ネットワークに接続さ
れたノードがある。

リング・ネットワークは、ノード及び伝送媒体の直列ス
トリングとして理論的に接続されて閉ループを形成する
一組のノード（ステーション）から成る。情報は、適当
に符号化された記号の流れとして、一つの能動ノードか
ら次のノードへ順々に伝送される。各ノードは一般に各
記号を再発生及び反復し、ネットワーク上の他の装置と
の通信のために１つまたはそれ以上の装置を該ネットワ
ークに接続するための手段として働く。

特別の適用性のネットワークとしてはファイバ分散形デ
ータ・インタフェース（ＦＤＤｒ）があり、これは、光
フアイバ媒体を用いる１秒当たり１００メガビツトのト
ークン・リングに対する米国標準規格として提案されて
いる。ＦＤＤ　Ｉネットワークの特性は、Ｉ　ＥＥＥコ
ミュニケーション・マガジン（ｃｏｍｍｕｎｉｃａｔｉ
ｏｎｓ　Ｍａａｇａｚｔｎｅ　）、第２４巻、第５号（
１９８６年５月）の１０〜１７頁の論文ｒＦＤＤＩ−−
教本Ｊ　（ＦＤＤＩ−Ａ　Ｔｕｔｏｒｉａｌ）において
フロイド・イー・ロス（Ｆｌｏｙｄ　Ｅ、　Ｒｏｓｓ）
によって詳細に記載されている。これについては本明細
書において参照として説明する。

情報は、５グループ・コード′のうちの４つを用いてフ
レーム内のＥＤＤ　Ｉリング・ネットワーク上で伝送さ
れる。各５ビツト・コード・グループを記号と呼ぶ。３
２メンバ記号の組のうち、１６は、各々が系列化済み２
進データの４ビツトを表しているデータ記号であり、３
つは区切り文字の開始及び終りのために用いられ、２つ
は制御インジケータとして用いられ、３つは物物理ハー
ドウェアによって認識されるライン状態信号動作のため
に用いられる。各バイトは２記号またはＩＯピントに対
応する。（本明細書においては、便宜上、データの単位
を指示するのにバイトという語を用いる。しかし、本発
明の機能は何ら格別のデータ単位に限定されるものでは
なく、例えば記号及びビットのような、データについて
の他の単位を排除するものではない。） データ伝送速度は、ＦＤＤＩに対して、１秒当たり１０
０メガビツトである。光フアイバ媒体上でフォア・オブ
・ファイブ（ｆｏｕｒ−ｏｆ−ｆｉｖｅ）コートが使用
されるので、１２５メガボーの伝送速度が必要となる。

クロック動作の性質として、データ・フレームは最大４
．５００バイト（即ち、９．０００記号または４５，０
００ビツト）の長さに制限される。

一つのＦＤＤ　Ｉネットワークは理論的には無制限数の
接続済みノードから成る。

ＦＤＤＩネットワークにおいては、フレームの全ての伝
送に対して、遊びライン状態バイト（記号）から成るプ
リアンブル・フィールドが先立つ。

ＦＤＤ　Ｉにおいては、遊びライン状態記号は５ビツト
・コード・グループ１１１１１に対応する。

フレームの始まりにおいては、遊びバイトのプリアンブ
ル・フィールドの後に開始用区切り文字フィールドが続
く。この開始用区切り文字フィールドは２記号シーケン
スＪＫから成っており、これは、その前に確立されてい
る記号境界とは無関係に一意的に識別可能である。開始
用区切り文字フィールドは、その後に続く内容に対する
記号境界を確立する。記号Ｊに対応する５ピント・コー
ド・グループは１１０００であり、記号Ｋに対応するコ
ード・グループは１０００１である。

ＦＤＤ　Ｉリングにおいては、各ノード内の媒体アクセ
ス制御エンティティは、遊びバイトを、フレームに先立
つプリアンブルとして認識する。フレーム相互間にギャ
ップが全然無いというネットワークを設計することは可
能であるが、実際には、ネットワークに接続される装置
の設計者は、各フレームを分離する１つまたはそれ以上
の遊びバイトを含んでいるプリアンブルのあることを好
む。

このプリアンブルの使用者は、各ノードに、後続フレー
ムに応答する前に先行フレームから回復するための若干
時間を設ける。例えば、この時間を用いてノード内のエ
ラスティシティ・バッファをリセンタリングする。

ＦＤＤ　Ｉネットワークにおいては、転送元ノードにお
いてフレームが発生されて最初の下流ノードへ伝送され
ると、このフレームは８遊びバイトを含むプリアンブル
を持つことになる。また、ＦＤＤＩリングに対する標準
は、長さが６遊びバイトよりも小さいプリアンブルを有
するフレームを認識するためには中継ノード内の媒体ア
クセス制御エンティティが必要でないということを提供
する。

ＦＤＤＩに対しては、公称クロック速度は１２５メガヘ
ルツであるが、±０゜００５％の許容差がある。最大フ
レーム・サイズは４，５００バイトである。これらの制
約があるので、単一フレームが通過すると、中継器ノー
ド内のエラスティシティ・バッファは、ネットワーク内
の連続ノードにおけるクロック周波数にあり得る最大差
のために、■フレーム当たり４．５ビツトの速度でいっ
ばいまたばからになるということが解る。

前述したように、ネットワーク内の各ノード内のエラス
ティシティ・バッファは、このネットワーク内の連続ノ
ードに対するクロックの速度における全ての差を補償す
る。エラスティシティ・バッファのりセンタリングが、
後続フレームがノードによって反復される前に生ずると
、このノードは、上流ノード内のクロックがこのノード
に対するローカル・クロックよりも遅いか速いかにより
、このノードが下流ノードへ伝送するバイトの総数に対
してバイトを挿入または削除することになる。

少なくとも最小数の遊びバイトを含む各フレームの前に
プリアンブルを設けることにより、フレームの各対を分
離するプリアンブルにおける遊びバイトの追加または削
除を単に許すだけで、データの何等の損失なしにエラス
ティシティ・バッファをリセンタリングすることができ
る。

従って、クロック周波数の許容差のためにノード内のエ
ラスティシティ・バッファが完全にいっばいまたはから
になるということを防止するために、中継器ノードは、
後続フレームに対するプリアンブルのサイズを拡張また
は収縮させることによってそのエラスティシティ・バッ
ファをリセンタリングする。即ち、高速中継器ノードが
、そのエラスティシティ・バッファがからになることを
防止するためにリセンタリングする場合には、１つの遊
びバイトを８亥ノードによってブリアンフ゛ルに挿入す
る。また、低速中継器ノードが、そのエラスティシティ
・バッファを、これがいっばいになることを防止するた
めにリセンタリングする場合には、１つの遊びバイトを
該ノードによって削除する。

しかし、ａＶｔデータ・フレームに対するプリアンブル
内に含まれている遊びバイトの数を顧慮せずに中継器ノ
ードがそのエラスティシティ・バノファをリセンタリン
グすると重大な問題が生ずる。

最小数の遊びバイトが先行データ・フレームの終りを後
続データ・フレームの始まり（即ち、開始用区切り文字
）から分離していないと、ネットワーク内の下流ノード
はフレームを認識することを要求されない。その結果、
データの損失が生ずる。

従って、フレーム間ギャップを保持するための何等かの
方法または装置が設けられていないネットワーク内では
データのフレームが失われる。フレームを分離する遊び
バイトの最小数がゼロである場合にも、ノードによるバ
イトの削除を、２つのフレームが事実上互いに衝突する
のを妨げるように、制限することが必要である。

即ち、クロックがランダムに分布されている一連のノー
ドにおいては、余りにも速くいっばいになるエラスティ
シティ・バッファをリセンタリングするために成るノー
ドがプリアンブルから遊びバイトを削除することがある
。ネットワーク内のノードが、遊びバイトを削除すると
きにプリアンブルのサイズを無視すると、成る対のフレ
ーム間の複数の遊びバイトが削除され、下流ノードに対
して、第２のフレームを反復して伝送を継続することを
不可能にする可能性がある。

プリアンブルが最小数の遊びバイトを含んでいないため
にフレームの損失が生ずる確率は次のいくつかの因子に
よって定まる。即ち、（１）最も重大な因子は、遊びバ
イトがノードによって２つのフレーム間のプリアンブル
に対して追加または削除されようになっている単位の（
即ち、バイト、記号、またはビットの単位における）サ
イズである。それから、（２）ネットワーク内のノード
の数、（３）後続フレームを認識するために各中継ノー
ドによって要求される遊びバイトの最小数、及び（４）
クロック速度の分布、という因子がある。

解析によれば、全ての最大長フレームの半分が次のよう
な状況において第５の中継器ノードによつ失われる可能
性がある。即ち、ＦＤＤＩリング内のクロックが最大許
容速度と最小許容速度との間で交番する、及び、遊びバ
イトがバイトの単位内のプリアンブルに対して追加また
は削除される、及び、ノードがフレーム間に最小６遊び
バイトを要求する、及び、源プリアンブルのサイズが８
遊びバイトである、という状況である。この問題を第１
表に示す。表には、フレームがノード１がらノード６へ
伝送されるときにフレーム間に残っている遊びバイトの
数を掲げである。比較的速いノードは最大長フレーム２
つ毎に遊びバイトを追加し、比較的遅いステーションは
最大長フレーム２つ毎に遊びバイトを削除する。従って
、複数のノードから伝送されるプリアンブルは次に示す
パターンに従う。

フレーム二 ノードｌ　（高速） ノード２　（低速） ノード３　（高速） ノード４（低速） ノード５　（高速） ノード６　（低速） 第　　１　表 この例は、下流ノードが第２及び第４のフレームを除去
し得ることを示すものである。即ち、これらフレームは
、フレーム間に５つの遊びバイトしか有していない不適
切なプリアンブルを包含しているからである。

（１）遊びバイトが記号の単位において追加または削除
される、（２）ノード間に疑似ランダム分布のクロック
周波数のがある、（３）１０１のノードがある、（４）
フレーム間の遊び記号の最小必要数は１２である、及び
（５）９，０００記号の最大長を有するフレームが伝送
されつつある、という状況においてこの問題のシミュレ
ーションを行なった結果、ＩＯフレームから２以上のフ
レームが失われるという可能性のあることが解った。

一般に、エラスティシティ・バッファの動作についての
この問題は累積する丸め誤差に基づくプリアンブルの収
縮に関係する。ＦＤＤＩ源ノードがフレームを生成する
と、これは、８遊びバイト（１６遊び記号）のプリアン
ブルとともに伝送される。このネットワークは４．５０
０バイトの最大フレーム・サイズ及び±０．００５％の
クロック許容差を有しており、従って、ノードは、フレ
ームの伝送の後でそのエラスティシティ・バッファをリ
センタリングするときに、４．５ビツト以下のビットを
追加または削除することが必要となる。この４．５ピン
トのずれは、このネットワーク内の全てのステーション
に対する公称周波数からの最大クロツタ周波数差を反映
するものであるが、これは、プリアンブルが、７５．５
〜８４．５ビツトの予測範囲の外側に落ちることを妨げ
るものではない。

ノードは、下流ノードに対して反復されるフレームに対
して端数のビットの追加も削除もしない。

これは、技術的複雑性のため、及び、１ビツトの持続時
間にわたる周波数移動に起因して下流ノードにおいて見
られるジッタへの追加が生ずるためである。それで、ノ
ードは、該ノードが追加または削除するビットの数を最
も近い整数のビットに丸めるのであるが、これら丸め誤
差がネットワークに沿って累積する。最悪の場合には、
８０ビツトのプリアンブルが、８０ノードによって反復
された後、収縮して無くなる。

しかし、前述した条件が生ずることは極めて希である。

最大の丸め誤差が殆ど１ビツトであっても、１ノード当
たり平均丸め誤差は約０．２５ビツトあり、そして誤差
の方向はランダムである。従って、累積丸め誤差は１ノ
ード当たり０．２５ビツトの歩幅をもってランダムに進
行後退するものと考えることができる。１，０００ノー
ドを有するリングに対しては、プリアンブルがランダム
に進行後退してゼロ・ビットになるのは１，０００，０
００回に１回の確率となる。

ところが、プリアンブルの収縮の問題は、２つの因子に
より、前述よりも起こり易くなる可能性がある。即ち、
第１に、ＦＤＤＩのようなネットワークに接続されたノ
ードに対する標準は最大丸め誤差を規定しておらず、従
って、設計者は、最も近いバイト（１０ビツト）または
記号（５ビツト）に丸まるノードを実現しようとする。

これはランダムな歩みにおける各歩幅の大きさを増加さ
せ、そのために、連続するフレーム間の衝突の確率が非
常に増加する。第２に、前述したように、若干のネット
ワークに対する標準は、比較的多数よりも少ない遊びバ
イトまたは記号（例えば、ＦＤＤ　Ｉに対しては６バイ
ト）を含むプリアンブルによって先立たれるフレームを
中継器ノードが処理することを要求していない。即ち、
ＦＤＤＩネットワークに接続されるノードの設計者は、
遊びバイトが高い確率で保持される６バイト・プリアン
ブルに頬っている。このことは、ＦＤＤＩネットワーク
に対する８バイトの初期プリアンブルの唯４分の１だけ
が、複数のノード内のエラスティシティ・バッファのり
センタリングによって収縮する可能性があるということ
を意味する。

〔発明が解決とようとする課題〕

以上のような事情から、格別の困難なしに実施すること
ができ、そして、多数のノードを有するネットワークに
対するフレーム損失が許容範囲内である処理が要求され
て居る。業界の意向としては、■子方中１フレームのフ
レーム損失率が、ＦＤＤＩネットワーク内に接続された
１、　ＯＯＯノードに対して許容される。

即ち、ネットワーク内の複数のノードがそれらのエラス
ティシティ・バッファをリセンタリングするときに２つ
のフレーム間のギャップの不必要な収縮を避けるための
方法及び装置が要望されている。

本発明の目的は、ノードによるバイトの削除、即ち、独
立クロックを有し、ネットワーク内に接続されており、
前記独立クロックの調節によるのではなしにデータの流
れに対してバイトを追加及び削除することによってノー
ド間のタイミングを調整するノードによるバイトの削除
に関する前記従来の問題及び欠点を克服し、−船釣有用
性のある簡単な分散型プロセスを特徴とする、フレーム
間ギャップを保持するための方法及び装置を提供するこ
とにある。

〔課題を解決するための手段〕

本発明の目的を達成するためにデータ通信システム内の
データ転送を制御するための中継器ノード内に設けられ
る本発明にかかる出力制御装置について概略説明すると
、前記データ通信システムは、データのフレームを転送
元ノードから転送先ノードへ複数の中継器ノードを通じ
て転送するためのネットワーク内に接続された複数のノ
ードを含んでおり、前記中継器ノードは、上流ノードか
らのフレーム内の複数のバイトを受信し、前記複数のバ
イトをエラスティシティ・バッファに記憶し、及び前記
フレーム内の複数のバイトを下流ノードへ伝送し、先行
フレームの最後のバイト及び後続フレームに対する開始
用区切り文字は少なくとも最小数の遊びバイトを含むプ
リアンブルによって分離され、前記ネットワーク内の各
ノードは独立ローカル・クロックによって動作させられ
、前記中継器ノードは入力制御装置を含んでいる。

この出力制御装置は、ローカル・クロック信号に応答し
てバイトを前記下流ノードへ伝送するため、前記エラス
ティシティ・バッファに接続された手段と、遊びバイト
が前記下流ノードへ伝送されつつあることを指示するた
め、前記伝送手段ムこ接続された手段と、前記下流ノー
ドへ伝送されつつある遊びバイトの数を計数するため、
前記遊びバイト指示手段に接続された手段と、スレショ
ルド数よりも多くの遊びバイトが前記下流ノードへ伝送
されつつあるということを指示する遊びバイト計数に応
答して前記下流ノードへの前記開始用区切り文字の伝送
を可能にするために制御信号を表明するため、及び、前
記スレショルド数の遊びバイトが前記下流ノードへ伝送
されつつあるということを指示する遊びバイト計数に応
答して前記開始用区切り文字の伝送を遅延させるために
制御信号を表明しないため、前記計数手段に接続され、
及び前記後続フレームに対する開始用ヌ切り文字の受信
についての前記人力制御装置からの指示に応答する制御
手段と、等値信号が受信されて前記開始用区切り文字の
出力準備ができていることを指示する時に前記制御信号
の表明解除に応答して前記下流ノードへ追加の遊びバイ
トを伝送するため、前記制御手段及び前記伝送手段に接
続された手段とを備えている。

本発明の他の目的及び利点は、以下に行う詳細な説明か
ら明かになり、また、特許請求の範囲の記載からも解る
。

以下、本発明をその実施例について図面を参照して詳細
に説明し、合わせて本発明の原理の理解に供する。

〔実施例〕

次に、本発明の実施例を図面について説明する。

中継器ノードの実施例１０を第１図に示す。この中継器
ノードは、ネットワーク内に接続された複数のノードを
有するデータ通信システム内に設けられており、データ
のフレームが転送元ノードからこの中継器ノードを介し
て転送先ノードへ伝送されるようになっている。この中
継器ノードは、上流ノードからフレーム内の複数のバイ
トを受は取り、そして前記フレーム内のバイトを下流ノ
ードへ伝送する。先行のフレーム内の最後のバイトは、
プリアンブルにより、後続のフレームの始まりから分離
され、これは開始用区切り文字によって指定される。前
記プリアンブルは少なくとも最少数の遊びバイトを含ん
でいる。前記ネットワークにおいては、各ノードは独立
ローカル・クロックによって動作させられる。

本発明においては、中継器ノードはローカル・クロック
信号を発生するための手段を有す。図示のように、ロー
カル・クロック信号は、ローカル・クロック１２によっ
て発生され、ローカル・バイト・クロック信号を含んで
いる。この信号は、クロック１２内でローカル・オシレ
ータ回路によって駆動される１２．５メガヘルツＴＴＬ
互換性出力である。このローカル・バイト・クロック信
号は、中継器ノード１０の、シンクロナイザ、エラステ
ィシティ・バッファ、出力ポインタ、出力側’４ＴｒＪ
　Ｈ置、及び出カバソファのような種々の部品を駆動す
るのに用いられる。回復済みバイト・クロック信号が、
上流ノードからの受信済みデータから引き出されるクロ
ックに基づいてクロック回復チフブ（図示せず）から提
供され、フレーマ、入力ポインタ、−時的アドレス・メ
モリ、入力制御装置、及びエラスティシティ・バッファ
を駆動するのに用いられる。

本発明の中継器ノードは、上流ノードから伝送されるバ
イトを受は取るための手段を有す。好ましくは、この手
段はフレーマ１４によって提供される。入力データが、
回復済みバイト・クロック信号の立上り及び立下りの両
方の縁を用いて一度に１シンボルずつフレーマ１４内ヘ
クロックされ、バッファイン・データが、回復済みバイ
ト・クロック信号の各立上り縁ごとに一度に１バイトず
つデータ・フレーマ１４から外ヘクロソクされる。

本実施例においては、フレーム１４内の比較回路が、開
始区切り文字の存在（ＦＤＤＩネットワークに対するＪ
Ｋシンボルの対に対応）によって決定される後続のフレ
ームの開始を絶えず検査する。

本発明においては、中継ノード１０は、後続フレームに
対する開始区切り文字の受信を指示するための受信手段
に接続された入力制御手段を有す。

第１図に示すように、前記入力制御手段は入力（書込み
）制御装置１６及びシンクロナイザ１８を有す。中継器
ノード１０が後続フレームの開始を受信し始めると、開
始区切り文字検出信号が、フレーム１４内の比較回路に
よって表明され、そして入力制御装置１６へ送られる。

入力制御装置１６の機能は、正常なエラスティシティ・
バッファのリセット状態を認識し、そして、このエラス
ティシティ・バッファ・リセットを開始させるのに必要
な動作を行なうことである。入力制御装置１６は、フレ
ーマ１４によって提供されるパンファイン・データをモ
ニタする。１６の連続遊びバイトが検出されるか、また
は開始用区切り文字の受信が検出されるかすると、リセ
ット状態が入力制御装置１６によって認識される。リセ
ット状態の検出に続（回復済みバイト・クロック信号の
立下り縁において、イネーブル信号が、入力制御装置１
６によって表明され、そしてシンクロナイザ１８へ送ら
れる。本実施例においては、シンクロナイザ１８はデュ
アル・ランク・シンクロナイザであり、イネーブル信号
を受信し、そしてローカル・バイト・クロック信号に従
ってこれをリタイミングする。その結果、シンクロナイ
ザ１８は、出力制御装置において状態マシンを始動させ
るのに用いられる出力制御装置イネーブル・フラグ（Ｏ
ＣＥＦ）信号を発生する。

本発明においては、中継器ノードはエラスティシティ・
バッファ手段を有しており、このバッファ手段は、前記
受信手段に接続されて複数の記憶素子を含んでおり、上
流ノードから受信された複数のバイトを記憶し、そして
、この記憶された各バイトを、ローカル・クロック信号
に応答して先入れ先出し順に次々に出力するようになっ
ている。

図示のように、エラスティシティ・バッファ手段はエラ
スティシティ・バッファ２０によって提供される。好ま
しくは、１０ビット幅並列データが、入力ポインタ２２
及び出力ポインタ２４の制御の下で、それぞれ、独立に
、バッファ２０に書き込まれ、及びこれから読み出され
る。入力ポインタ２２はフリーランニング・カウンタで
あり、受信済みデータから引き出される回復済みバイト
・クロック信号によってインクリメントされる。出力ポ
インタ２４はロード可能なカウンタであり、ローカル・
バイト・クロック信号によってインクリメントされる。

本実施例においては、前記両方のポインタは循環的に動
作する。即ち、各ポインタは、エラスティシティ・バッ
ファ２０の端部に到達した後、バッファ２０の始めへ戻
る。

本発明の目的のため、即ちフレーム間ギャップの収縮を
避けるため、エラスティシティ・バ・ノファ手段をいく
つかの他の方法で実施することができる。回復済みバイ
ト・クロック信号を用いて上流ノードからのデータが入
力されるエラスティシティ・バッファ手段の後にシフト
・レジスタを１かせる。記憶されているバイトを、ロー
カル・バイト・クロック信号を用いてレジスタ内の最後
の記憶素子から出力させる。このようなエラスティシテ
ィ・バッファ手段からの記憶済みバイトの出力を遅延さ
せるため、追加の記憶素子を設け、そして、データのソ
ースがレジスタから出力されるときにマルチプレクサま
たは他の回路を用いてレジスタ内の最後の記憶素子の一
つを選択する。

本実施例のエラスティシティ・バッファ２０においては
、入力ポインタ２２及び出力ポインタ２４は独立のクロ
ックによってクロックされ、従って動作は非同期的であ
る。イネーブル信号の表明に続く回復済みバイト・クロ
ック信号の立上り縁において、フレーマ１４からのバッ
ファイン・ブタ−が、人力ポインタ２２からの入力ポイ
ンタ値（ＩＰ）信号によってそのとき選択されるエラス
ティシティ・バッファ２０内の記憶素子にロードされる
。この回復済みバイト・クロック信号の同じ立上り縁に
おいて、入力ポインタ２２はインクリメントされる。回
復済みバイト・クロック信号の立上り縁において１、新
しいバイトがフレーマ１４からエラスティシティ・バッ
ファ２０にロードされ、入力ポインタ２２はインクリメ
ントされる。入力ポインタ値信号は、入力制御装置１６
によるイネーブル信号の表明の直後に、回復済みバイト
・クロ・ツク信号の立上り縁において一時的アドレス・
メモリ２６に記憶される。即ち。−時的アドレス・メモ
リ２６は記憶済み入力ポインタ・アドレス（Ａ　Ｉ　Ｍ
）を包含し、このポインタ・アドレスは後続フレームに
対する開始用区切り文字を有しているエラスティシティ
・バッファ２０内の記憶素子を指示する。

バッファアウト・データを提供する記憶素子を選択する
ため、出力ポインタ２４は出力ポインタ値（ＯＰ）信号
をエラスティシティ・バッファ２０に与える。出力制御
装置イネーブル・フラグ（ＯＣＥＦ）信号が表明されな
い時には、出力ポインタ２４は、単に、出力ポインタ値
をローカル・バイト・クロック信号の次の立下り縁に対
してインクリメントする。

前述したように、上流ノードから受信された最初のバイ
トをエラスティシティ・バッファ２０が出力し始める前
にフレームの始まりに最小の遅延が必ずある。このよう
な最初の遅延がないと、ローカル・クロック１２が上流
ノードからの回復済みバイト・ロック信号よりも速い場
合にはノード１０内のバッファ２０は結局からになる。

従って、エラスティシティ・バッファ２０は後続フレー
ムの伝送の前にリセンタリングされる。

ＦＤＩネットワークに対しては、独立クロックの周波数
の許容差により、入力ポインタと出力ポインタとの間の
５ビツトの相対的滑りが許される。

エラスティシティ・バッファ２０は少なくともこの量の
滑りを吸収することができなければならない。従って、
本実施例においては、速いローカル・クロックを含んで
いる上流ノードからバイトが受は取られるときに５つの
追加のビットを記憶するため、エラスティシティ・バッ
ファ２０は追加の記憶素子を有している。この周波数の
差の可能性があるため、また、バッファ２０によるバッ
ファイン・データの記憶とバッファアウト・データの伝
送との間に少なくとも５ビツト時間の初期遅延があるよ
うにバッファ２０をリセンタリングすることが必要であ
る。しかし、入力ポインタ２２及び出力ポインタ２４は
独立クロック信号に応答して非同期的に動作する。従っ
て、バイト・クロック信号の各々に対する相対的遷移時
間により、後続フレーＬに対応する最初のバイトの出力
は追加のバイト時間（即ち、追加の１０ビット時間）だ
け遅延させられる。即ち、後続フレームが下流ノードへ
伝送される前にエラスティシティ・バッファ２０をリセ
ンタリングすると、この後続フレームに対応するバッフ
ァアウト・データがエラスティシティ・バッファ２０か
ら提供される前に５ないし１５ビット時間の初期遅延が
あることになる。

本発明の出力制御装置及び中継器ノードにおいては、ロ
ーカル・クロック信号に応答してバイトを下流ノード−
２伝送するためにエラスティシティ・バッファ手段に接
続された手段が設けられている。

好ましくは、この伝送手段は出力バッファ２８を有す。

ローカル・バイト・クロック信号の各立下り縁において
、出力ポインタ２４は次の記憶素子の記憶場所へインク
リメントされ、前の記憶場所からのデータは出カバソフ
ァ２８にロードされる。

（バッファアウト・データは、事実上、エラスティシテ
ィ・バッファ２０から出力制御装置へ行き、この制御装
置において該バッファアウト・データはフォース信号と
ＯＲ処理され、次いで出力データが出カバソファ２８に
提供される。）ローカル・バイト・クロック信号の各立
下り縁において、出カデータは出カバソファ２日の入力
段にロードされる。位相が異なっているローカル・バイ
ト・クロック信号の立上り縁において、出力データは出
カバソファ２８の出力段内にクロックされて下流ノード
へ伝送される。

本発明の中継器ノードは、また、後続フレームに対する
開始用区切り文字の出力準備ができているということを
指示する等値信号を提供するためにエラスティシティ・
バッファに接続された手段を有す。本実施例においては
、出力ポインタ２４は等値信号を表明することができる
。この等値信号の表明は、エラスティシティ・バッファ
２０が後続フレームの最初のバイトを下流ノードへ伝送
し始めるための準備ができているということを指示する
。この等値信号は、出力ポインタ値（ＯＰ）信号が記憶
済み入力ポインタ・アドレス（ＡＩＭ）信号と整合する
ときに出力ポインタ２４によって表明される。これは、
バッファアウト・データをバッファ２８に提供するよう
に出力ポインタ２４によって選択されているエラスティ
シティ・バッファ２０内の記憶素子が後続フレーム内の
最初のバイト（開始用区切り文字）を含んでいる場合に
のみ生ずる。出力ポインタ２４は、中継器ノード１０が
エラスティシティ・バッファ２０をリセット及びリセン
タリングするときに、後続フレームに対する開始用区切
り文字の記憶場所に対応する記憶済み入力ポインタ・ア
ドレスをロードされる。

本発明においては、中継器ノードは出力制御装置を有す
。第１図の実施例に示すように、出力制御装置は出力（
読出し）制御装置３０によって提供される。出力制御装
置３０は、エラスティシティ・バッファ２０からのバッ
ファアウト・データ、ローカル・バイト・クロック信号
、シンクロナイザ１８からの出力制御装置イネーブル・
フラグ（ＯＣＥＦ）信号、及び出力ポインタ２４からの
等値信号を受は取る。これらの入力信号に応答して、出
力制御装置３０は出力データを出カバソファ２８に提供
し、及び、出力ポインタ２４に提供される出力ポインタ
・ロード・イネーブル（ロード）信号を表明または表明
解除する。

本発明においては、出力制御装置は、遊びバイトが下流
ノードへ伝送されつつあることを指示するために伝送手
段に接続された手段を有す。第２図の実施例に示すよう
に、出力制御装置３０は遊び検出回路３２を有す。回路
３２はエラスティシティ・バッファ２０からバッファア
ウト・データを受は取る。ＦＤＤ　Ｉネットワークに対
しては、遊びシンボルに対応する５ビツト形コード・グ
ーブは１１１１１に対応する。従って、バッファアウト
・データをＡＮＤゲート３４Ａないし３４Ｃに入力する
ことによって遊びバイトを検出することができる。本実
施例においては、出力制御装置３０は、フォース信号を
表明することにより、遊びバイトをバッファアウト・デ
ータの代わりとすることができる。従って、フォース信
号はまた、該フォース信号をＡＮＤゲート３４Ａないし
３４Ｃからの出力とともにＯＲゲート３６に入力するこ
とにより、遊び検出回路３２によってモニタされる。Ｏ
Ｒゲート３６は、遊びバイトが出力制御装置３０及び出
力バッファ２８から下流ノードへ伝送されつつあるとき
に遊びバイト検出信号を表明する。好ましくは、遊びバ
イト検出信号をエラー・フィルタ状態マシン（図示せず
）に先ず提供する。このマシンの目的は、連続する遊び
バイトのストリング中に生ずる可能性のある全てのエラ
ーに対して出力制御装置３０が応答することを防止する
ことである。

本発明の出力制御装置は、下流ノードへ伝送されつつあ
ある遊びバイトの数を計数するために遊びバイト指示手
段に接続された手段を存す。好ましくは、出力制御装置
３０は、第３図に示すように、出力遊びカウンタ３８を
有す。出力遊びカウンタ３８は、出カバソファ２８に対
して連続的遊びバイトの個数のトラックを保持している
８状態カウンタである。遊び検出回路３２が、エラステ
ィシティ・バッファ２０から出力される遊びバイト、ま
たはフォース信号の表明を検出すると、遊びバイト検出
信号がＡＮＤゲート４０Ａないし４０Ｃに人力される。

遊びバイトが下流ノードへ伝送されているあいだは、Ａ
ＮＤゲート４０Ａないし４０Ｇは３つのフリップフロッ
プ４２Ａないし４２Ｃに出力を提供し、後続のローカル
・バイト・クロック信号の立下り縁においてカウンタ３
８をインクリメントさせる。カウンタ３８が最終状態に
到達すると、該カウンタはこの状態に留まり、少な（と
も８つの遊びバイトが下流ノードへ伝送されたというこ
とを指示する。出力遊びカウンタ３８は、遊びバイトが
もはや下流ノードへ伝送されていないということを遊び
検出回路３２が指示するときにのみリセットされる。各
フリップフロップ４２Ａないし４２Ｃは、出力遊び計数
（ＯＩ　Ｃ）と呼ばれている３ピント出力遊び計数のう
ちの１ビツトを提供する。

本実施例においては、出力遊び計数信号は、下流ノード
へ伝送されつつある遊びバイトの数を測定する際に、出
力制御装置３０によって用いられる。第３図に示すよう
に、出力遊び計数フラグ８（ＯＩＣＦＢ）信号は、８つ
またはそれ以上の遊びバイトが下流ノードへ伝送されつ
つあるということを出力遊び計数信号が指示すると、出
力制御装置３０内の論理回路４４によって表明される。

同様に、出力制御装置３０内の論理回路４６は、７つま
たはそれ以上の遊びバイトが下流ノードへ伝送されつつ
あるということを出力遊び計数信号が指示すると、出力
遊び計数フラグ７（ＯＩＣＦ７）信号を表明する。

本発明においては、制御手段が設けられており、この制
御手段は、計数手段に接続されており、そして、後続フ
レームに対する開始用区切り文字の受信についての入力
制御手段からの指示に応答する。制御手段は、スレショ
ルド数を越える遊びバイトが下流ノードへ伝送されつつ
あるということを指示する遊びバイト計数に応答して制
御信号を表明し、開始用区切り文字を下流ノードへ伝送
させる。制御手段は、スレショルド数の遊びバイトが下
流ノードへ伝送されつつあるということを指示する遊び
バイト計数に応答して制御信号を表明することはせず、
これにより、開始用区切り文字の伝送を遅延させる。一
実施例においては、制御手段は、高いスレショルド数を
越える遊びバイトが下流ノードへ伝送されつつあるとい
うことを指示する遊びバイト計数に応答して制御信号を
表明する。好ましくは、低いスレショルド数の遊びバイ
トが下流ノードへ伝送されつつあるということを指示す
る遊びバイト計数に応答して第１の期間中は制御信号を
表明せず、そして、高いスレショルド数の遊びバイトが
下流ノードへ伝送されつつあるということを指示する遊
びバイト計数に応答して第２の期間中は制御信号を表明
しない。

本実施例においては、制御手段は、後続フレームに先立
つプリアンブルから他の遊びバイトを削除する前にエラ
スティシティ・バッファ２０が次第にいっばいになるこ
とが必要であるという処理を行なう。ＦＤＤＩネットワ
ークに接続された中継器ノードに対しては、フレーム相
互間の遊びバイトの最小数は６であり、転送元ノードに
よって提供される遊びバイトの最初の数は８である。

好ましい処理を実施するためには、エラスティシティ・
バッファ２０が追加の記憶素子を含み、これにより、出
力制御装置３０が、プリアンブルからの他の遊びバイト
を削除する前に追加の時間にわたって待つことができる
ようにすることが必要である。本実施例においては、こ
の処理の実施には、エラスティシティ・バッファ２０の
範囲を更に４０ビツト（更に４バイト）増加させる追加
の記憶素子が必要である。

フレーム間ギャップの不必要な収縮を避けるための処理
を選定する際には、遊びバイトの削除の確率を低下させ
てプリアンブルが最小数よりも少ない遊びバイトを持つ
ようにするということと、エラスティシティ・バッファ
２０のサイズ及び伝送における遅延の量を増加させると
いうこととの間のトレードオフが行なわれる。本実施例
においては、これらの因子を考慮して最良の結果を得る
ために多重スレショルドを用いる方法及び装置が提供さ
れる。

第２表は本発明の実施例における多重スレショルドの使
用状態を示すものである。

第２表 ８より大　　　　　　　５〜１５ ８　　　　　　　５〜２５ ７　　　　　　１５〜４５ ６　　　　　　３５〜５５ プリアンブルに対して遊びバイトを追加するか削除する
かということは、下流ノードへ伝送される遊びバイトの
数及びエラスティシティ・バッファの充満度の関数とし
て決定される。伝送される遊びバイトの数が少ないほど
、他の遊びバイトが削除される前のエラスティシティ・
バ・ソファ２０はオーバーフローに近くなる。この処理
を用いると、エラスティシティ・バッファ２０は必要よ
りも４バイト大きくなり、最大ノード遅延は３２０ナノ
秒（４バイト）増大し、平均ノード遅延は４０ナノ秒（
５ビツト）増大する。前述の処理を用いないと、エラス
ティシティ・バッファ遅延は、伝送されるプリアンブル
内の遊びバイトの数とは無関係に、少なくとも５〜１５
ビツトとなる。これに対して、前述の処理を用いると、
フレーム間ギヤ・７プが小さくなるにつれて初期遅延の
サイズが増大する。

好ましくは、出力制御装置３０内の本発明の制御手段を
、第４図に示すリセット状態マシン４８によって実現す
る。リセット状態マシン４８によって実施される処理を
第５図の状態図に示す。

リセット状態マシン４８は、出力ポインタ・ロード・イ
ネーブル（ロード）信号を何時表明するかを決定するた
めに出力遊びカウンタ３８によって計数される個数の遊
びバイトを用いる６状態シーケンシヤル・マシンである
。出力ポインタ・ロード・イネーブル信号は、−時的ア
ドレス・メモリ２６によって提供される記憶済み入力ポ
インタ・アドレスを出力ポインタ値にロード（即ち、こ
のアドレスでポインタ値をリセット）するために、リセ
ット状態マシン４８によって出力ポインタ２４に与えら
れる。出力ポインタ２４のリセットにより、後続フレー
ムに対する開始用区切り文字を含んでいるエラスティシ
ティ・バッファ２０内の記憶素子が選択される。即ち、
本発明の実施例においては、制御信号は出力ポインタ・
ロード・イネーブル信号に対応する。リセット状態マシ
ン４８によるロード信号の表明により、開始用区切り文
字がエラスティシティ・バッファ２０から下流ノードへ
伝送される。

第４図に示すように、リセット状態マシン４８は３つの
フリップフロップ５０Ａないし５０Ｃを有しており、こ
れらフリップフロップは現在状態を指示する３つのリセ
ット状態マシン（Ｒ５）信号を提供する。リセット状態
ビット信号はＡＮＤゲート５２に与えられ、このＡＮＤ
ゲートは、リセット状態マシン４８が状態１００になっ
ているときに出力ポインタ・ロード・イネーブル信号を
表明する。フリップフロップ５０Ａないし５０Ｇへの入
力は論理回路５４によって与えられる。この論理回路は
、シンクロナイザ１８から与えられる出力制御装置イネ
ーブル・フラグ信号、並びに、出力遊びカウンタ３８に
よって与えられる出力遊び計数及び出力遊び計数フラグ
信号に応答する。

第５図に示すように、リセット状態マシン４８は、出力
制御装置イネーブル・フラグ信号が表明されるまでは、
通例、遊び状態０００においてループ動作する。０ＣＥ
Ｆの表明に応答して、出力遊び計数信号はローカル・バ
イト・クロックの次の立上り縁においてサンプリングさ
れる。

０ＣＥＦ信号が表明され、そして出力遊び計数８信号が
セットされていると、状態マシン４８は状態１００へ進
む。前述したように、０ＩＣＦＢ信号は、８つまたはそ
れ以上の遊びバイトが下流ノードへ伝送されつつあると
いうことを指示する。

（このときには７つだけの遊びバイトが事実上検出され
ているのであるが、リセット状態マシン４８が遊び状態
０００へ戻る前に追加の遊びバイトが伝送される。）リ
セット状態ＯＯＯ中に、ロー信号が出力ポインタ２４へ
出力される。出力ポインタ２４はローカル・バイト・ク
ロック信号の立下り縁によって駆動され、従って、リセ
ット状態マシン４日がリセット状態１００になった後に
続くローカル・バイト・クロック信号の立下り縁におい
て後続フレームに対する開始用区切り文字を含んでいる
記憶素子を選択する。８遊びバイトの計数は遊びバイト
の高スレショルド数よりも多い。このスレショルド数は
、好ましくは、７バイトに等しく設定されるのである。

従って、第２表に示すように、最小エラスティシティ・
バッファ遅延は５ビツトに留まり、後続フレームに対す
る開始用区切り文字は出力制御装置３０によって遅延さ
せられることはない。

８つまたはそれ以上の遊びバイトが下流ノードへ伝送さ
れていないときには、リセット状態マシン４８は、後続
フレームに対する開始用区切り文字の受信を指示する０
ＣＥＦ信号に応答して状態０００から状態００１へ進む
。リセット状態マシン４８は１バイト時間にわたって状
態００１に留まっており、そして、７つの遊びバイトが
下流ノードへ伝送されつつあるということを指示する出
力遊び計数フラグ７信号が表明されているかどうかをモ
ニタする。

７つの遊びバイトが下流ノードへ伝送されつつある場合
には、状態マシン４８は状５ｏｏ１からリセット状態１
００へ進み、次いで、前述した仕方で動作する。高スレ
ショルド数の７遊びバイ１−が下流ノードへ伝送されつ
つある場合には、ロード信号は出力制御装置３０によっ
て表明されず、下流ノードへの開始用区切り文字の伝送
を第２の時間にわたって遅延させる。リセット状態マシ
ン４８はリセット状態１００になる前に状態００１へ進
まなければならないから、開始用区切り文字の伝送は、
８つまたそそれ以上の遊びバイトが伝送されつつあると
いう状態に比べ、更に１バイト時間にわたって遅延させ
られる。第２表に示すように、７つの遊びバイトが伝送
されつつあるときには最小エラスティシティ・バッファ
遅延は１５ビツトである。

６遊びバイトしか出力遊びカウンタ３８によって計数さ
れない場合には、リセット状態マシン４８は状態００１
から状態０１１へ進んでそこに１バイト時間にわたって
留まり、次いで状態１１１へ進んでそこに更に１バイト
時間にわたって留まる。好ましくは低スレショルド数に
対応する６遊びバイトが下流ノードへ伝送されつつある
ということを出力遊び計数信号が指示すると、リセ７）
状態マシン４８は状態１１１からリセット状態１００へ
進むことができる。即ち、低スレショルド数の６遊びバ
イトが下流ノードへ伝送されつつあるということを指示
する遊びバイト計数に応答して、リセット状態マシン４
８はロード信号を表明せず、下流ノードへの開始用区切
り文字の伝送を、第２の時間よりも長い第１の時間にわ
たって遅延させる。リセット状態マシン４８は、該マシ
ンがリセット状態１００になって制御信号を表明する前
に追加の２つの状態になることが必要である。これは第
２表に示す処理に対応するものであり、６の遊びバイト
計数の結果、７遊びバイトが下流ノードへ伝送されつつ
あるときの最小遅延よりも２バイト時間長い最小遅延と
なる。

６よりも少ない遊びバイトが下流ノードへ伝送されつつ
あるということを出力遊びカウンタ３８が指示すると、
状態マシン４８は状Ｅｌ　１１から状ＳＺＯへ進んでそ
こに１バイト時間留まる。

２またはそれ以上の遊びバイトが下流ノードへ伝送され
つつある限りは、また出力ポインタ値が記憶済み入力ポ
インタ・アドレスに等しいならば、リセット状態マシン
４８はリセット状ｓｇ　１００へ進む。この状態におい
て、リセット状態マシン４８は、遊び状態ＯＯＯからリ
セット状態１００へ進む前に、更に４つの状態になる。

即ち、５またはそれ以下に等しい低スレショルド数の遊
びバイトが下流ノードへ伝送されつつあるときには、開
始用区切り文字の伝送は更に１バイト時間遅延させられ
る。第２表に示すように、最小エラスティシティ・バッ
ファ遅延は、６よりも少ない遊びバイトが下流ノードへ
伝送されつつあるときには、４５ビツトである。

異常な状態においては、リセット状態マシン４８は、１
遊びバイトの検出もなしに、最初の状ａｏｏｏを離れて
状態１１０となる可能性がある。

これは、入力ポインタ及び出力ポインタがそれらの最初
の間隔から遠くドリフトしていると生ずる可能性がある
。この状態においては、リセット状態マシン４８がリセ
ット状態１００になるとデータが中継器ノード１０によ
って削除される。従って、１つの遊びバイトが検出され
ていないと、及び出力ポインタ値が記憶済み入力ポイン
タ・アドレスに等しくないと、状態マシン４８は状態１
１０から最初の状ｓｏ　ｏ　ｏへ直接進み、リセットは
行なわれない。。

本発明の出力制御装置及び中継器ノードにおいては、制
御手段及び伝送手段に接続された手段が設けられており
、開始用区切り文字の出力準備ができていることを指示
する等値信号が受信されるときに制御信号の表明解除に
応答して追加の遊びバイトを下流ノードへ伝送するよう
になっている。

本実施例においては、追加の遊びバイトを伝送するため
の手段は、第６図に示すフォース遊び状態マシン５６に
対応する。フォース遊び状態マシン５６の機能を第７図
の状態図に示す。

第６図に示すように、フォース遊び状態マシン５６は、
出カフオース遊び状態ビット信号Ｓを提供するフリップ
フロップ５８Ａ、５８Ｂを有する４状態マシンである。

（第６図において、信号ＳＯは最上位ビットに対応し、
信号Ｓ１は最下位ビットに対応する。）出力側′ａ装置
３０をして追加の遊びバイトを下流ノードへ伝送せしめ
るため、フォース遊び状態マシン５６によってフォース
Ｆ信号を発生する。フォース遊び状態マシン５６は論理
回路６０を有しており、この論理回路は、フリップフロ
ップ５８Ａ、５８Ｂからのフォース遊び状態ビット信号
、シンクロナイザ１８からの出力制御装置イネーブル・
フラグ信号、及び出力ポインタ２４によって表明される
等値信号に応答してフォース信号を出力し、エラスティ
シティ・バッファ２０が後続フレーム内の最初のバイト
（即ち、開始用区切り文字）を提供する準備ができてい
るということを指示する。フリップフロップ５８Ａ、５
８Ｂによって出力されるフォース遊び状態ビットを設定
するためにフォース遊び状態マシン５６内に論理回路６
２が設けられている。

第７図に示すように、下流ノードへ伝送されつつある遊
びバイトの数が成るスレショルド数であるかまたはそれ
以下であるということを出力遊びカウンタ３８からの出
力遊び計数信号が指示するので後続フレーム内の最初の
バイトの伝送が遅延するときには、遊びバイトをプリア
ンブルに加えるためにフォース遊び状態マシン５６はリ
セット状態マシン４８と共に動作する。０ＣＥＦ信号が
表面されて後続フレーム内の最初のバイトの受信を指示
する時には、フォース遊び状態マシン５６は等値信号を
モニタし、エラスティシティ・バッファが後続フレーム
内の最初のバイト（即ち、開始用区切り文字）を提供す
る準備ができているかどうかを測定する。即ち、正常状
態００においては、０ＣＥＦ信号及び等値信号の両方が
表明されれば（状態０１及び１０）論理回路６０はフォ
ース信号を表明する。リセット状態マシン４８がそのリ
セット状６１００になると、出力ポインタ・ロード・イ
ネーブル信号が表明され、後続フレームの開始用区切り
文字の伝送が可能となる。即ち、ロード信号がリセット
状態マシン４８によって表明された後、フォース遊び状
態マシン５６はその正常状態ＯＯに戻る。

０ＣＥＦ信号が表明されて後続フレームに対する開始用
区切り文字の受信を指示するが、等値信号が表明されな
い（出力ポインタ値が記憶済み入力ポインタ・アドレス
に対応しないということを指示する）ときには、フォー
ス遊び状態マシン５６は正常状態ＯＯから待ち状態１１
へ進む。

エラスティシティ・バッファ２０が開始用区切り文字提
供の準備ができているということを等値信号の表明が指
示する場合を除き、フォース遊び状態マシン５６が待ち
状態になっていると、フォース信号はフォース遊び状態
マシン５Ｇによって表明されない。リセット状態マシン
４８がそのリセット状ａｉｏｏになると（または、１つ
の遊びバイトも検出されていないためにその初期状態０
００へ戻ると）、フォース遊び状態マシン５６は待ち状
態１１から正常状態００へ戻る。或いはまた、エラステ
ィシティ・バッファ２０は開始用区切り文字提供の準備
ができているが、開始用区切り文字の伝送が遅延してい
るためにリセット状態マシン４８がまだそのリセット状
態１００になっていない場合には、フォース遊び状態マ
シン５６は待ち状［１１からフォース状態１０へ進む。

フォース遊び状態マシン５６が一旦フオース状態ｌＯに
なると、該マシンは、リセット状態マシン４８がそのリ
セット状態１００になってロード信号を表明するまで（
または、１つの遊びバイトも検出されていないためにリ
セット状態マシン５６がその初期状態へ戻ると）、フォ
ース信号を表明し続ける。

出力ポインタ・ロード・イネーブル信号がリセット状態
マシン４８によって表明されつつあるのと同時に出力ポ
インタ値が記憶済み入力ポインタ・アドレスに対応する
と、フォース遊び状態マシン５６は一時的状態０１へ進
むことができる。これらの状態の下で、後続フレームに
対する開始用区切り文字が再び出力されるのを防止する
ためにフォース信号がリセット状態マシン５６によって
表明される。

出力制御装置３０に対する出力論理回路６４の実施例を
第８図に示す。エラスティシティ・バッファ２０からの
バッファアウト・データはＯＲゲト６６Ａないし６６Ｊ
に入力される。これらＯＲゲートの各々はまたフォース
信号を第２の入力として受信する。次いで、ＯＲゲート
６６Ａないし６６Ｊは出力データを出カバソファ２８に
与える。

制御手段が、後続フレームに対する開始用区切り文字の
伝送を遅延させると、フォース信号がフォース遊び状態
マシン５６によってＯＲゲート６６Ａないし６６Ｊに与
えられる。このようになると、出力制御装置３０によっ
て提供される出力データは遊びライン状態に「強制的に
ｊならせられる。これは、ＦＤＤ　Ｉネットワークにお
いて、５ビツト・コード・グループ１１１１１に対応す
る。

出力論理回路６４によって遊びバイトを提供させると、
後続フレームに対する開始用区切り文字の伝送が遅延し
ている場合に追加の遊びバイトがプリアンブルに加えら
れる。このようにして、フレーム間ギャップが拡張させ
られる。

当業者には明かなように、本発明の範囲及び精神を逸脱
することなしに本発明の出力制御装置及び中継器ノード
において種々の変形及び変更を行なうことができる。−
例をあげると、前述した処理を、他の回路素子を用いて
、または他のソフトウヱ７を用いても実施することがで
きる。また、ノードを種々の形式のデータ通信システム
内に包含させることもできる。また、単位は、バイトで
はなく、ビットまたはシンボルであってもよい。

即ち、本発明においては、特許請求の範囲に記載のごと
き本発明の範囲内で種々の変形及び変更が可能である。

【図面の簡単な説明】

第１図は中継器ノードのブロック線図、第２図は遊び検
出回路の略図、第３図は出力遊びカウンタの略図、第４
図はリセット状態マシンの略図、第５図はリセット状態
マシンに対する状態図、第６図はフォース遊び状態マシ
ンの略図、第７図はフォース遊び状態マシンに対する状
態図、第８図は出力制御装置のための出力論理回路の略
図である。 ２・・・・・・ローカル・クロック、 ４・・・・・・フレーマ、 ６・・・・・・入力制御装置、 ８・・・・・・シンクロナイザ、 ０・・・・・・エラスティシティ・バッファ、２・・・
・・・入力ポインタ、 ４・・・・・・出力ポインタ、 ６・・・・・・アドレス・メモリ、 ８・・・・・・出カバソファ、 ０・・・・・・出力制御装置、 ２・・・・・・遊び検出回路、 ８・・・・・・出力遊びカウンタ、 ８・・・・・・リセット状態マシン、 ４．６０．６２・・・・・・論理回路、６・・・・・・
フォース遊び状態マシン、４・・・・・・出力論理回路
。 図

Claims (1)

1. 【特許請求の範囲】 １、データ通信システム内のデータ転送を制御するため
   の中継器ノードにおける出力制御装置において、前記デ
   ータ通信システムは、データのフレームを転送元ノード
   から転送先ノードへ複数の中継器ノードを通じて転送す
   るためのネットワーク内に接続された複数のノードを含
   んでおり、前記中継器ノードは、上流ノードからのフレ
   ーム内の複数のバイトを受信し、前記複数のバイトをエ
   ラスティシティ・バッファに記憶し、及び前記フレーム
   内の複数のバイトを下流ノードへ伝送し、先行フレーム
   の最後のバイト及び後続フレームに対する開始用区切り
   文字は少なくとも最小数の遊びバイトを含むプリアンブ
   ルによって分離され、前記ネットワーク内の各ノードは
   独立ローカル・クロックによって動作させられ、前記中
   継器ノードは入力制御装置を含んでおり、 ローカル・クロック信号に応答してバイトを前記下流ノ
   ードへ伝送するため、前記エラスティシティ・バッファ
   に接続された手段と、 遊びバイトが前記下流ノードへ伝送されつつあることを
   指示するため、前記伝送手段に接続された手段と、 前記下流ノードへ伝送されつつある遊びバイトの数を計
   数するため、前記遊びバイト指示手段に接続された手段
   と、 スレショルド数よりも多くの遊びバイトが前記下流ノー
   ドへ伝送されつつあるということを指示する遊びバイト
   計数に応答して前記下流ノードへの前記開始用区切り文
   字の伝送を可能にするために制御信号を表明するため、
   及び、前記スレショルド数の遊びバイトが前記下流ノー
   ドへ伝送されつつあるということを指示する遊びバイト
   計数に応答して前記開始用区切り文字の伝送を遅延させ
   るために制御信号を表明しないため、前記計数手段に接
   続され、及び前記後続フレームに対する開始用区切り文
   字の受信についての前記入力制御装置からの指示に応答
   する制御手段と、 等値信号が受信されて前記開始用区切り文字の出力準備
   ができていることを指示する時に前記制御信号の表明解
   除に応答して前記下流ノードへ追加の遊びバイトを伝送
   するため、前記制御手段及び前記伝送手段に接続された
   手段とを備えて成る出力制御装置。 ２、ネットワークはトークン・リングを具備している請
   求項１記載の出力制御装置。 ３、ネットワークはファイバ分散形データ・インタフェ
   ース（ＦＤＤＩ）ネットワークを具備している請求項２
   記載の出力制御装置。 ４、遊びバイトの最小数は６である請求項３記載の出力
   制御装置。 ５、制御手段は状態マシンを具備している請求項３記載
   の出力制御装置。 ６、追加の遊びバイトを伝送するための手段は状態マシ
   ンを具備している請求項３記載の出力制御装置。 ７、制御手段は状態マシンを具備している請求項１記載
   の出力制御装置。 ８、追加の遊びバイトを伝送するための手段は状態マシ
   ンを具備している請求項１記載の出力制御装置。 ９、データ通信システム内のデータ転送を制御するため
   の中継器ノードにおける出力制御装置において、前記デ
   ータ通信システムは、データのフレームを転送元ノード
   から転送先ノードへ複数の中継器ノードを通じて転送す
   るためのネットワーク内に接続された複数のノードを含
   んでおり、前記中継器ノードは、上流ノードからのフレ
   ーム内の複数のバイトを受信し、前記複数のバイトをエ
   ラスティシティ・バッファに記憶し、及び前記フレーム
   内の複数のバイトを下流ノードへ伝送し、先行フレーム
   の最後のバイト及び後続フレームに対する開始用区切り
   文字は少なくとも最小数の遊びバイトを含むプリアンブ
   ルによって分離され、前記ネットワーク内の各ノードは
   独立ローカル・クロックによって動作させられ、前記中
   継器ノードは入力制御装置を含んでおり、 ローカル・クロック信号に応答してバイトを前記下流ノ
   ードへ伝送するため、前記エラスティシティ・バッファ
   に接続された手段と、 遊びバイトが前記下流ノードへ伝送されつつあることを
   指示するため、前記伝送手段に接続された手段と、 前記下流ノードへ伝送されつつある遊びバイトの数を計
   数するため、前記遊びバイト指示手段に接続された手段
   と、 高スレショルド数よりも多くの遊びバイトが前記下流ノ
   ードへ伝送されつつあるということを指示する遊びバイ
   ト計数に応答して前記下流ノードへの前記開始用区切り
   文字の伝送を可能にするために制御信号を表明するため
   、及び、低スレショルド数の遊びバイトが前記下流ノー
   ドへ伝送されつつあるということを指示する遊びバイト
   計数に応答して第１の時間にわたって前記開始用区切り
   文字の伝送を遅延させるために制御信号を表明しないた
   め、及び、前記高スレショルド数の遊びバイトが前記下
   流ノードへ伝送されつつあるということを指示する遊び
   バイト計数に応答して第２の時間にわたって前記開始用
   区切り文字の伝送を遅延させるために制御信号を表明し
   ないため、前記計数手段に接続され、及び前記後続フレ
   ームに対する開始用区切り文字の受信についての前記入
   力制御装置からの指示に応答する制御手段と、 等値信号が受信されて前記開始用区切り文字の出力準備
   ができていることを指示する時に前記第１及び第２の時
   間中における前記制御信号の表明解除に応答して前記下
   流ノードへ追加の遊びバイトを伝送するため、前記制御
   手段及び前記伝送手段に接続された手段とを備えて成る
   出力制御装置。 １０、ネットワークはトークン・リングを具備している
   請求項９記載の出力制御装置。 １１、ネットワークはファイバ分散形データ・インタフ
   ェース（ＦＤＤＩ）ネットワークを具備している請求項
   １０記載の出力制御装置。 １２、遊びバイトの最小数は６である請求項１１記載の
   出力制御装置。 １３、遊びバイトの低スレショルド数は６である請求項
   １２記載の出力制御装置。 １４、遊びバイトの高スレショルド数は７である請求項
   １３記載の出力制御装置。 １５、遊びバイトの高スレショルド数は７である請求項
   １２記載の出力制御装置。 １６、制御手段は状態マシンを具備している請求項１１
   記載の出力制御装置。 １７、追加の遊びバイトを伝送するための手段は状態マ
   シンを具備している請求項１１記載の出力制御装置。 １８、制御手段は状態マシンを具備している請求項９記
   載の出力制御装置。 １９、追加の遊びバイトを伝送するための手段は状態マ
   シンを具備している請求項９記載の出力制御装置。 ２０、データのフレームを転送元ノードから転送先ノー
   ドへ中継器ノードを通じて転送するためのネットワーク
   内に接続された複数のノードを含んでいるデータ通信シ
   ステムにおける中継器ノードにおいて、前記中継器ノー
   ドは、上流ノードからのフレーム内の複数のバイトを受
   信し、及び前記フレーム内の複数のバイトを下流ノード
   へ伝送し、先行フレームの最後のバイト及び後続フレー
   ムに対する開始用区切り文字は少なくとも最小数の遊び
   バイトを含むプリアンブルによって分離され、前記ネッ
   トワーク内の各ノードは独立ローカル・クロックによっ
   て動作させられるようになっており、 ローカル・クロック信号を発生するための手段と、 前記上流ノードから伝送されるバイトを受信するための
   手段と、 前記後続フレームに対する開始用区切り文字の受信を指
   示するため、前記受信手段に接続された入力制御手段と
   、 前記上流ノードから受信される複数のバイトを記憶する
   ため、及び前記記憶された各バイトを前記ローカル・ク
   ロック信号に応答して先入れ先出し順に順々に出力する
   ため、前記受信手段に接続され及び複数の記憶素子を含
   むエラスティシティ・バッファ手段と、 前記ローカル・クロック信号に応答して下流ノードヘバ
   イトを伝送するため、前記エラスティシティ・バッファ
   手段に接続された手段と、遊びバイトが前記下流ノード
   へ伝送されつつあることを指示するため、前記伝送手段
   に接続された手段と、 前記下流ノードへ伝送されつつある遊びバイトの数を計
   数するため、前記遊びバイト指示手段に接続された手段
   と、 等値信号を提供して前記後続フレームに対する開始用区
   切り文字の出力準備ができていることを指示するため、
   前記エラスティシティ・バッファ手段に接続された手段
   と、 スレショルド数よりも多くの遊びバイトが前記下流ノー
   ドへ伝送されつつあるということを指示する遊びバイト
   計数に応答して前記下流ノードへの前記開始用区切り文
   字の伝送を可能にするために制御信号を表明するため、
   及び、前記スレショルド数の遊びバイトが前記下流ノー
   ドへ伝送されつつあるということを指示する遊びバイト
   計数に応答して前記開始用区切り文字の伝送を遅延させ
   るために制御信号を表明しないため、前記計数手段及び
   前記制御手段に接続され、及び前記後続フレームに対す
   る開始用区切り文字の受信に応答する制御手段と、 前記等値信号が受信されて前記開始用区切り文字の出力
   準備ができていることを指示する時に前記制御信号の表
   明解除に応答して前記下流ノードへ追加の遊びバイトを
   伝送するため、前記制御手段及び前記伝送手段に接続さ
   れた手段とを備えて成る中継器ノード。 ２１、ネットワークはトークン・リングを具備している
   請求項２０記載の中継器ノード。 ２２、ネットワークはファイバ分散形データ・インタフ
   ェース（ＦＤＤＩ）ネットワークを具備している請求項
   ２１記載の中継器ノード。 ２３、遊びバイトの最小数は６である請求項２２記載の
   中継器ノード。 ２４、制御手段は状態マシンを具備している請求項２２
   記載の中継器ノード。 ２５、追加の遊びバイトを伝送するための手段は状態マ
   シンを具備している請求項２２記載の中継器ノード。 ２６、制御手段は状態マシンを具備している請求項２０
   記載の中継器ノード。 ２７、追加の遊びバイトを伝送するための手段は状態マ
   シンを具備している請求項２０記載の中継器ノード。 ２８、データのフレームを転送元ノードから転送先ノー
   ドへ中継器ノードを通じて転送するためのネットワーク
   内に接続された複数のノードを含んでいるデータ通信シ
   ステムにおける中継器ノードにおいて、前記中継器ノー
   ドは、上流ノードからのフレーム内の複数のバイトを受
   信し、及び前記フレーム内の複数のバイトを下流ノード
   へ伝送し、先行フレームの最後のバイト及び後続フレー
   ムに対する開始用区切り文字は少なくとも最小数の遊び
   バイトを含むプリアンブルによって分離され、前記ネッ
   トワーク内の各ノードは独立ローカル・クロックによっ
   て動作させられるようになっており、 ローカル・クロック信号を発生するための手段と、 前記上流ノードから伝送されるバイトを受信するための
   手段と、 前記後続フレームに対する開始用区切り文字の受信を指
   示するため、前記受信手段に接続された入力制御手段と
   、 前記上流ノードから受信される複数のバイトを記憶する
   ため、及び前記記憶された各バイトを前記ローカル・ク
   ロック信号に応答して先入れ先出し順に順々に出力する
   ため、前記受信手段に接続され及び複数の記憶素子を含
   むエラスティシティ・バッファ手段と、 前記ローカル・クロック信号に応答して下流ノードヘバ
   イトを伝送するため、前記エラスティシティ・バッファ
   手段に接続された手段と、遊びバイトが前記下流ノード
   へ伝送されつつあることを指示するため、前記伝送手段
   に接続された手段と、 前記下流ノードへ伝送されつつある遊びバイトの数を計
   数するため、前記遊びバイト指示手段に接続された手段
   と、 等値信号を提供して前記後続フレームに対する開始用区
   切り文字の出力準備ができていることを指示するため、
   前記エラスティシティ・バッファ手段に接続された手段
   と、 高スレショルド数よりも多くの遊びバイトが前記下流ノ
   ードへ伝送されつつあるということを指示する遊びバイ
   ト計数に応答して前記下流ノードへの前記開始用区切り
   文字の伝送を可能にするために制御信号を表明するため
   、低スレショルド数の遊びバイトが前記下流ノードへ伝
   送されつつあるということを指示する遊びバイト計数に
   応答して第１の時間にわたって前記開始用区切り文字の
   伝送を遅延させるために制御信号を表明しないため、及
   び、前記高スレショルド数の遊びバイトが前記下流ノー
   ドへ伝送されつつあるということを指示する遊びバイト
   計数に応答して第２の時間にわたって前記開始用区切り
   文字の伝送を遅延させるために制御信号を表明しないた
   め、前記計数手段及び前記入力制御手段に接続され、及
   び前記後続フレームに対する開始用区切り文字の受信に
   応答する制御手段と、 前記等値信号が受信されて前記開始用区切り文字の出力
   準備ができていることを指示する時に前記第１及び第２
   の時間中における前記制御信号の表明解除に応答して前
   記下流ノードへ追加の遊びバイトを伝送するため、前記
   制御手段及び前記伝送手段に接続された手段とを備えて
   成る中継器ノード。 ２９、ネットワークはトークン・リングを具備している
   請求項２８記載の中継器ノード。 ３０、ネットワークはファイバ分散形データ・インタフ
   ェース（ＦＤＤＩ）ネットワークを具備している請求項
   ２９記載の中継器ノード。 ３１、遊びバイトの最小数は６である請求項３０記載の
   中継器ノード。 ３２、遊びバイトの低スレショルド数は６である請求項
   ３１記載の中継器ノード。 ３３、遊びバイトの高スレショルド数は７である請求項
   ３２記載の中継器ノード。 ３４、遊びバイトの高スレショルド数は７である請求項
   ３１記載の中継器ノード。 ３５、制御手段は状態マシンを具備している請求項３０
   記載の中継器ノード。 ３６、追加の遊びバイトを伝送するための手段は状態マ
   シンを具備している請求項３０記載の中継器ノード。 ３７、制御手段は状態マシンを具備している請求項２８
   記載の中継器ノード。 ３８、追加の遊びバイトを伝送するための手段は状態マ
   シンを具備している請求項２８記載の中継器ノード。 ３９、データ通信システム内のデータ転送を制御するた
   めの方法において、前記データ通信システムは、データ
   のフレームを転送元ノードから転送先ノードへ複数の中
   継器ノードを通じて転送するためのネットワーク内に接
   続された複数のノードを含んでおり、前記中継器ノード
   は、上流ノードからのフレーム内の複数のバイトを受信
   し、前記複数のバイトをエラスティシティ・バッファに
   記憶し、及び前記フレーム内の複数のバイトを下流ノー
   ドへ伝送し、先行フレームの最後のバイト及び後続フレ
   ームに対する開始用区切り文字は少なくとも最小数の遊
   びバイトを含むプリアンブルによって分離され、前記ネ
   ットワーク内の各ノードは独立ローカル・クロックによ
   って動作させられ、この方法は前記中継器ノード内の出
   力制御装置によって実行されるようになっており、 ローカル・クロック信号に応答してバイトを前記下流ノ
   ードへ伝送する段階と、 遊びバイトが前記下流ノードへ伝送されつつあることを
   指示する段階と、 前記下流ノードへ伝送されつつある遊びバイトの数を計
   数する段階と、 スレショルド数よりも多くの遊びバイトが前記下流ノー
   ドへ伝送されつつあるということを指示する遊びバイト
   計数に応答して前記下流ノードへの前記開始用区切り文
   字の伝送を可能にするために前記後続フレームに対する
   開始用区切り文字の受信後に制御信号を表明する段階と
   、前記スレショルド数の遊びバイトが前記下流ノードへ
   伝送されつつあるということを指示する遊びバイト計数
   に応答して前記開始用区切り文字の伝送を遅延させるた
   めに前記後続フレームに対する開始用区切り文字の受信
   後に前記制御信号の表明を遅延させる段階と、 等値信号が受信されて前記開始用区切り文字の出力準備
   ができていることを指示するときに前記制御信号の表明
   解除に応答して前記下流ノードへ追加の遊びバイトを伝
   送する段階とを有するデータ転送制御方法。 ４０、ネットワークはトークン・リングを具備している
   請求項３９記載のデータ転送制御方法。 ４１、ネットワークはファイバ分散形データ・インタフ
   ェース（ＦＤＤＩ）ネットワークを具備している請求項
   ４０記載のデータ転送制御方法。 ４２、遊びバイトの最小数は６である請求項４１記載の
   データ転送制御方法。 ４３、データ通信システム内のデータ転送を制御するた
   めの方法において、前記データ通信システムは、データ
   のフレームを転送元ノードから転送先ノードへ複数の中
   継器ノードを通じて転送するためのネットワーク内に接
   続された複数のノードを含んでおり、前記中継器ノード
   は、上流ノードからのフレーム内の複数のバイトを受信
   し、前記複数のバイトをエラスティシティ・バッファに
   記憶し、及び前記フレーム内の複数のバイトを下流ノー
   ドへ伝送し、先行フレームの最後のバイト及び後続フレ
   ームに対する開始用区切り文字は少なくとも最小数の遊
   びバイトを含むプリアンブルによって分離され、前記ネ
   ットワーク内の各ノードは独立ローカル・クロックによ
   って動作させられ、この方法は前記中継器ノード内の出
   力制御装置によって実行されるようになっており、 ローカル・クロック信号に応答してバイトを前記下流ノ
   ードへ伝送する段階と、 遊びバイトが前記下流ノードへ伝送されつつあることを
   指示する段階し、 前記下流ノードへ伝送されつつある遊びバイトの数を計
   数する段階と、 高スレショルド数よりも多くの遊びバイトが前記下流ノ
   ードへ伝送されつつあるということを指示する遊びバイ
   ト計数に応答して前記下流ノードへの前記開始用区切り
   文字の伝送を可能にするために前記後続フレームに対す
   る開始用区切り文字の受信後に制御信号を表明する段階
   と、 低スレショルド数の遊びバイトが前記下流ノードへ伝送
   されつつあるということを指示する遊びバイト計数に応
   答して第１の時間にわたって前記開始用区切り文字の伝
   送を遅延させるために前記後続フレームに対する開始用
   区切り文字の受信後に前記制御信号の表明を遅延させる
   段階と、 前記高スレショルド数の遊びバイトが前記下流ノードへ
   伝送されつつあるということを指示する遊びバイト計数
   に応答して第２の時間にわたって前記開始用区切り文字
   の伝送を遅延させるために前記後続フレームに対する前
   記開始用区切り文字の受信後に前記制御信号の表明を遅
   延させる段階と、 等値信号が受信されて前記開始用区切り文字の出力準備
   ができていることを指示する時に前記第１及び第２の時
   間中に前記制御信号の表明解除に応答して追加の遊びバ
   イトを前記下流ノードへ伝送する段階とを有するデータ
   転送制御方法。 ４４、ネットワークはトークン・リングを具備している
   請求項４３記載のデータ転送制御方法。 ４５、ネットワークはファイバ分散形データ・インタフ
   ェース（ＦＤＤＩ）ネットワークを具備している請求項
   ４４記載のデータ転送制御方法。 ４６、遊びバイトの最小数は６である請求項４５記載の
   データ転送制御方法。 ４７、遊びバイトの低スレショルド数は６である請求項
   ４６記載のデータ転送制御方法。 ４８、遊びバイトの高スレショルド数は７である請求項
   ４７記載のデータ転送制御方法。 ４９、遊びバイトの高スレショルド数は７である請求項
   ４６記載のデータ転送制御方法。 ５０、データ通信システム内のデータ転送を制御するた
   めの方法において、前記データ通信システムは、データ
   のフレームを転送元ノードから転送先ノードへ複数の中
   継器ノードを通じて転送するためのネットワーク内に接
   続された複数のノードを含んでおり、前記中継器ノード
   は、上流ノードからのフレーム内の複数のバイトを受信
   し、及び前記フレーム内の複数のバイトを下流ノードへ
   伝送し、先行フレームの最後のバイト及び後続フレーム
   に対する開始用区切り文字は少なくとも最小数の遊びバ
   イトを含むプリアンブルによって分離され、前記ネット
   ワーク内の各ノードは独立ローカル・クロックによって
   動作させられ、この方法は前記中継器ノードによって実
   行されるようになっており、 ローカル・クロック信号を発生する段階と、前記上流ノ
   ードから伝送されるバイトを受信する段階と、 前記後続フレームに対する開始用区切り文字の受信を指
   示する段階と、 前記上流ノードから受信された複数のバイトを、複数の
   記憶素子を含むエラスティシティ・バッファに記憶する
   段階と、 前記記憶された各バイトを、前記ローカル・クロック信
   号に応答して前記エラスティシティ・バッファから先入
   れ先出し順に順々に出力する段階と、 前記ローカル・クロック信号に応答して前記下流ノード
   へバイトを伝送する段階と、 遊びバイトが前記下流ノードへ伝送されつつあることを
   指示する段階と、 前記下流ノードへ伝送されつつある遊びバイトの数を計
   数する段階と、 等値信号を提供して前記後続フレームに対する開始用区
   切り文字の出力準備ができていることを指示する段階と
   、 スレショルド数よりも多くの遊びバイトが前記下流ノー
   ドへ伝送されつつあるということを指示する遊びバイト
   計数に応答して前記下流ノードへの前記開始用区切り文
   字の伝送を可能にするために前記後続フレームに対する
   前記開始用区切り文字の受信後に制御信号を表明をする
   段階と、 前記スレショルド数の遊びバイトが前記下流ノードへ伝
   送されつつあるということを指示する遊びバイト計数に
   応答して前記開始用区切り文字の伝送を遅延させるため
   に前記後続フレームに対する開始用区切り文字の受信後
   に前記制御信号の表明を遅延させる段階と、 前記等値信号が受信されて前記開始用区切り文字の出力
   準備ができていることを指示する時に前記制御信号の表
   明解除に応答して前記下流ノードへ追加の遊びバイトを
   伝送する段階とを有するデータ転送制御方法。 ５１、ネットワークはトークン・リングを具備している
   請求項５０記載のデータ転送制御方法。 ５２、ネットワークはファイバ分散形データ・インタフ
   ェース（ＦＤＤＩ）ネットワークを具備している請求項
   ５１記載のデータ転送制御方法。 ５３、遊びバイトの最小数は６である請求項５２記載の
   データ転送制御方法。 ５４、データ通信システム内のデータ転送を制御するた
   めの方法において、前記データ通信システムは、データ
   のフレームを転送元ノードから転送先ノードへ複数の中
   継器ノードを通じて転送するためのネットワーク内に接
   続された複数のノードを含んでおり、前記中継器ノード
   は、上流ノードからのフレーム内の複数のバイトを受信
   し、及び前記フレーム内の複数のバイトを下流ノードへ
   伝送し、先行フレームの最後のバイト及び後続フレーム
   に対する開始用区切り文字は少なくとも最小数の遊びバ
   イトを含むプリアンブルによって分離され、前記ネット
   ワーク内の各ノードは独立ローカル・クロックによって
   動作させられ、この方法は前記中継器ノードによって実
   行されるようになっており、 ローカル・クロック信号を発生する段階と、前記上流ノ
   ードから伝送されるバイトを受信する段階と、 前記後続フレームに対する開始用区切り文字の受信を指
   示する段階と、 前記上流ノードから受信された複数のバイトを、複数の
   記憶素子を含むエラスティシティ・バッファに記憶する
   段階と、 前記記憶された各バイトを、前記ローカル・クロック信
   号に応答して前記エラスティシティ・バッファから先入
   れ先出し順に順々に出力する段階と、 前記ローカル・クロック信号に応答して前記下流ノード
   ヘバイトを伝送する段階と、 遊びバイトが前記下流ノードへ伝送されつつあることを
   指示する段階と、 前記下流ノードへ伝送されつつある遊びバイトの数を計
   数する段階と、 等値信号を提供して前記後続フレームに対する開始用区
   切り文字の出力準備ができていることを指示する段階と
   、 高スレショルド数よりも多くの遊びバイトが前記下流ノ
   ードへ伝送されつつあるということを指示する遊びバイ
   ト計数に応答して前記下流ノードへの前記開始用区切り
   文字の伝送を可能にするために前記後続フレームに対す
   る前記開始用区切り文字の受信後に制御信号を表明をす
   る段階と、 低スレショルド数の遊びバイトが前記下流ノードへ伝送
   されつつあるということを指示する遊びバイト計数に応
   答して第１の時間にわたって前記開始用区切り文字の伝
   送を遅延させるために前記後続フレームに対する開始用
   区切り文字の受信後に前記制御信号の表明を遅延させる
   段階と、 前記高スレショルド数の遊びバイトが前記下流ノードへ
   伝送されつつあるということを指示する遊びバイト計数
   に応答して第２の時間にわたって前記開始用区切り文字
   の伝送を遅延させるために前記後続フレームに対する開
   始用区切り文字の受信後に前記制御信号の表明を遅延さ
   せる段階と、 前記等値信号が受信されて前記開始用区切り文字の出力
   準備ができていることを指示する時に前記第１及び第２
   の時間中に前記制御信号の表明解除に応答して前記下流
   ノードへ追加の遊びバイトを伝送する段階とを有するデ
   ータ転送制御方法。 ５５、ネットワークはトークン・リングを具備している
   請求項５４記載のデータ転送制御方法。 ５６、ネットワークはファイバ分散形データ・インタフ
   ェース（ＦＤＤＩ）ネットワークを具備している請求項
   ５５記載のデータ転送制御方法。 ５７、遊びバイトの最小数は６である請求項５６記載の
   データ転送制御方法。 ５８、遊びバイトの低スレショルド数は６である請求項
   ５７記載のデータ転送制御方法。 ５９、遊びバイトの高スレショルド数は７である請求項
   ５８記載のデータ転送制御方法。 ６０、遊びバイトの高スレショルド数は７である請求項
   ５７記載のデータ転送制御方法。