JPH0235838A - 不活性および活性情報ユニットの到着ストリームとともに用いられる平滑化装置、パケット間ギャップ長を制御するための方法、ならびに情報ユニットを搬送するためのネットワーク - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 関連の同時係属出願への相互参照 本出願にとって特に興味のある関連の同時係属出願はに
、アンナマーライ°（Ａｎｎａｍａｌａｉ）のために１
９８７年７月１５日に出願された「エンコーダーデコー
ダにおける受信機の同期化」（’Ｒｅｃｅｉｖｅｒ　　
　５ｙｎｃｈｒｏｎｉｚａｔｉｏｎ　　　ｉｎ　　　Ｅ
ｎｃｏｄｅｒ−Ｄｅｃｏｒｄｅｒ”）と題された米国出
願番号０７２，９５５（代理人名簿番号Ａ３６１）であ
る。この関連の出願は本出願の譲受人に譲渡されている
。

この出願はまたに、アンナマーライのために同時に出願
された「独立してクロックされたネットワークのための
平滑化装置のインプリメンテーションＪ　　（’Ｉｍｐ
ｌｅｍｅｎｔａｔｉｏｎ　　ｏｆＳｍｏｏｔｈｉｎｇ　
　Ａｐｐａｒａｔｕｓ　　Ｆｏｒ　　Ａｎ　　Ｉｎｄｅ
ｐｅｎｄｅｎｔｌｙ　　Ｃ１ｏｃｋｄ　　Ｎｅｔｗｏｒ
ｋ”と題された、代理人名簿番号ＡＭＤＩ　６５２７Ｍ
ＣＦ／ＷＳＷにも関連している。後者の出願もまた本発
明の譲受人に譲渡されている。

発明の分野 この発明は独立してクロックされたデジタルネットワー
クに関連し、かつより特定的には、異なるステーション
のクロック周波数における差による、インターパケット
ギャップから、あまりにも多いビット、バイトまたはニ
ブルの削除を避けるための装置に関する。

発明の背景 デジタルローカルエリアネットワークは同期クロッキン
グ方式を有するものおよび非同期クロッキング方式を有
するものに分類される。同期クロッキング方式を有する
ネットワークにおいては、１つのステーションがマスク
に指名されかつそれ自身のクロックを発生し、かつ他の
すべてのステーションは、たとえば位相ロックループ（
Ｐ　Ｌ　Ｌ）を用いて識別再生された入来信号からその
クロックを得る。独立してクロックされたネットワーク
としても参照される、非同期クロッキング方式を有する
ネットワークにおいて、各々のステーションはそれ自身
の内部使用のためにそれ自身のクロック信号を発生する
。内部クロック信号はまた下流の次のステーションにデ
ータを送信するために用いられる信号でありかつ、それ
ゆえ時々送信クロックＴｘとして参照される。ＡＮＳ　
Ｉ標準Ｘ３Ｔ９．５において、独立して発生されたクロ
ック信号の各々は、所定の名目上の周波数とわずか±５
０ｐｐｍ違う周波数を有するものとして特定される。独
立してクロックされたネットワークは、高速ファイバ分
配されたデータネットワークにおけるように、ＰＬＬジ
ッタが問題であるとき好まれる。この発明は独立してク
ロックされたネットワークに関する。

典型的に、トークンリングネットワークにおいてデータ
は、パケットまたはフレームの形でリングのまわりを通
過させられる。パケットおよびそれらの間の一時的ギャ
ップは、各々が２つの５ビット記号コードからなる複数
個の１０−ビットバイトに分割される。この発明は、細
分性のビットニブル（記号）またはバイトのレベルにお
いて適用するので、用語“情報ユニット”はここで、こ
れらの３つのレベルのどれかを参照するために用いられ
る。以下の論議から、細分性の中間レベルまたは細分性
の多記号または多バイトレベルにおいてこの発明を行な
うためにはただわずかな修正が必要でありそれゆえ用語
“情報ユニット”は細分性のどんな望ましいレベルに対
しても適用することが理解されるであろう。

記号はデータ記号（上位ビットは０である）または制御
記号（上位ビットは１である）であってもよい。各々の
パケットは“Ｊ“制御記号、続いて“Ｋ″制御記号から
なる開始デリミタによって始まりかつ“Ｔ″制御記号か
らなる終了デリミタによって終了する。成る状況におい
て、パケットは“Ｈ″制御記号で終了してもよい。もし
パケットが制御記号の代わりにデータ記号で終了するな
ら、それは“ストリップされたフレーム”とみなされか
つネットワークから削除されてもよい。様々な記号のた
めの通訳およびコーディング方式はＦＡＮＳ　Ｉ標準に
おいて規定されている。ＡＮＳＩ標準のこれらおよび他
の局面は関連の受信機同期化出願において述べられかつ
また米国特許番号４．６９２，８９４　ｒ弾性バッファ
のためのオーバフロー／アンプフロー検出」　（“Ｏｖ
ｅｒｆｌｏｗ／Ｕｎｄｅｒｆｌｏｗ　　Ｄｅｔｅｃｔｉ
ｏｎｆｏｒ　　Ｅｌａｓｔｉｃ　　Ｂｕｆｆｅｒ”）お
よび米国特許番号４，７０３．４８６　ｒ通信データ　
エンコーダ／デコーダ　コンポーネントシステムアーキ
テクチャＪ　　（’Ｃｏｍｍｕｎｉｃａｔｉｏｎ　　Ｄ
ａｔａ　　Ｅｎｃｏｄｅｒ／Ｄｅｃｏｒｄｅｒ　　Ｃｏ
ｍｐｏｎｅｎｔ　　Ｓｙｓｔｅｍ　　Ａｒｃｈｉ　ｔｅ
ｃｔｕｒｅ”　）においてもまた述べられている。これ
らの特許は両方ともベミス（Ｂｅｍｉｓ）に対して与え
られかつ本出願の譲受人に対して譲渡されている。関連
の受信機同期化出願およびベミス特許の両方はここにそ
っくりそのまま参照することにより援用されている。

ＡＮＳＩ標準がしばしばこの用語をストリップされたフ
レームを排除した態様で用いるとしても、ここで用いら
れる用語“パケット”および“フレム”はストリップさ
れたフレームを含むことが意図されている。

データパケットは典型的には、インターパケットギャッ
プ（ＩＰＧ）またはプリアンプルとして知られる時間期
間によってデータストリームにおいて互いに分離されて
いる。インターパケットギャップは通常、標準に従って
、各々５つの“１２ビツトからなるアイドル（“Ｉ”）
記号によって満たされている。通信状況の維持を助ける
ことのほかに、もし１ビット部分または全５ビット記号
またはアイドル記号の１０ビツトバイトさえ削除または
データストリームに意図せずに挿入されても、結果とし
て残るストリームは依然アイドル記号からなるので、ア
イドル記号のためのこのコードの選択が好まれる。

標準に従うと、ステーションはアイドル（１６個のアイ
ドル記号）の少なくとも８バイトを既に送信するまでデ
ータパケットを送信しないかもしれない。８アイドルバ
イトはそれゆえ、インターパケットギャップをおこすス
テーションから送信されたインターパケットギャップの
だめの最小の長さである。このギャップは以下に説明さ
れる理由によって、リングのまわりの送信および再送信
の間短縮するかもしれないが、この標準は、情報を受け
る各々のステーションが各々６バイトより少なくないイ
ンターパケットギャップを見るであろうことを高い確率
で確実にする。アイドル記号以外の記号は、ノイズまた
は、バイトまたは記号の境界上の開始デリミタの再編成
のような発生のいずれかのためにインターパケットギャ
ップ内において現われるかもしれない。パケット（スト
リップされたフレームを含む）内にあるすべてのバイト
はここで時々活性バイトとして呼ばれかつ、パケット間
のすべてのバイトはここで時々不活性バイトと呼ばれる
。

初期に認識された独立してクロックされたネットワーク
に関する問題は、いかなる所与のノードのＴｘクロック
が、データがそのノードによって受けられる周波数より
１１００ｐｐだけ早いかまたは遅い周波数を有するかも
しれないので、受信ステーションは入来バイトの異なる
数または最初に送信された数以外の情報ユニットを意図
せずに検出するであろうことが完全に可能であるという
ことである。すなわち、もし受信ステーションが送信ス
テーションのものより遅いＴｘクロックを有するなら、
受信ステーションは入来情報の１バイトを周期的に失い
、同様に、もし受信ステーションが送信ステーションの
ものより早いＴｘクロックを有するなら、受信ステーシ
ョンは単一の受けられたバイトを２度周期的にクロック
インするであろう。上で説明されたようなアイドル記号
のためのコードの選択のために、アイドルビット、記号
またはバイトの意図しない削除または付加は大きな問題
ではない。しかしながら、もしビット、記号またはバイ
トがデータパケットから削除されるかまたはデータパケ
ットに挿入されるならデータの統合性に関する大きな問
題が残るだろう。

これらの発生を防ぐために、製造者は、入来信号から派
生する受信クロック（“Ｒｘ“）によってクロックされ
る入力ボートおよび、ステーション自身の内部に発生さ
れたＴｘクロックによってクロックされる出力ポートを
有するＦＩＦＯである、デュアルポート弾性バッファ（
Ｅ　Ｂ）を実行する。弾性バッファは関連の受信機同期
化出願および２つのベミス特許において詳細に述べられ
る。

初期化に際して、入来情報ユニットは初めに、ＥＢが名
目上の深さまたは中心におかれた深さに到達するまでＥ
Ｂ内に蓄えられ、かつそれからＥＢがその中に配置され
るステーションは、そのＴＸクロックに従ってバイトを
連続して読出し始める。このように、もしステーション
のＴｘクロックがすぐ上流の隣接ステーションのＴｘク
ロックよりわずかに早いなら、ＥＢは、受信ステーショ
ンが入来情報のバイトを、バイトがＥＢ内に置かれるよ
りも早く読出すに従って、名目上の位置から徐々に深さ
を減少してい（であろう。同様に、Ｒｘクロックより遅
いＴｘクロックを有するステーション内のＥＢの内容は
、入来情報が、ステーションがそれを読むよりも早＜Ｅ
Ｂ内に置かれるに従って、名目上の深さから徐々により
深い深さに成長していくであろう。

それから、データパケットの終わりの直後または次のデ
ータパケットの始まりの直前のような適切なときに、Ｅ
Ｂは自動的に名目上の深さに再び集中する。もし情報の
バイトがこれを達成するために加えられなければならな
いなら、それらはインターフレームギャップ内のアイド
ルユニットとして加えられる。もし情報のバイトがこれ
を達成するために削除されなければならないなら、それ
らはインターフレームギャップから削除される。

たとえＥＢがわずか１ビツトの細分性を有する情報ユニ
ットの付加および削除を許容するように設計されていた
としても、これらの状況はいずれも、アイドル記号のた
めのコード選択のためにデータ統合性問題を引き起こさ
ない。さらに、最大フレーム寸法は、Ｔｘクロック周波
数における±５０ｐｐｍの許容誤差が与えられたとした
ら再センタリングの動作は１度に１アイドルバイトしか
追加または削除しないように決められる。

予め、オリジネータのための最小インターパケットギャ
ップ長は８アイドルバイトにおいて特定され、かつ受信
ステーションのための最小インターパケットギャップ長
はアイドルのわずか６バイトにおいて特定されるので、
十分な許容誤差は、インターパケットギャップ長が意図
せずに６アイドルバイトの最小の保証された受信長より
下に落ちることか統計的に起こりそうもないように作り
上げられたと考えられた。この見解を支えるのは、特定
された許容誤差内のクロック周波数のランダム分布を有
するすべてのネットワークにおいて正味のバイトデリー
タ（ｄｅｌｅｔｅｒ）とおよそ同じ数の正味のバイトア
ドレスがあるであろうという仮定であった。しかしなが
ら、統計的調査は、大きなネットワークにおいて、平均
インターパケットギャップ長は約８アイドルバイトに留
まるが、いかなる特定的なインターパケットギャップの
大きさも６バイトの保証された最小値より下に落ちるか
なりの見込みがあることを示す。

“スクエアーショルダー　（ｓｑｕａｒｅ−ｓｈｏｕｌ
ｄｅｒ”）アルゴリズムとして知られる、この問題に対
する１つの提案されたアルゴリズム的解決方法において
、カウンタは各々のＩＰＧにおけるアイドルバイトの数
を数えるためにＥＢに加えられる。アイドルバイトが削
除されるべきとき、次のＩＰＧから自動的にアイドルバ
イトを削除する代わりに、装置はインターパケットギャ
ップが、成るしきい値数より長いたとえば７バイトに到
着するまで待つ。そのＩＰＧにおけるアイドルの１つは
そのとき削除される。ＥＢの利用可能な深さはまた、十
分に長いインターパケットギャップを待つ一方、作られ
つつある追加のバイトを調節するために増加させられる
。前のシステムにおけるように、バイトが加えられるべ
きとき、それは単純に到着する次のＩＰＧに加えられる
。

“スムースショルダー　（ｓｍｏｏｔｈ−ｓｈｏｕｌｄ
ｅｒ”）アルゴリズムとして知られる別の提案されたア
ルゴリズムは、装置が、十分に長いインターパケットギ
ャップが到着するまでアイドルバイトの削除を延期する
という点でスクエアーショルダーアルゴリズムと似てい
る。しかしもしＩＰＧが第２しきい値より長いなら、こ
のようなＩＰＧから１より多いバイトが削除され得ると
いう点が異なる。異なる数のバイトは、到着ＩＰＧの長
さによって削除され得る。再び、加算ステーションは次
の到着ＩＰＧ内にバイトを無差別に加える。

これらの方式の両方の不利な点は、正味のデリータステ
ーションのみがこの問題を軽減することに加わるという
ことである。ステーションが正味のアダーまたは正味の
デリータのいずれであるかどうかは、ネットワークの名
目上のクロック周波数または平均クロック周波数に対し
ではなく、そのすぐ上流の隣接のクロック周波数に対す
るＴｘクロック周波数の関係に依存する。このように、
平均ネットワークのわずか半分のステーションだけが正
味のデリータでありかつ、どんな特定的なネットワーク
においてもわずか少数だけが正味のデリータであるかも
しれない。最悪の場合は、ネットワーク上のステーショ
ンの大変少ないパーセンテージがこの問題を軽減するこ
とに加わるかもしれない。

発明の概要 それゆえこの発明の目的は、独立してクロックされたネ
ットワー　りにおける様々なステーションのＴｘクロッ
ク間の差を補償するための装置を提供することである。

この発明の別の目的は、アイドルバイトの正味のアダー
および正味のデリータの両方がＴｘクロック周波数の差
を補償することに加わる装置を提供することである。

上の目的およびその他は、ネットワークのまわりの様々
な位置、好ましくはしかし必ずしもではないが、各々の
ステーション内の弾性バッファの下流にスムーザを与え
ることによってこの発明に従って達成される。スムーザ
は短いプリアンプルのバイト、すなわちしきい値数１ｔ
ｈ＋より少ない数のアイドルバイトを有するものの、到
着ストリームにおける発生を検出し、かついくつかの数
ｎ＋１個の追加のアイドルバイトをそのようなプリアン
プルに挿入する。Ｉｔｈ＋は望ましくは、以下に説明さ
れるように、プリアンプルバイトの最小最悪ケース平均
数より小さくなければならない。続いて、到着アイドル
バイトは、好ましい実施例において、レジスタのＦＩＦ
Ｏシーケンス内にそれらを蓄積することによってｎ＋ａ
バイトクロック期間だけ遅延される。スムーザは、それ
によってスムーザがストリームを遅延するバイトクロッ
ク期間の数が、利用可能な遅延レジスタの数に等しくな
るまで、短いプリアンプルをこのように長くし続ける。

このときスムーザはその最大拡張状態にあると言える。

他の短いプリアンプルが到着したときそれらを長くする
ために役立つように、スムーザはまた長いプリアンプル
、すなわち７ｔｈ＋アイドルバイトより多くを持つもの
、の到着を検出し、かつそのような長いプリアンプルか
らいくつかの数ｎ。

ｄ個のアイドルバイトを削除する。好ましい実施例にお
いて削除は、ストリームの遅延を減少し、順次、ｎｏｄ
レジスタによって遅延レジスタのＦＩＦＯシーケンスの
長さを減少することによって達成される。もはやＦＩＦ
Ｏシーケンスの部分ではない遅延レジスタ内に一時的に
蓄えられてきたかもしれないアイドルバイトは捨てられ
る。これはスムーザの拡張を減少しかつそれを、連続し
て到着する短いプリアンプルにアイドルバイトを挿入す
るために役立てさせる。

この発明の１つの局面において、追加の通常および拡張
された状態が、しきい値１ｔｈ＋において与えられるも
のに加えて、異なるしきい値ｌ１ｈ２において与えられ
る。たとえば、最小の起源となるステーションギャップ
長が８のとき、Ｉｉｈ、は７でありかつＩｔｈｚは６で
あってもよい。

このように、Ｉｔｈ＋の通常および拡張された状態はイ
ンターパケットギャップの長さを７またはそれより多い
アイドルバイトにおいて維持するために動作し、かつス
ムーザのＩｔｈ　＋部分が十分に拡張されたとき６バイ
トより短いプリアンプルが到着するという緊急の状況に
おいてのみ、ｒｔｈ２部分は少なくとも６アイドルバイ
トにプリアンプルを長くするために利用可能である。

ネットワークのいくつかのタイプにおいて、承工小のＩ
ＰＧの長さの代わりに最大のＩＰＧの長さを維持するこ
とが望ましい。上のものと類似の装置は、プリアンプル
バイトの最大最悪ケース平均数より大きなしきい値を単
に選択することによってこれを達成するために用いられ
てもよい。この状況において、装置は、最小拡張状態の
代わりに最大拡張状態に初期化されてもよく、最大拡張
状態はそのとき通常状態ＣＯと、かつ、全てのより小さ
く拡張された状態は縮小された状態Ｃ１・・・ＣｅＭ＾
Ｘと呼ばれる。同様に、プリアンプルバイトの最小最悪
ケース平均数より下のしきい値を有する１つのスムーザ
と、プリンアンプルバイトの最大最悪ケース平均数より
上のしきい値を有する１つのスムーザを一緒に縦続接続
することによって、この発明に従うシステムは、しきい
鎖長より長いかまたはより短いプリンアンプルの数を最
小化しながら、効率的にプリアンプル長を中央長に向か
わせる。

この発明のこれらおよび他の特徴および利点は、添付の
図面に例示されたようなこの発明の具体的な実施例の次
の詳細な説明からより明らかとなるであろう。

実施例の説明 第１図は、各々１０．１２．１４および１６として示さ
れる４つのノードまたはステーションＡ。

Ｂ、ＣおよびＤを有する典型的なトークンリングネット
ワークを示す。この発明はトークンリングネットワーク
に関連して説明されるが、この発明はいかなるリングネ
ットワーク、実際その中において情報がパケットに入れ
られて送信される１、ノードのストリングを組入れるい
かなるネットワークにおいても適用することが理解され
るであろう。各々のノード１０，１２．１４および１６
はそのすぐ右回りの隣りから物理的媒体を介してデータ
を受取る。それからそれはデータを処理し、同一的また
は修正された形でデータを再送信し、またはそれ自身の
データを左回りの次のモードに連続して送信する。物理
的媒体は、たとえば、光学ファイバであってもよい。第
１図には示されないが、リングネットワークは典型的に
、右回りの態様でもリングを横断する別のデータ経路を
有する。

ノードＡに関して示されるように、各々のノード１０．
　１．２．　１４および１６は典型的にエンコーダ／デ
コーダ受信機（ＥＲＸ）２０、エンコーダ／デコーダ送
信機（ＥＴＸ）２２および媒体アクセスコントローラ（
ＭＡＣ）２４を含む。ＥＲＸ２０およびＥＴＸ２２は一
般的に、ＡＮＳ　Ｉ仕様Ｘ３Ｔ９．５またファイバ分布
データインターフェース（ＦＤＤＩ）仕様とも呼ばれる
、ものの″物理層″において特定される機能を共に行な
う。

ＥＲＸ２０は入来ファイバから情報を受け、それをデコ
ードしかつ以下に述べられる態様でそれを処理し、かつ
それをＭＡＣ２４に送る。ＭＡＣ２４はＦＤＤＩ仕様の
ＭＡＣ層において特定される仕事を果たす。たとえば、
それは単にその出力上の情報を繰返すか、またはデータ
経路２６を介してシステムのより高い層に入来情報を送
信してもよい。ＭＡＣ２４はまたＭＡＣ２４の出力にお
いて提示するためにバス２８上の情報を受けることがで
きる。ＭＡＣ２４の出力は、ファイバ光学ネットワーク
に沿って情報をシーケンス内の次のノードに送信するこ
とに関するＦＤＤＩが特定した物理層の仕事を行なう、
ＥＴＸ２２に接続される。

ＥＲＸ２０は前に参照された弾性バッファ、受けたクロ
ックＲｘを入来信号から得るための位相ロックループ、
送信クロックＴｘ発生器および様々なシフトレジスタ、
デコーダおよび同期レジスタを含み、これらすべては２
つのベミス特許および関連の受信機同期化出願において
詳細に述べられている。この発明に従うスムーザは、以
下に説明される理由から、好ましくは弾性バッファＥＢ
の上流およびＭＡＣ２４の下流のどこかで動作すること
だけに注目することが重要である。　第２図はこの発明
に従うスムーザ３０のブロック図を示す。スムーザは主
に、ファイバ分布データネットワークの弾性バッファに
従う使用を意図されているが、それはデータネットワー
クの文脈の外においてさえ、情報のいかなる到着ストリ
ームにおけるインターパケットギャップを円滑化するた
めに用いられてもよいことが理解されるであろう。

第２図のブロック図は、−度に全１０ビツトバイト幅の
情報ユニットにおけるこの発明の使用を例示するが、こ
の発明はまたニブル幅（記号幅とも呼ばれる）の情報ユ
ニット、ビット幅の情報ユニットまたは中間幅の情報ユ
ニットにも用いられてもよいことも理解されるであろう
。

スムーザ３０はデータ経路遅延３２およびコントローラ
３４という２つの基本的な機能ブロックを含む。もちろ
ん特定的な実施例は２つのブロックを１つに組合わせる
かまたはそれらを２つより多いものに分けてもよい。デ
ータ経路遅延ユニット３２は１度に１バイトで、情報の
到着ストリームを受け、かつそれを次のクロックサイク
ルでマルチプレクサ３８のＥ入力に与えるように適応さ
れたレジスタ３６を含む。レジスタ３６をクロックする
ために用いられるクロックは、ＥＲＸ２０において発生
されたＴｘクロックの分けられた形であるＴｘバイトク
ロックである。気付かれるように、この独立して発生さ
れたＴｘクロックは、どんな誤差も弾性バッファ（図示
されず）によって処理されるので、前のノードからの入
来データの周波数と正確には整合しなくても構わない。

マルチプレクサ３８はまた、データから直接到着ストリ
ームを受けるために結合されたＮ入力および、予め規定
されたアイドル記号のバイトを受けるためにハードワイ
ヤードされたＩ入力を有する。マルチプレクサ３８の出
力４０はスムーザの出力でありかつＲＢＵＳと呼ばれる
バスを送り出す。マルチプレクサ３８はまた、マルチプ
レクサ３８のＥ人力、Ｎ入力およびＩ入力のそれぞれの
上に存在するバイトを出力４０の上に選択するために３
つの選択入力４２．４４および４６を有する。

コントローラ３４は情報の到着バイトをも受けかつ、入
来バイトがアイドルバイトであるかどうかを示すライン
５２上の信号および、入来バイトがＪＫ開始デリミタで
あるかどうかを示すライン５４上の信号を発生するデコ
ーダ５０を含む。デコーダ５０は第２図においてコント
ローラ３４の一部分として示されているが、それはまた
コントローラ３４の外にも同様に置かれ得ることが理解
されるであろう。ライン５２はダウンカウンタ５６のイ
ネーブルデクリメント（ＥｎＤｅｃｒ）入力に接続され
る。ダウンカウンタ５６はイネーブルプリロード（Ｅｎ
Ｐｒｅｌｄ）入力６０上の信号に応答して値をカウンタ
内にプリロードするためのプリロード入力５８を有する
。カウンタ５６はそれがＯに到達したときそのカウント
をストップしかつ、カウンタが０であるかどうかを示す
信号を出力ライン６２上に出力するように設計されてい
る。データ経路遅延ユニット３２のレジスタ３６のよう
に、ダウンカウンタ５６はＴｘバイトクロックによって
クロックされる。

コントローラ３４はまたステートマシン７０を含む。ス
テートマシン７０はライン５２上のアイドル信号同様、
人力として、ライン５４上のＪＫ倍信号よびライン６２
上のＣＮＴ−０信号の両方を受ける。ステートマシン７
０は出力として、マルチプレクサ３８の選択人力４２に
接続されるＳＥＬ　　Ｅ信号、マルチプレクサ３８の選
択人力４４に接続されるＳＥＬ　　Ｎ入力およびマルチ
プレクサ３８の選択人力４６に接続されるＳＥＬ　　Ｉ
信号を発生する。ステートマシン７０はＴｘバイトクロ
ックによってクロックされかつ以下に述べるようにリセ
ット入力を含む。

第３図はステートマシン７０の動作を説明する状態図で
ある。これは２つの状態、ノーマル（Ｎ）状態および拡
張された（Ｅ）状態からなる。ステートマシンはそれが
ＳＥＬ　　Ｎ出力を活性化するときＮ状態に初期化また
はリセットされる。もしＪＫバイトが、ＣＮＴが０に到
達する前に受けられると、ステートマシンはＳＥＬ　　
Ｎを不活性化しかつＳＥＬ　　Ｉを活性化しかつ、した
がって状態Ｅに移る。状態ＥにおいてＳＥＬ　　Ｅが活
性化される。状態Ｅにおいてアイドルバイトがまだ受け
られている間、ＣＮＴが０に到達すると、ステートマシ
ンはＳＥＬ　　Ｅ出力を不活性化しかつＳＥＬ　　Ｎ出
力を活性化し、したがって状態Ｎに戻る。

第４ａ図は、１ｔｈ　＋　−７アイドルバイトより少な
いストリングが到着するときアイドルバイトを挿入する
ためのスムーザ３０の動作を示すタイミング図である。

装置を動作するＴｘバイトクロック信号は第４ａ図にお
いて１番上の波形として示される。この例示の目的のた
めに、それは方形波と仮定されかつ、さらに、スムーザ
内のすべての同期成分はバイトクロック方形波の立上が
り縁においてトリガすることが仮定されている。もちろ
ん、他の型のクロック信号およびトリガ時間も十分であ
ろう。論議の便宜のために、第４ａ図に示されるバイト
クロック信号の立上がり縁の各々が番号づけされている
。

第４ａ図の２番目の線は、スムーザ３０のデータ経路遅
延部分にあるレジスタ３６および、スムーザ３０の制御
部分にあるデコーダ５０に対する入力であるバイトの到
着ストリームを示す。この線にある垂直な縦線は、そこ
で到着ストリーム内の情報が次のバイトに変化する、Ｔ
ｘバイトクロック信号に関するおよその時間を示す。

第４ａ図の波形によって表わされる時間期間が始まると
き、前のデータパケットの最終バイト、すなわちその上
部ニブルに前記号を有するバイトが到着ストリーム内に
ある。上部ニブルのＴに、異なる形のパケットで可変長
状態インジケータが続いてもよいが、この例示のために
、第２前記号のみが続くことが仮定されている。ＤＤＮ
と示されるパケットの最終データバイトは、第４ａ図の
３番目の線において示されるように、既にレジスタ３６
にクロックされた。スムーザは初めはノーマル状態にあ
り、ＳＥＬ　　Ｎはハイかつ５ＥＬＩおよびＳＥＬ　　
Ｅの両方はローである。５ＥＬＮはマルチプレクサ３８
に与えられる唯一の活性選択信号であるので、マルチプ
レクサ３８のＲＢＵＳ出力４０はマルチプレクサ３８の
Ｎ入力にあるデータを受ける。このように、到着ストリ
ーム内にあるＴＴバイトは第４ａ図の最後の線において
示されるようにＲＢＵＳに直接送られる。

また、到着バイトは前記号を含むので、制御部分３４内
のデコーダ５０は第４ａ図の第４、第５および第６番目
の線において示されるように、Ｔ出力に活性信号をかつ
ＩおよびＪＫ出力に不活性信号を出力する。

バイトクロックの第２立上がり縁において、Ｔ信号は活
性だったのでカウンタ５６は７のしきい値によってプリ
ロードされる。カウンタ出力ＣＮＴ−０はその後不活性
である。第２立上がり縁に続いて、到着ストリーム内の
入来バイトはＩＩＩと名づけられるアイドルバイトであ
る。このようにデコーダ５０のＴ出力はローになりかつ
■出力はハイになる。ＪＫ高出力ローのままである。

■信号かここでハイでありかつ、到着ストリームにおい
て受けられたアイドルのストリングの間ハイのままであ
るので、カウンタ５６のＥｎＤｅＣｒ入力は到着アイド
ルバイトの各々に続く立上がり縁のために活性である。

このように、カウンタ５６は続く立上がり縁３．４．５
．６．７および８の各々ごとに１度域分する。入来アイ
ドルバイトはまたこれらの立上がり縁の各々においてレ
ジスタ３６にロードされ、ストリングの最終アイドルバ
イト１１６は８番目の立上がり縁においてレジスタ３６
にロードされる。バイトクロツタの第８立上がり縁の後
ＣＮＴ−１である。

８番目の立上が縁の後、ＪＫは到着ストリームに到着す
る。デコーダ５０はそれゆえＩをローにしくカウントを
ＣＮＴ−１に保ちながら）かつＪＫを上げる。第３図の
状態図を参照すると、状態Ｎから状態Ｅに移動するため
の条件がここにあるのがわかる。すなわち、ＪＫは活性
でありかつＣＮＴ−０は不活性である。このように、５
ＥＬＮはすぐにローにされかつＳＥＬ　　Ｉはバイトク
ロックの立上がり縁８と９の間の期間ノ＼イにされる。

したがって、５ＥＬＩが、バイトクロックの第８と第９
立上がり縁の間活性であるマルチプレクサ３８に対する
唯一の選択人力であるので、マルチプレクサ３８はこの
期間の間／％−ドワイヤードアイドルバイトをＲ−ＢＵ
Ｓ上に選択する。

この期間の間、そうでなければＲ−ＢＵＳに送られるで
あろうＪＫバイトは、バイトクロ・ンクの第９立上がり
縁においてレジスタ３６にクロックされるので失われな
い。

バイトクロックの第９立上がり縁にすぐ続くストリーム
内の到着バイトはすぐ前のＪＫで始まったパケット内の
第１データバイトＣＤＩである。

このように、デコーダ５０のＪＫ高出力第９立上がり縁
に続いてローになり、かつＴおよび■出力はローのまま
である。バイトクロックの第９立上がり縁においてステ
ートマシン７０は拡張された状態Ｅに切換わったので、
ＳＥＬ　　Ｉは第９立上がり縁の後ローになりかつＳＥ
Ｌ　　Ｅはハイになる。ＳＥＬ　　Ｅは立上がり縁９に
続いて活性であるマルチプレクサ３８の唯一の選択入力
であるので、レジスタ３６に予め蓄えられたＪＫはＥ入
力を介してＲＢＵＳに送られる。到着スリドームからの
すべての連続するバイトは、１バイトクロック期間遅延
として効率的に働くレジスタ３６を介してＲＢＵＳに送
られ続ける。第４ａ図の最後の線を参照するとわかるよ
うに、スムーザ３０は、到着ストリームから、ＩＩ６バ
イトに続きかつＪＫバイトに先立つＩＩ７を効率的に挿
入した。

スムーザはここでその拡張された状！ｔ３Ｅにありかつ
、遅延レジスタ３５を既に用いている。それゆえ、それ
はスムーザがそのノーマル状態に縮小することが許容さ
れかつレジスタ３６が再び利用可能になるまでアイドル
バイトをこれ以上プリアンプルに挿入することができな
い。第４ｂ図のタイミング図はどのようにしてこれが達
成されるかを示す。

第４ｂ図のタイミング図によって示される期間が始まる
と、到着バイトは、前のデータパケットの終わりを意味
するＴＴである。パケット内の最終データバイトＤＤＮ
は既にレジスタ３６にロドされる。スムーザは拡張され
た状態Ｅにあるので、ＳＥＬ　　Ｅは活性であるマルチ
プレクサ３０の唯一の選択人力である。マルチプレクサ
３８はそれゆえレジスタ３６内のＤＤＮを第４ｂ図の最
後の線において示されるようにその出力４０上に選択す
る。

第４ｂ図に示される第１到着バイトはＴＴであるので、
デコーダ５０のＤ出力はバイトクロックの第１立上がり
縁に続いて活性でありかつ■およびＪＫ高出力不活性で
ある。Ｔが活性であるので、カウンタ５６は第２立上が
り縁において７のしきい値でプリロードされる。バイト
クロックの第２立上がり縁に続く到着ストリーム内のバ
イトはアイドルであり、それゆえＴはローになりかつＩ
はハイになる。到着ストリーム内の次の８バイトはすべ
てアイドルバイトであるので、■はバイトクロックの第
１０立上がり縁の後までハイのままであり、それによっ
てアイドルバイトの各々に続く立上がり縁上で減分する
ためにカウンタ５６を能動化する。このように、カウン
タは各々の立上がり縁３．４．５．６．７．８および９
上で減分する。前に述べたように、カウンタ５６はそれ
がＯに到達したとき減分をやめるように設計されている
ので、第１０立上がり縁において減分しない。

これらのアイドルバイトの各々は、第４ｂ図の最後の線
に示されるように、レジスタ３６の存在によって挿入さ
れる１つのＴｘバイトクロック期間の遅延に続いてＲＢ
ＵＳに通される。

第９立上がり縁の後ＣＮＴは０に到達するので、ＣＮＴ
−０ラインはそのとき活性になる。次の到着バイトは、
到着プリアンプルがバイトを削除するのに十分長いとい
うことを示しながらまだアイドル（１１８）である。第
３図の状態図に示されるように、スムーザを、拡張され
た状態Ｅからノーマル状態Ｎに移動させるため第９立上
がり縁に従って条件のすべてがある。すなわち、ＣＮＴ
−０は活性でありかつ入来バイトはまたアイドルである
。このように、第９立上がり縁に続いて、ＳＥＬ　　Ｅ
はローに落ちかつＳＥＬ　　Ｎはハイになる。ＳＥＬ　
　Ｉはローのままである。ＳＥＬ　　Ｎはここで活性で
あるマルチプレクサ３８に対する唯一の選択入力である
ので、マルチプレクサ３８は到着ストリームからバイト
、すなわちＩＩ８をＲＢＵＳに直接選択する。第９立上
がり縁においてレジスタ３６にクロックされたＩＩ７バ
イトはＲＢＵＳに決して到達せずかつプリンアンプルか
ら効率的に削除される。

第１０立上がり縁において、ステートマシン７０はノー
マル状態Ｎに移りかつマルチプレクサ３８のための唯一
のＳＥＬ　　Ｎ選択入力のみを活性化し続ける。マルチ
プレクサ３８はその後、直接到着ストリームからＲＢＵ
Ｓにすべてのバイト選択する。第４ｂ図の最後の線に示
されるように、アイドルの１バイトは、ＲＢＵＳに与え
られたプリアンプルから効率的に削除された。すべての
アイドルバイトは互いに取替えることができるので、削
除されたバイトが、プリアンプル内の最後のバイトでは
な（ＩＩ７であっても構わない。スムーザはここでノー
マル状態Ｎにあるので、アイドルバイトを、到着する次
の短いプリアンプルに挿入するために再び利用可能であ
る。

この発明に従うスムーザはごく簡単ではない。

−旦スムーザがその拡張された状態にあると、アイドル
バイトを、到着する短いプリアンプルに挿入する能力を
もはや持たないということが理解されるであろう。これ
らのプリアンプルは直接スムーザを通過しく実際には遅
延レジスタを通過）かつシステムの下流にあるエレメン
トに対する短いプリアンプルとして留まるであろう。も
し所与のノードが正味のデリータでありかつ、既にわず
か６バイトの長さであるプリアンプルからバイトをたま
たま削除するなら、またもしそのノード内のスムーザが
既に拡張された状態にあるなら、そのとき５バイトのプ
リアンプルは、ＦＤＤ　Ｉｌ準によって保証された最小
値を破ってＭＡＣ２４に送られるであろう。

この発生の統計的確率は、各々のノードの第１スムーザ
と直列で動作する第２スムーザを縦続接続することによ
って最小化され得る。これは弾性バッファ８０にその下
流のスムーザ８２が続き８２自身にはその下流のスムー
ザ８４が続く、第５図に示される。実際、第１スムーザ
と直列で動作する第２スムーザは第２の拡張された状態
を、短いプリンアンプルを長くするために利用可能にす
る。今述べた状況において、第１スムーザが既に拡張さ
れた状態にあるとき、５バイトのプリアンプルが到着す
ると、統計的に、拡張された状態にある見込みがさらに
少ない第２スムーザは第６アイドルバイトを拡張しかつ
挿入することができる。

第５図に示される縦続接続されたスムーザは両方とも１
ｔｈ＝７の同じしきい値を持つように示されている。ど
んな数のスムーザもこのしきい値において縦続接続され
てよい。しかしながら、実際そのスムーザの拡張された
状態は、Ｉｔｈ　−７スムーザが既に拡張されていると
き５バイトのプリアンプルが到着するという緊急状況の
ために取っておかれるであろうので、１ｔｈ　−６のし
きい値を有する少なくとも１つのスムーザを持つのが好
ましい。これは各々のノードがＩｔｈ−７のスムーザお
よびＩｔｈ−”６のスムーザをその中に持つネットワー
クを考慮することによって理解されるであろう。もしＩ
ｔｈ−７スムーザか既に拡張されたとき６バイトのプリ
アンプルが到着するなら、Ｉｔｈ−６スムーザはそれを
修正しないであろう。６バイトのプリアンプルは望まし
くない、なぜならば、それは次のノードによって引き続
き違法５バイトのプリアンプルまで短縮するという危険
を冒すからであるが、しかし少なくとも、下流のノード
はこれが起こる前に第７アイドルバイトを拡張および挿
入することができるであろデという高い統計的確率があ
る。一方、Ｉｔｈ−７のスムーザが既に拡張されている
間に５バイトのプリアンプルか到着すると、Ｉｔｈ＝６
のスムーザは第６アイドルバイトを拡張および挿入する
ために利用可能である。６バイトのプリアンプルを通り
過ぎさせることによって、Ｉｔｈ＝６のスムーザは効率
的に、５バイトのプリアンプルの緊急状況に備えてそれ
自身を保存する。事実、次の７バイトのプリアンプルが
到着するときＩｊ、−６のスムーザが拡張しているなら
、Ｉｔｈ　＝６のスムーザはノーマル状態に戻りかつ別
の緊急状況に備えるために６バイトにそれを削減するで
あろう。

コンピユータ化されたシミュレーションにおいて、Ｉｊ
ｈ−６のスムーザを有する１ｔｈ−７のスムーザの縦続
接続は５バイトのＩＰＧを防ぐために非常に効果的であ
ることがわかった。

（以下余白） 縦続接続されかつそれぞれ１つの拡張された状態を有す
る２つまたはそれ以上のスムーザは１より多い拡張され
た状態を有する単一スムーザに結合されてもよいことが
またわかるであろう。スムーザはまたストリップされた
フレームの終わりからバイトを削除するような他の機能
を組入れてもよい。このような機能は、望ましい特徴と
してネットワークからストリップされたフレームを徐々
に排除しかつ同時にスムーザの拡張を減少させる機会を
望ましく与える。ストリップされたフレームに食い込む
技術はこの発明の局面ではないがこの発明によって可能
である。

前に述べたように、この発明に従うスムーザはトークン
リングネットワークの文脈においては用いられる必要は
ない。それらは、成る特徴を有するバイトの到着ストリ
ームが成るしきい鎖長より上（以下に述べられるように
、あるいは下）に保たれる必要があるときならいつでも
有用である。

トークンリングデータネットワークにおいて、スムーザ
は、弾性バッファが潜在的にアイドルバイトを削除する
であろうエレメントなので、弾性バッファのすぐ下流の
各々のノード内に置かれるのが好ましい。スムーザを弾
性バッファのすぐ下流に置くことによって、すべての連
続する下流の成分は違法に短いプリアンプルを受ける確
率が非常に減る。しかしながら、スムーザはＥＸＴ２２
のすぐ上流、および／またはリング内の他のどんな場所
、のような各々のノード内の他の位置に確かに置かれて
もよい。

第６および第７図は第２図の基本スムーザの変型を示す
。第２図のスムーザのように、第６図および第７図のス
ムーザはデータ経路遅延部分１００（第６図参照）およ
び制御部分１１０を含む。

データ経路遅延部分１００において、到着ストリームは
第１遅延レジスタ１１２の入力に接続され、その出力は
第２遅延レジスタ１２０の入力に接続され、その出力は
マルチプレクサ１２２のＤ入力に接続される。第１遅延
レジスタ１１２の出力はまた別のマルチプレクサ１１４
のＤ入力に接続される。マルチプレクサ１２２および１
１４の各々はアイドルバイトにハードワイヤードされた
、■と名付けられた第２人力を有する。マルチプレクサ
１１４および１２２の出力は各々マルチプレクサ］１６
の８１人力およびマルチプレクサ１１６のＥ２人力に接
続される。マルチプレクサ１１６はまた到着スリドーム
に直接接続されるＥＯ人力を有する。マルチプレクサ１
１６の出力１１８はシステム内の下流において用いるた
めにＲＢＵＳに接続される。ここに示されるデータ経路
は１つの１０ビツトバイトとパリティを示す１１ビット
幅である。マルチプレクサ１１６のＥＯ人力は、到着ス
トリームのバイトを直接受け、８１人力はｌＴｘバイト
クロック期間だけ遅延された１個のアイドルバイトまた
は到着ストリームのアイドルバイトのいずれかを受け、
かつマルチプレクサ１１６のＥ２人力は２ＴＸバイトク
ロック期間だけ遅延された１個のアイドルバイトまたは
到着ストリームのアイドルバイトのいずれかを受ける。

スムーザの制御部分１１０は主要機能ブロックとしてデ
コーダ］３０．３ビツトのカウンタ１３２および制御ユ
ニット１３４を含む。デコーダ１３０はデータ経路遅延
部分１００に与えられるバイトの同じ到着ストリームを
受けるために接続された入力を有する。デコーダ１３０
は特には示されていないいくつかの回路を含む。入来バ
イトがＪＫバイトであるとき純粋に組合わせ回路はＪＫ
比出力能動化し、入来バイトが上部ニブル内にアイドル
記号を含むとき■出力を能動化し、かつデータバイトと
は対照的に入力バイトが制御バイト（たとえばＩ、ＪＫ
ＳＴＳＶなど）であるときＮ０ＮＤＡＴＡ出力を能動化
する。デコーダ１３０はまたＡＬＳ出力上に、装置が活
性ライン状態かど・５かを示す信号を発生する。ＡＬＳ
はＪＫバイトに続くバイト上で活性になりかつデータパ
ケットの終わりに続く第２アイドルバイトの後不活性に
なるように規定されている。

ＪＫ、ＡＬＳおよび■信号はすべて、Ｄフリップ−フロ
ップ１４０　１４２および１４４の各々に対する入力を
形成する。これらのフリップ−フロップは１クロツクサ
イクル各々の信号を遅延し、それにより各々の遅延され
た信号ＪＫＩ、ＡＬＳ１および１１を発生する。

フリップ−フロップ１４２のＡＬＳＩ出力はＡＮＤゲー
ト１４６の非反転入力に接続され、その別の非反転入力
はデコーダ１３０のＮ０ＮＤＡＴＡ出力に接続される。

ＡＮＤゲート１４６の反転入力はデコーダ１３０の■出
力を受けるために接続される。ＡＮＤゲート１４６の出
力はＯＲゲート１４８の］つの人力に接続され、ＯＲゲ
ート１４８の出力はＤフリップ−フロップ１５０のＤ入
力に接続される。Ｄフリップ−フロップ１５０のＱ出力
は、ＯＲゲート１４８の第２人力に接続されるＴＦＬＡ
Ｇ信号を表わす。ＴＦＬＡＧ信号は以下に述べるように
、ストリップされたフレームの取扱いのために用いられ
る。Ｄフリップ−フロップ１５０はまた、ＯＲゲート１
５２の出力に接続されるＲ５Ｔ入力を有し、ＯＲゲート
１５２の１つの入力はデコーダ１３０のＪＫ比出力接続
される。ＯＲゲート１５２の他の入力はリセット信号を
受けるために接続される。

カウンタ１３２はイネーブル（Ｅ　ｎ）入力、同期リセ
ット入力および、ＣＮＴ−７、ＣＮＴ＜７゜ＣＮＴ−６
およびＣＮＴ＜のとき各々活性である４つの出力、を有
する増分カウンタである。カウンタ１３２のＥｎ入力は
ＡＮＤゲート１６０の出力に接続され、ＡＮＤゲート１
６０の反転入力はカウンタ１３２のＣＮＴ−７出力に接
続される。

ＡＮＤゲート１６０の非反転入力はセット／リセットフ
リップ−フロップ１６２のＱ出力に接続され、フリップ
−フロップ１６２のセット（Ｓ）入力はデコーダ１３０
の工出力に接続される。セット／リセットフリップ−フ
ロップ１６２のリセット（Ｒ）入力はＯＲゲート１６４
の出力に接続される。ＯＲゲート１６４に対する２つの
入力は各々フリップ−フロップ１４０のＪＫＩ出力およ
びリセット信号に接続される。カウンタ１３２の同期リ
セット入力は別のＯＲゲート１６６の出力に接続され、
ＯＲゲート１６６の２つの入力は各々フリップ−フロッ
プ１４０のＪＫＩ出力およびリセット信号に接続される
。

レジスタ１１２および１２０、デコーダ１３０１フリッ
プ−フロップ１４０．１４２．１４４および１５０およ
び制御ユニット１３４はすべてＴｘバイトクロック信号
によってクロックされる。さらに、デコーダ１３０、フ
リップ−フロップ１４０．１４２および１４４、および
制御ユニット１３４はすべてリセット信号を受けるため
に接続されているＲ３Ｔ入力を有する。

制御ユニット１３４は基本的にステートマシンでありか
つ第７図においてより詳細に示される。

制御ユニット１３４は第１マルチプレクサ１１４（第６
図）のＳ入力に接続されるＭＵＸＩＳ信号、第２マルチ
プレクサ１２２のＳ入力に接続されるＭＵＸ２Ｓ信号、
およびマルチプレクサ１１６の５ＥＬＯ１ＳＥＬＩおよ
び５ＥＬ２人力にそれぞれ接続される５ＥＬＯ１ＳＥＬ
Ｉおよび５ＥＬ２信号を発生する。スムーザの制御部分
１１０の残りからの以下の信号は制御ユニット１３４の
入力、Ｉ、ＩＩ、ＡＬＳ、ＡＬＳＩ、ＪＫ、ＪＫＩ、Ｃ
ＮＴ−７，ＣＮＴ＜７．ＣＮＴ−６，ＣＮＴ＜６および
ＴＦＬＡＧを形成する。

第７図を参照しで、制御ユニット１３４は３つのＤフリ
ップ−フロップ１７０．１７２および１７４を含み、そ
れらのＱ出力は、制御ユニット出力が得られる前に組合
わせ論理のいくつかの層を通して進展する。出力５ＥＬ
Ｏ１ＳＥＬＬおよび５ＥＬ２はそれから、各々１７０．
１７２および１７４であるフリップ−フロップのＤ出力
に戻される。この発明に従って、“状態レジスタ“　１
７０．１７２および１７４内に蓄えられた値はスムーザ
の現在の拡張というよりもスムーザの前の拡張を示し、
現在の拡張は前の拡張がラッチされた後のみ組合わせ論
理によって決定される。この技術は制御ユニットの待ち
時間を減少させることがわかるであろう。

第７図に示される制御ユニット１３４はいくつかの状況
に適応することが可能である。第２図のスムーザのよう
に、第７図の装置はまず、スムーザが初めにノーマル状
態（Ｅｏ　）にありかつカウンタ１３２のカウントが第
１しきい値１ｔｈ＋−７に達する前にＪＫが到着すると
きアイドルバイトをプリアンプルに挿入するであろう。

第６図を２照すると、制御ユニットはノーマル状態であ
るので、短いプリアンプルバイトの到着の間、５ＥＬＯ
は活性でありかつマルチプレクサ１１６は到着ストリー
ムをＲＢＵＳ上に直接選択することかわかる。ＪＫが到
着するとき、５ＥＬＩは活性になりかつ５ＥＬＯは不活
性になる。信号ＭＵＸＩＳは、ＪＫが到着ストリームに
ある間活性になり、そのためその１クロック期間の間マ
ルチプレクサ１１４はその出力上にハードワイヤードア
イドルバイトを選択する。その信号はマルチプレクサ１
１６のＥ１人力に与えられそれは５ＥＬＩ信号の活性化
のためにＲＢＵＳ上に選択される。

その間に、この発生を生じさせたＪＫバイトはレジスタ
１１２にロードされる。

次のクロック期間において、デコーダ１３０のＪＫ出力
はもはや活性ではなくそれゆえ、第７図のＡＮＤゲート
２１０を参照するとどちらもＭＵＸ　Ｉ　Ｓ信号ではな
い。このように、マルチプレクサ１１４は、ＪＫバイト
を含むレジスタ１１２の出力を、ＲＢＵＳ上に選択する
だめのマルチプレクサ１１６のＥ１人力に対して選択す
る。第２図のスムーザに関して、第６図および第７図の
スムーザはここでその第１拡張された状態（Ｅ、）にあ
ると言えかつＲＢＵＳ１１８において現われるすべての
連続するパイ！・はレジスタ１１２によって１クロック
期間遅延される。

スムーザが第１拡張された状態にある間、もし長いプリ
アンプルが到着すると、これは、カウンタ１３２がＩｔ
ｈ＋−７のフルカウントである間、到着ストリーム内の
アイドルバイトの存在によって認識される。次のクロッ
クサイクルにおいてこれがおきるとき、５ＥＬＬは不活
性にかっ５ＥＬＯは活性になる。入来アイドルバイトは
、すべての先立つアイドルバイトのようにレジスタ１１
２内にロードされるが、すべての先立つアイドルバイト
とは異なってこれはその後播てられる。これは、ＪＫお
よびデータバイトＤＤ１がそのあとに続く８アイドルバ
イトの到着を示すタイミング図である第８図を参照する
ことによってわかる。

バイトクロックは第８図の１番上の線として示される。

第８図の第２番目の線において、バイトの到着ストリー
ムがクロックサイクルにつき１バイトで示される。たと
えば、バイトクロックの第１立上がり縁の後のこれらの
線の上に存在するバイトはプリアンプル内の第４アイド
ルバイト（■１４）である。バイトクロックの第６立上
がり縁の後ＪＫが現われ、かつデータバイトＤＤＩがバ
イトクロックの第７立上がり縁の後現われる。

第８図の第３番目の線は第１遅延レジスタ］１２を通過
した後のストリームを示し、かつＲＥＧｌの出力は１ク
ロツタ期間だけ到着ストリームそれ自身を追跡すること
がわかる。同様に、第８図の第４番目の線は第２遅延レ
ジスタ１２０の出力を示し、それは第２クロツクサイク
ルだけ到着ストリームを追跡する。第８図の第５、第６
および第７番目の線は各々制御ユニット１３４の５ＥＬ
Ｏ，５ＥＬＩおよび５ＥＬ２出力を示す。カウンタ１３
２（第６図）は到着ストリーム内の１１７の到着に続く
バイトクロックの立上がり縁において７のフルカウント
に到達する。これはバイトクロックの第８図において示
される第５立上がり縁である。第６立上がり縁において
、カウントは７でありかつ到着ストリームは別のアイド
ルバイト（ＩＩ８）を含むので、５ＥＬＬはその不活性
状態に降下しかつ５ＥＬＯは活性になる。５ＥＬ２は、
第８図に示される全期間の間口−に留まる。

第８図の最後の線はスムーザのＲＢＵＳ出力上のバイト
のシーケンスを示す。バイトクロックの第６立上がり縁
に先立って、５ＥＬＩは活性でありかつ５ＥＬＯは不活
性であるので、マルチプレクサ１１６はＲＢＵＳ上に第
１遅延レジスタ１１２の出力を選択した。このようにし
て、バイトクロックの第６立上がり縁に先立って、ＲＢ
ＵＳは、第８図の第３番目の線に示されるレジスタ１１
２の出力と同じバイトを含んだ。しかしながら、バイト
クロツタの第６立上がり縁の後、５ＥＬＩはもはや活性
ではなくかっ５ＥＬＯはその代わりに活性であった。こ
の遷移が起こらなかったとしたら、１１８は遅延レジス
タ１１２の出力においてＩＩ７に続くので、ＩＩ７の次
に、ＲＢＵＳ上にＩＩ８が続いたであろう。しかしなが
ら、５ＥＬＯは活性なので、マルチプレクサ１１６はそ
の代わりに到着ストリームをＲＢＵＳ上に直接選択した
。このように、ＲＢＵＳは、バイトクロックの第６立上
がり縁に続いて、第８図の第２番目の線に示されるＪＫ
バイトを受けた。

第２図のスムーザに関して、第６図および第７図のスム
ーザはここでそのノーマル状態（Ｅｏ）に戻りかつＲＢ
Ｕ３１１８上に現われるすべての連続するバイトは到着
ストリームから直接発生する。ＩＩ８バイトは効率的に
削除される。

第２図のスムーザとは異なって、第６図および第７図の
スムーザは活性５ＥＬ２信号によって表わされる第２の
拡張された状態を有する。スムーザの制御部分１１０内
の拡張された状態１（Ｅ、）から拡張された状態２（Ｅ
２）へ移動するためのしきい値はアイドルプリアンプル
のＩｔｈ　２””６バイトである。

このような短いプリアンプルの発生は、ＣＮＴがまだ６
より少ない間、ＪＫバイトの到着ストリーム内の発生に
よって認識される。もし、スムーザがプリアンプルの到
着に先立って第１の拡張された状態にあるときこの状況
が現われるなら、そのとき第２の拡張された状態に移動
するためおよびアイドルバイトを挿入するための過程は
、ノーマル状態から第１の拡張された状態に移るための
過程とほとんど同じである。すなわち、ＪＫが到着スト
リーム内にある期間の間５ＥＬ２は活性（および５ＥＬ
Ｉは不活性）になり、かつＭＵＸ２ＳはＪＫが到着スト
リーム内にある期間のみ活性になる。このようにして、
Ｊ　Ｋが到着ストリームにあるとき、マルチプレクサ１
２２はその出力上にハードワイヤードアイドルバイトを
選択し、かつマルチプレクサ１１６はＲＢＵＳ上にマル
チプレクサ１２２の出力を選択する。以前に第１遅延レ
ジスタ１１２にあったアイドルバイト（■Ｉ５）は、Ｊ
Ｋバイトがレジスタ１１２にロードされている間、次の
立上がり縁上において第２遅延レジスタ１２０内にロー
ドされる。ＭＵＸ２Ｓがもはや活性ではないので、マル
チプレクサ１２２および１１６はＲＢＵＳ上にＩＩ５バ
イトを選択する。ＪＫは、バイトクロックの次の立上が
り縁まで第２遅延レジスタ１２０にロードされずかつＲ
ＢＵＳ１１８に対して利用可能にはならない。それゆえ
、効率的に追加のアイドルバイトは５バイトのプリアン
プル内の第４と第５アイドルバイトの間に挿入されかつ
到着ストリーム内のすべての連続するバイトは第２バイ
トクロツクサイクル遅延される。

第６図および第７図の装置はまたスムーザが初めにノー
マル状態にあると仮定して、６アイドルバイトより少な
い数を有する単一プリアンプルに２バイトを加えること
ができる。第９図はこれがどのようにして起こるかを示
すタイミング図である。第９図の異なる線は第８図の対
応する線と同じである。第９図において、到着ストリー
ムは５アイドルバイトのプリアンプルを含み、その後に
ＪＫバイトおよびＤＤ１データバイトが続くと仮定して
いる。

初めにこの装置はノーマル状態にあり、それゆえ５ＥＬ
Ｏは活性でありかっ５ＥＬＬおよび５ＥＬ２は不活性（
ロー）である。マルチプレクサ１１６はそれゆえ、到着
ストリームから直接ＲＢＵＳ１１８上にＩＩＩを選択す
る。ＪＫバイトがバイトクロックの第６立上がり縁に続
いて到着ストリーム内に到着するとき、第９図に示すよ
うに、第７図に示される組合わせ論理はすぐに（すなわ
ち次の立上がり縁を待つことなく）ＳＥＬＯをローにか
っ５ＥＬＩをハイに強制する。ＡＮＤゲート２１０（第
７図）はまた、ＪＫが到着ストリーム内にある１クロッ
ク期間の間ＭＵＸＩ出力をハイにさせる。前に説明した
ように、ＭＵＸＩＳおよび５ＥＬＩのこの状態は、ＪＫ
が到着ストリーム上にある期間の間、マルチプレクサ１
１４および１１６に、ＲＢＵＳ１１８上にハードワイヤ
ードアイドルバイトを選択させる。これは第９図におい
てかっこに挿入された１１６バイトとして示される。

一方、バイトクロツタの第７立上がり縁において、到着
スリドームにあったＪＫバイトは第１遅延レジスタ１１
２内にロードされる。これらのすべては、前に述べたよ
うに、ＪＫが到着したときにＣＮＴが７より少なかった
ために発生する。実際、ＣＮＴはわずかうに等しかった
。プリアンプル内のアイドルバイトの数は６より少なか
ったので、制御ユニット１３４の５ＥＬ２出力はバイト
クロックの第７立上がり縁において活性になりかつ５Ｅ
ＬＩ出力は不活性になる。

ＪＫが第６立上がり縁に続く到着ストリーム内に存在し
たので、ＪＫＩは第７立上がり縁に続くフリップ−フロ
ップ１４０（第６図）の出力において活性になるであろ
う。このようにして、第７図のＡＮＤゲート２１２を参
照すると、ＭＵＸ２Ｓはまたバイトクロックの第７立上
がり縁に続いて活性になるであろう。前に述べたように
、５ＥＬ２およびＭＵＸ２Ｓの活性化によってマルチプ
レクサ１２２および１１６は、第９図において括弧内の
１１７として示されるハードワイヤードアイドルバイト
をＲＢＵＳ上に選び出す。

一方、バイトクロツタの第８立上がり縁において、ＪＫ
は第２遅延レジスタ１２２内にラッチされる。バイトク
ロックＪＫＩの第８立上がり縁の後、ＪＫｌはもはや活
性ではないので、ＭＵＸ２Ｓはローになりかつ５ＥＬ２
だけがハイである。

マルチプレクサ１２２および１１６はそれゆえ、バイト
クロックの第８立上がり縁に続いて、ＲＢＵＳ１１８上
にレジスタ１２０内のＪＫを選択する。

第９立上がり縁において、第１データバイトＤＤ１はレ
ジスタ１２０内にロードされかつすぐにマルチプレクサ
１２２および１１６によってＲＢＵＳに与えられる。Ｒ
ＢＵＳはその後、スムーザが再びもう一度第２の拡張さ
れた状態から移動するような時間までレジスタ１２０内
の情報を受は続ける。このようにして、スムーザは１１
５バイトに続いて２つのアイドルバイトＩＩ６および１
１７を効率的に挿入しかつ到着ストリーム内のＪＫバイ
トの前にプリアンプルバイトの全数を７の許容できるレ
ベルに至らせることがわかる。

もしスムーザが第２の拡張された状態にありかつプリア
ンプルの第２しきい値１ｔｈ２−６バイトより多くを有
するプリアンプルが到着するなら、スムーザは第１の拡
張された状態に戻りかつアイドルバイトの１つを削除す
るであろう。スムーザは到着バイトがまだアイドルであ
るときこの状況をＣＮＴ−６の発生と認識する。もし、
スムーザが第１拡張された状態に戻りかつＣＮＴが７に
増分した後、到着バイトがまだアイドルであるなら、そ
のときスムーザは再びアイドルをプリアンプルから削除
しかつノーマル状態に戻るであろう。

スムーザがノーマル状態に２度縮小することができる方
法がここで、第１０図のタイミング図を参照することに
よってより詳細に説明されるであろう。第１０図の異な
る線は再び、第９図または第８図の異なる線と同じであ
る。

第１０図において、到着ストリームは８アイドルプリア
ンプル、それに続いてＪＫおよび第１データバイトＤＤ
Ｉからなると仮定されている。スムーザは第２の拡張さ
れた状態にあり、それゆえ５ＥＬ２は活性でありかっ５
ＥＬＩおよび５ＥＬＯの両方は不活性である。それゆえ
、バイトクロックの第４立上がり縁まで、マルチプレク
サ１２２および１１６はレジスタ１２０の出力、第２遅
延レジスタをＲＢＵＳ上に選択する。

バイトクロックの第４立上がり縁において、カウンタは
、６アイドルバイトが受けられたことを示しなから６に
到達する。デコーダ１３０（第６図）に入る次のバイト
はまだアイドル、特定的にはＩＩ７であるので、制御ユ
ニット１３４はこれを認識しかつ組合わせ的に５ＥＬ２
をローにかっ５ＥＬＩをハイに至らせる。第４および第
５立上がり縁の間のクロック期間の間、それゆえ、マル
チプレクサ１１４および１１６は、その期間の間１１６
を含む第１遅延レジスタ１１２の出力をＲＢＵＳ上に選
択する。

バイトクロックの第５立上がり縁において、カウンタは
７に到達しかつ到着バイトは１１８になる。１１３バイ
トは依然アイドルバイトであるとしてデコーダ１３０に
よってデコードされかつ、制御ユニット１３４内の組合
わせ論理は５ＥＬＬを不活性レベルに落としかつ５ＥＬ
Ｏを上げる。

このように、バイトクロックの第５と第６立上がり縁の
間のＲＢＵＳ上に選択されるバイトは直接、到着ストリ
ームからのＩＩ８である。５ＥＬＯはその後活性のまま
であり、かつマルチプレクサ１１６は到着ストリームを
直接ＲＢＵＳ上に選択し続ける。

スムーザはそれゆえ、第２段階において第２拡張された
状態からノーマル状態に戻り、かつプリアンプルバイト
ＩＩ５およびＩＩ７は効率的に削除された。削除された
プリアンプルバイトはＪＫの直前にある２つのバイトで
はないという事実は、すべてのアイドルバイトが相互交
換可能であるので無関係である。

スムーザが第２拡張から第１拡張またはノーマル状態の
いずれかに、または第１拡張からノーマル状態に戻るで
あろういくつかの他の状況がある。

すべては、ＪＫに続く第１ＮＯＮＤＡＴＡバイトとして
のアイドルバイトの到着として認識されるストリップさ
れたフレーム状況を含む。スムーザはより少なく拡張さ
れた状態に戻りかつ対応してストリップされたフレーム
の終わりからバイトを除去するためにこれらのストリッ
プされたフレームを利用する。

第１１図は１つの例においてスムーザがこれをどのよう
にして達成するかを示すタイミング図である。スムーザ
はタイミング図の初めにおいて第２の拡張された状態に
あり、かつ入来ストリームは７バイトのアイドルプリア
ンプル（ＩＩＩ−１１７）、ＪＫバイト、５バイトのデ
ータシーケンス（ＤＤＩ−ＤＤ５）　、すぐに続く次の
プリアンプルのアイドルを含むと仮定されている。最後
のデータバイト、ＤＤ５と第１アイドルバイト、Ｉｌｌ
の間にはＴバイトもＨバイトもな（、フレームはストリ
ップされたフレームであることを示している。わかるよ
うに、スムーザはこれを認識しかつストリップされたフ
レームの最後の２バイトを削除し、対応してノーマル状
態に戻る。

第１１図の図によって表わされる時間期間の初めにおい
て、５ＥＬ２はハイでありかつ５ＥＬＬおよび５ＥＬＯ
の両方はローである。ＡＬＳおよびＡＬＳＩもまたロー
であり、各々現在のプリアンプルの第２および第３のア
イドルバイトに続いてずっとローのままである。第１１
図に示される期間の到着ストリームの第１バイトはＮ０
ＮＤＡＴＡバイトであるＩＩ７であるので、■およびＮ
０ＮＤＡＴＡ信号はバイトクロックの第２立上がり縁に
先立ってハイである。到着ストリーム内の次のバイトは
ＪＫバイトであり、それゆえＩは第２立上がり縁に続い
てローになる。１１は、１バイトクロック期間をおいて
Ｉに続くので、第３立上がり縁の後ローになる。またバ
イトクロックの第３立上がり縁において、ストリーム内
の直前のバイトはＪＫなので、ＡＬＳはハイになる。Ａ
ＬＳｌは第４立上がり縁においてハイになる。さらに、
第３立上がり縁に続く到着ストリーム内のバイトはデー
タバイトなので、Ｎ０ＮＤＡＴＡ信号は第３立上がり縁
に続いてローになる。

第８立上がり縁まで、５ＥＬ２は活性なので、マルチブ
レク、す１２２および１１６はＲＢＵＳに第２遅延レジ
スタ１２０の出力を送る。制御ユニット１３４はしかし
ながら、ＩＩＩバイトが到着するときパラメータＴＦＬ
ＡＧが活性でないなら、少なくとも最も最近のデータバ
イトが削除されかつスムーザがより少なく拡張された状
態に移るように設計されている。ＴＦＬＡＧはフリップ
フロップ１５０のＱ出力であり、かつデータ、パケット
の適切な終了を示す。ＴＦＬＡＧは、ＡＬＳｌが活性な
間、これもまたアイドルバイトでないＮ０ＮＤＡＴＡバ
イトの到着に続く立上がり縁において活性になる。ＡＮ
Ｄゲート１４６の出力（第６図）はこのようなバイトが
到着するときハイになりそれによってバイトクロックの
次の立上がり縁に間に合うようにフリップ−フロップ１
５０のＤ入力を活性化する。Ｎ０ＮＤＡＴＡバイトが到
着するときＡＬＳＩが活性であるという必要条件は、も
しデータパケットが２バイト長より短いなら、ＴＦＬＡ
Ｇが適切な終了バイトの後でさえ活性にならないという
ことをさらに保証する。

これはＡＬＳ　１が、Ｊ　Ｋに続く第２データバイトま
で活性にならないからである。

第１１図を再び参照すると、バイトクロックの第８立上
がり縁に続いて第１アイドルバイトが到着ストリームに
到着する。■信号はそれゆえその点に立上がり、かつ１
１は第９立上がり縁において活性になる。また、Ｉｌｌ
はＮ０ＮＤＡＴＡバイトなので、Ｎ０ＮＤＡＴＡ信号は
第８立上がり縁に続いて活性になる。ＴＦＬＡＧは前の
フレームはストリップされたフレームであったと示しな
がら不活性であるので、制御ユニット１３４の組合わせ
論理は、素早く第８と第９立上がり縁の間のタロツク期
間の持続時間の間、５ＥＬ２をローにかつ５ＥＬＯをハ
イに至らせる。第８立上がり縁に先立つ期間においてＤ
Ｄ３を受けた後、それゆえ、ＲＢＵＳは第９立上がり縁
に先立って到着ストリームから直接ＩＩＩを受ける。第
１１図に示される時間期間の残りの間、ＲＢＵＳは到着
ストリームから直接バイトを受は続ける。効率的に削除
された２つのバイトはストリップされたフレームの最後
の２つのバイトであるＤＤ４およびＤＤ５である。

わかるように、もしスムーザが前に、第２の拡張された
状態の代わりに第１拡張された状態にあったなら、制御
ユニット１３４の論理はノーマル状態に戻りかつストリ
ップフレームの最後において最後のバイトのみを削除す
るように設計されている。さらに、もしスムーザが前に
第２拡張された状態にありかつＪＫバイトのみからなる
データパケットが到着するなら、スムーザは第１の拡張
された状態に戻りかつＪＫのみが削除されるであろう。

５ＥＬ２が活性でありかつＴＦＬＡＧが不活性であると
き、後者の状況は１１およびＡＬＳｌの同時発生によっ
て認識される。■およびＡＬＳの代わりに１１およびＡ
ＬＳＩを参照することによって、この装置は、拡張が２
から１に戻るとき、ＪＫバイトは第２遅延レジスタ１２
０にあることを確実にする。このように、捨てられるの
はＪＫバイトである。

第７図を参照して、第６図のスムーザの制御ユニット１
３４の設計がここで説明されるであろう。

制御ユニット１３４内の組合わせ論理内において発生し
た中間信号はその目的を示す記号を与えられている。“
ＥＳＥＬ２ａ″のようなこれらの記号の各々は接頭辞Ｅ
、　ＮまたはＣを含み、記号“ＳＥＬ“には番号数字０
．１または２が続く。

番号数字は、特定の信号が活性ならシステムがそこに動
くであろう拡張のレベルを示し、かつ接頭辞ＣまたはＥ
は番号数字で示される状態に到達するためにスムーザが
各々縮小するかまたは拡大しなければならないかのいず
れかを示す。接頭辞Ｎは拡張の現在のレベルから変化が
必要とされないことを示す。中間信号のい（つかはまた
接尾辞ａｂ、ｃまたはｄを持つ。これらのサフィックス
は単に、そうでない場合は同じ記号を有するであろう信
号を区別する役割を果たす。

一般的な構成において、ＯＲゲート２０４，２０６およ
び２０８は、スムーザの拡張のレベルを示しながら、各
々５ＥＬ２，５ＥＬＬおよび５ＥＬＯ信号を発生する。

ＯＲゲート２０６は入力としてＣ５ＥＬＩ、ＥＳＥＬＩ
および以下に述べるよううに実際においてＮ５ＥＬＩの
保護された形である信号を有する。このように、ＯＲゲ
ート２０６は、スムーザが状態０（ＥＳＥＬＩ活性）ま
たは状態２　（ＣＳＥＬＩ活性）のいずれかから第１の
拡張された状態に移るとき活性５ＥＬＬ信号を発生する
。Ｎ５ＥＬＩの保護された形が活性なら、５ＥＬＩもま
た活性になるであろう。

同様に、ＯＲゲート２０８は、スムーザが第２の拡張さ
れた状態または第１の拡張された状態のいずれかからノ
ーマル状態（ＣＳＥＬＯ活性）に縮小しているなら、ま
たはＮ５ＥＬＯの保護された形が活性なら、５ＥＬＯ出
力を活性化するであろう。ＯＲゲート２０４は、スムー
ザが第１の拡張された状態またはノーマル状態から第２
の拡張された状態（ＥＳＥＬ２活性）に拡張しているな
ら、またはもしＮ５ＥＬ２の保護された形が活性なら、
５ＥＬ２を活性化する。

前に述べたように、制御ユニット１３４はそのとき存在
するシステム条件の組合わせ結果として５ＥＬＯ，５Ｅ
ＬＬおよび５ＥＬ２を発生する。

システム条件の直線組合わせ結果としてＳＥＬ信号を発
生することは、システムの待ち時間を減少させるので有
利である。制御ユニット１３４の組合わせ部分に対する
入力はさらに各々レジスタ１７０．１７２および１７４
（第７図）においてラッチされた５ＥＬＯ，５ＥＬＬお
よび５ＥＬ２出力の前の状態を含む。これらは各々信号
Ｎ５ＥＬＯ，Ｎ５ＥＬＩおよびＮ５ＥＬ２を介して組合
わせ回路に対する入力として与えられる。もしこれらの
信号かＯＲゲート２０４，２０６および２０８に対する
直接入力を形成するなら、そのときスムーザがそこにお
いて状態を変えるいかなる所与のサイクル、たとえばバ
イトクロックの２つの立上がり縁ｉとｉ＋１との間、Ｏ
Ｒゲート２０４゜２０６および２０８は前の状態に対応
するＳＥＬ信号ならびにスムーザの行先状態のためのＳ
ＥＬ信号の両方を活性化するであろう。これはＮ５ＥＬ
信号が次のクロックサイクル（すなわち立上がり縁ｉ＋
１）の立上がり縁まで変化しないので真実である。これ
はＳＥＬ信号のただ１つが一度に活性かもしれないので
受入れることができない。

この発生を防ぐために、この発明に従って、ＡＮＤゲー
ト１９８，２００および２０２は、もしスムーザが他の
任意の状態に移っているなら、ラッチされた信号Ｎ５Ｅ
Ｌ２．Ｎ５ＥＬＩおよびＮ５ＥＬＯからＯＲゲート２０
４，２０６および２０８の各々を守るために与えられる
。このように、ＯＲゲート２０４を送り込むＮ５ＥＬ２
の保護さＬＯｏの代わりに用いられることに注目）同様
に、Ｎ５ＥＬＩの保護された形はＮ５ＥＬｉ、ＥＳＥＬ
２およびＣ３ＥＬＯの論理の結果として計算される。Ｎ
５ＥＬＯの保護された形はＮ５ＥＬＯおよびＥＳＥＬＩ
の論理の結果として計算される。

ＡＮＤゲート１９８，２００および２０２の各々に対し
て述べられたちの以外の中間スムーザ信号は、ＳＥＬ出
力の排他性を必ずしも保証しない、なぜならばこれらの
中間信号によって表わされる記号の状態が各々のＡＮＤ
ゲート÷に送るＮ５ＥＬ信号によって示される状態から
、１バイトクロツクサイクル内において到達されないか
らである。

たとえば、Ｎ５ＥＬＯは、第７図の実施例においてスム
ーザがノーマル状態から第２の拡張された状態に直接移
るために遷移が規定されていないので、ＥＳＥＬ２によ
ってＡＮＤ化される必要はない。スムーザは第１の拡張
された状態のみを介してノーマル状態から第２の拡張さ
れた状態に移ることができ、かつＮ５ＥＬＯはスムーザ
が第１の拡張された状態にあるときオフである。しかし
ながら、ＥＳＥＬ２は５ＥＬＩの発生においてＮ５ＥＬ
Ｉ信号によってＡＮＤ化される。

ＡＮＤゲート１７６．１７８，１８０，１８２゜１８４
．１８６および１８８は、第７図の論理の最後の２つの
レベルにおいて用いられる中間信号のいくつかを発生す
るためにＯＲゲート１９０゜１９４および１９６によっ
て連続して一緒にＯＲ化される複数個の中間信号を発生
する。これらのＡＮＤゲートの各々はスムーザを縮小ま
たは拡張するために設計された単一のシステム条件を認
識し、かつ特定の条件が存在するときのみその出力ライ
ンを活性化する。たとえば、ＡＮＤゲート１８８はスム
ーザが第１の拡張された状態（ＮＳＥＬ１活性）にある
とき少なくとも８アイドルのプリアンプルを４歳する（
ＣＮＴ−７および到着バイト−１を認めることによって
）。この条件が起こるとき、スムーザはノーマル状態（
したがって０）に縮小（したがってＣ）Ｌなければなら
ないので、このシステム条件が起こるときＡＮＤゲート
１８８は中間信号Ｃ３ＥＬＯａを活性化する。

同様に、ＡＮＤゲート１８４はストリップされたフレー
ムの最後のバイトを縮小および削除するためにＩ、ＡＬ
Ｓ、Ｎ５ＥＬＩおよびＴＦＬＡＧの同時発生とともに信
号Ｃ３ＥＬＯｄを活性化する。

ＡＮＤゲート１８０はＩ、Ｎ５ＥＬ２．ＡＬＳＩおよび
ＴＦＬＡＧの同時発生を認めること１ごよって、スムー
ザを第２の拡張された状態からノーマル状態に縮小しか
つストリップフレームの最後の２バイトを削除するため
にＣ３ＥＬＯｃ信号を発生する。信号Ｃ５ＥＬＯａ、Ｃ
３ＥＬＯｄまたはＣ３ＥＬＯｃのいずれかが活性である
ときならいつでもスムーザはノーマル状態に縮小しなく
てはならないので、これらの３つの信号は前に述べたＣ
３ＥＬＯ信号を発生するためにＯＲゲート１９４内で組
合わせられる。

同様に、ＡＮＤゲート１８６は、６アイドルバイトより
多くを有するプリアンプルの到着とともにスムーザを第
２の拡張された状態から第１の拡張された状態に縮小す
るためのシステム条件を認める。これは、Ｎ５ＥＬＩが
活性である間ＩおよびＣＮＴ−６が同時発生するとき信
号Ｃ３ＥＬＩａを活性化することによって達成される。

ＡＮＤゲート１８２は、ＪＫバイトのろによって既に構
成されるストリップされたフレームのＪＫバイトを削除
するために第２の拡張された状態から第１の拡張された
状態に戻るだめの条件を認める。ＡＮＤゲート１８２は
それゆえＩＩ、ＡＬＳＩ、Ｎ５ＥＬ２およびＴＦＬＡＧ
の同時発生とともに信号Ｃ３ＥＬ１ｂを活性化する。信
号ＣＳ　Ｅ　Ｌ　１．　ａおよびＣＳ　Ｅ　Ｌ　１　ｂ
はＣ３ＥＬＩ信号を発生するためにＯＲゲート１９６に
おいて一緒にＯＲ化される。

スムーザが第１の拡張された状態に拡張するであろうた
だ１つのシステム条件があり、すなわちプリアンプル内
のアイドルバイトの数が７に達する前にＪＫが到着する
ことである。ＡＮＤゲート１９２はそれゆえＪＫ、ＣＮ
Ｔ＜６およびＮ５ＥＬＯの同時発生から直接ＥＳＥＬＩ
信号を発生する。

最後に、スムーザが第２の拡張された状態に拡張する２
つのシステム条件がある。ＡＮＤゲート１７８は、プリ
アンプル内の第１アイドルバイトの到着に先立ってスム
ーザが以前に第１の拡張された状態にあったとき、６ア
イドルバイトより少ないバイトを有するプリアンプルの
到着を認める。

ＡＮＤゲート１７８はそれゆえ、ＪＫ、ＣＮＴ＜６およ
びＮ５ＥＬＩの同時発生とともに活性であるＥＳＥＬ２
ｂ信号を発生する。

ＡＮＤゲート１７６はスムーザが、プリアンプル内の第
１アイドルバイトの到着に先立ってノーマル状態であっ
たとき、６アイドルバイトより少ないバイトを有するプ
リアンプルの到着を認める。

前に説明されたように、スムーザが最初にノーマル状態
にありかつ６アイドルバイトより少ないバイトを有する
プリアンプルが到着するとき、スムーザは初めに、ＪＫ
が到着するときカウントは７より少なく、その結果第１
の拡張された状態に移動しかっ１アイドルバイトを挿入
することを認める（ＡＮＤゲート１９２によって）。次
のバイトクロックサイクルにおいてのみ、スムーザはプ
リアンプルもまた６アイドルバイトより少ないバイトを
持ったことを認め、この場合スムーザは第１の拡張され
た状態から第２の拡張された状態に拡張しかつ第２アイ
ドルを挿入する。ＡＮＤゲート１７６はＪＫＩ、ＣＮＴ
−６およびＮ５ＥＬＩの同時発生とともにＥＳＥＬ２ａ
信号を活性化することによってこの第２の拡張につなが
るシステム条件を認める成分である。信号ＥＳＥＬ２ｂ
およびＥＳＥＬ２ａはＥＳＥＬ２信号を発生するために
ＯＲゲート１９０によって一緒にＯＲ化される。

第７図に示される回路は、ノーマル状態から第２の拡張
された状態に拡張している間２アイドルバイトを挿入す
るために２つのステップを使うのに対して、回路はまた
これが単一クロックサイクルにおいて起こるように考案
されてもよいことがわかるであろう。

この点に至るまで記述された装置はたとえばおよそ７ア
イドルバイトの最小インターパケットギャップの大きさ
を維持することに関連してきた。

しかしながらこの発明はまた最大インターパケットギャ
ップの大きさを維持するためにも用いられてもよい。こ
のような使用はたとえば音声またはビデオを表わすデー
タの送信に関係するネットワークにおいて効用を見い出
すであろう。この形の送信は通常、この場合プリアンプ
ルの初めからすぐ次のデータパケットの終わりまでのバ
イトの数を意味する、固定した“フレーム″の大きさを
有する。

プリアンプル内のバイトの数をしきい値Ｉｍｄヶ以下に
保つ傾向がある、低域通過機能を行なうための簡単なス
ムーザのための制御回路は第１２図に示される状態図に
従って構成されてもよい。

ノーマル状態（Ｎ）および縮小された状態（Ｃ）の２つ
の状態が第１２図に示される。スムーザのデータ経路遅
延部分はバイトが通常、出力バスに与えられる前に１遅
延レジスタを通過させられかつ、制御部分が縮小された
状態にあるときのみデータ経路遅延部分が入来バイトス
トリームを直接出力バスに通過させるように設計されて
いる。

低域通過スムーザは、繰返し入来アイドルのバイトをカ
ウントするノーマル状態に初期化またはリセットされる
。第１２図における命名法は、カウンタは０からＩｎａ
Ｘまでカウントし停止するアップカウンタであると仮定
する。装置は、カウンタ出力ＣＮＴがＩｍＱｘに到達す
るまでノーマル状態に留まりかつ、もし入来バイトがま
だアイドルなら、スムーザは縮小された状態に動く。前
に述べた高域通過スムーザに関して、スムーザがそのレ
ジスタに先立って拡張のレベルに縮小するとき、遅延レ
ジスタ内にあるバイトは捨てられかつ効率的に削除され
る。スムーザが縮小された状態にありかつ短いプリアン
プルが到着するとき、すなわちＣＮＴがＩｍｄつに到達
する前にＪＫが到着するとき、スムーザはノーマル状態
に移動しかつ、前に述べた高域通過スムーザと同じ態様
でアイドルのバイトを挿入する。

高域通過スムーザに関して、低域通過スムーザは、より
確かにインターパケットギャップの大きさを望ましい最
大値より下の大きさに向けるために、同じまたは異なる
しきい値で縦続接続されてもよい。さらに、高域通過お
よび低域通過スムーザはインターパケットギャップの大
きさを望ましい中心の大きさに向けるために互いに縦続
接続されてもよい。第１３図はしきい値Ｉ□、ｎ５ｗ７
を有する高域通過スムーザに続いてしきい値Ｉｌ、１ａ
Ｘ−９を有する低域通過スムーザを有する構造を示す。

この構成はインターパケットギャップ内のアイドルの数
を８バイト＋または一１バイトに向ける。第１４図はパ
ケット到着ジッタをより密にインターパケットアイドル
の８バイトに制限する構造を示す。それは弾性バッファ
に続いて、ｌｍ１ｎ＋−７のしきい値を有する高域通過
スムーザ、Ｉｍ　Ｑ　ｘ　＋　−９のしきい値を有する
低域通過スムーザ、１ｍ＋ｎ２−８のしきい値を有する
第２高域通過スムーザおよびＩｍ　＋　ｎ　２−８のし
きい値を有する第２低域通過スムーザを含む。

前に述べられた単独の高域通過スムーザに関して、縦続
接続された低域通過スムーザおよび、高域通過および低
域通過タイプの両方を含む縦続接続されたスムーザは単
一機能ユニットにおいて動作するために結合されてもよ
い。後者の場合、スムーザは１ノーマル状態、１または
２またはそれ以上の拡張された状態および、１または２
またはそれ以上の縮小された状態を持つとみなされても
よい。または、より一般的な見方から、スムーザは各々
のＳ、が状態Ｓ、−１より大きな拡張を有する状態を示
す、複数個の状態Ｓ７、・・・、Ｓ［門ＡＸを有しても
よい。スムーザが高域通過または低域通過またはその組
合わせのいずれであるかは、いくつの状態が起源となる
ステーションＩＰＧより上のしきい値において与えられ
かついくつの状態が起源となるステーションＩＰＧの大
きさより上のしきい値において与えられたか、およびい
くつの状態が起源となるステーションＩＰＧの大きさよ
り下のしきい値において与えられたかに依存する。真中
の状態はそのときノーマル状態とみなされ、各々の状態
は拡張された状態であるノーマル状態よりも高い拡張を
有し、かつ各々の状態は縮小された状態であるノーマル
状態より低い拡張を有する。このように、もしノーマル
状態ＳＮがＳ、なら、スムーザは高域通過スムーザであ
りかつ拡張された状態のみを有する。もしノーマル状態
ＳＮがｓＥヵＡＸなら、そのときスムーザは完全に低域
通過スムーザでありかつすべての状態は縮小された状態
である。最後に、もしｌ＜Ｎ＜ＥＭＡＸなら、そのとき
スムーザは拡張された、および縮小された状態の両方を
有する高域通過および低域通過を組合わせたスムーザで
ある。

さらに、異なる状態は異なるしきい値を持ってもよいと
いうことを思い出して、この発明に従うスムーザを説明
するための別の方法は、スムーザは第１しきい値におい
てｎ、の拡張された状態を有し、第２しきい値において
０２の拡張された状態、第３しきい値において０３の縮
小された状態、第４しきい値においてｎ４のの縮小され
た状態、などを有すると言うことである。スムーザが単
一しきい値においていくつかの拡張されたまたは縮小さ
れた状態を組入れるとき、現在のしきい値のためのどの
拡張または縮小された状態が現在有効であるかを追跡す
るためにステートマシンの代わりにカウンタを用いてこ
の発明を行なうことは価値のあることかもしれない。

前に述べたように、ＦＤＤＩ標準は最大フレームの大き
さおよび最大パーセンテージを規定し、これによってど
んなステーションのクロック周波数も名目上の値から変
化してもよい。これらの量はＦＤＤＩ標準において、最
も極端な場合、弾性バッファが決してフレームにつき平
均４．５ビツトのアイドルより多くを削除（または付加
）してはならないように規定されている。ステーション
の配列およびそれらのクロック周波数における差によっ
て、スムーザのないネットワークにおいて、ネットワー
ク全体にわたる長期間平均ギャップ長はいつも、プレア
ンブルにつき（８バイト±４゜５ビツト）の範囲内にな
るであろうことが示され得る。より一般的に言うと、い
かなる所与のスムーザのないネットワークのための長期
間の平均ギャップ長はいつも最小と最大とを含めて最小
と最大最悪ケース平均ギャップ長の間になるであろう。

最小最悪ケース平均ギャップ長は起源となるステーショ
ンのギャップ長マイナス、最も極端な合法的な削除ステ
ーションが削除するであろうバイトの数の長期間平均で
あり、かつ最大最悪ケース平均ギャップ長は起源となる
ステーションのギャップ長プラス、最も極端な加算ステ
ーションが加えるであろうバイトの数の長期間平均であ
る。

ネットワーク内に、最小ギャップ長が最小最悪ケース平
均ギャップ長より長く、または最大最悪ケース平均ギャ
ップ長より短くなることを確実にするよう試みるスムー
ザを組入れるのは非効率的であることがわかった。もし
このようなネットワークが試みられるなら、スムーザは
拡張された状態（最大ギャップ長を保証するスムーザの
ための縮小された状態）においてあまりにも多くの時間
を使い過ぎかつ短いプリアンプルを十分に長くするため
に（長いプリアンプルを十分短くする）利用できないこ
とがわかった。最小ギャップ長を保証するスムーザにお
いてそれゆえ、しきい値は最小最悪ケース平均ギャップ
長より短いまたは等しい成る値に設定されなければなら
ない。同様に、最大ギャップ長を保証するスムーザにお
いて、しきい値は最大最悪ケース平均ギャップ長より長
いまたは等しい成る値に設定されなければならない。

この発明はその特定の実施例に関連して説明されてきた
、かつこの発明の範囲内において数多くの修正が行なわ
れてもよいことが理解され得るであろう。たとえば、こ
の発明に従うスムーザの機能はもしより複雑ならば、よ
り簡潔な構造のために弾性バッファと組合わされてもよ
い。これらおよび他の変型は特許請求の範囲内において
意図される。

【図面の簡単な説明】

第１図はこの発明かその中で行なわれてもよいトークン
リングネットワークの部分のブロック図である。 第２図はこの発明に従うスムーザのブロック図である。 第３図は第２図に示されるステートマシンによって行な
われる機能を示す状態図である。 第４ａ図および第４ｂ図は第２図の回路の動作を表わす
ために有益なタイミング図である。 第５図、第１３図および第１４図はこの発明に従ってス
ムーザがどのように縦続接続されるかを示すブロック図
である。 第６図はこの発明に従う別のスムーザのブロック図であ
る。 第７図は第６図に示される制御ユニットの略図である。 第８図ないし第１１図は第６図および第７図のスムーザ
の動作を示すために有益なタイミング図である。 第１２図はこの発明に従う別のスムーザの状態図である
。 図において２０はエンコーダ／デコーダ受信機、２２は
エンコーダ／デコーダ送信機、２４は媒体アクセスコン
トローラ、３６はレジスタ、３８はマルチプレクサ、５
０はデコーダ、７０はステトマシン、８０は弾性バッフ
ァ、１３４は制御ユニットである。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーポレーテッド

Claims (27)

【特許請求の範囲】
1. （１）不活性および活性情報ユニットの到着ストリーム
   とともに用いるための平滑化装置であって、前記ストリ
   ームは前記不活性ユニットのストリングを含み、前記ス
   トリングの各々の前後には前記活性ユニットの１つが並
   び、前記装置は、前記装置を初期化するための初期化手
   段と、ｎ＿ａ個の不活性アイドルユニットを不活性ユニ
   ットの前記ストリングの第１の所与のものに加えるため
   の加算手段とを含み、前記ストリングの前記第１の所与
   のものはＩ＿１個の不活性ユニットを有し、Ｉ＿１は不
   活性ユニットの所定の最小しきい値数Ｉ＿ｍ＿ｉ＿ｎよ
   り少なく、ｎ＿ａは１と（Ｉ＿ｍ＿ｉ＿ｎ−Ｉ＿１）を
   含めてその間であり、かつ ｎ＿ｄ個の不活性ユニットを、不活性ユニットの前記ス
   トリングの第２の所与のものから削除するための削除手
   段を含み、前記ストリングの前記第２の所与のものはＩ
   ＿２個の不活性ユニットを有し、Ｉ＿２は前記最小しき
   い値数Ｉ＿ｍ＿ｉ＿ｎより大きく、ｎ＿ｄは１と（Ｉ＿
   ２−Ｉ＿ｍ＿ｉ＿ｎ）を含んでその間であり、 ｎ＿ａは、前記ｎ＿ａ個の不活性ユニットが前記ストリ
   ングの前記第１の所与のものに加えられた後、初期化以
   降の、前記平滑化装置によって加えられた不活性ユニッ
   トの全個数、初期化以降の前記平滑化装置によって削除
   された不活性ユニットの全個数の正味が、所定の最大値
   Ｅ＿ｍ＿ａ＿ｘを越えないようにさらに限定され、前記
   加算手段は、もし１つでも不活性ユニットを前記ストリ
   ングの前記第１の所与のものに加えると、初期化以降の
   前記平滑化装置によって加算された不活性ユニットの前
   記全個数、初期化以降の前記平滑化装置によって削除さ
   れた不活性ユニットの前記全個数の正味が前記所定の最
   大値Ｅ＿ｍ＿ａ＿ｘを越える結果になるなら、前記スト
   リングの前記第１の所与のものについては作動せず、 ｎ＿ｄは前記ｎ＿ｄ個の不活性ユニットが前記ストリン
   グの前記第２所与のものから削除された後、初期化以降
   の前記平滑化装置によって加算された不活性ユニットの
   前記全個数、初期化以降の前記平滑化装置によって削除
   された不活性ユニットの前記全個数の正味が所定の最小
   値Ｅ＿ｍ＿ｉ＿ｎ以下にならないように限定され、前記
   削除手段は、１つでも不活性ユニットが前記ストリング
   の前記第２所与のものから削除されると、初期化以降の
   前記平滑化装置によって加算された不活性ユニットの前
   記全個数、初期化以降の前記平滑化装置によって削除さ
   れた不活性ユニットの前記全個数の正味が前記所定の最
   小値Ｅ＿ｍ＿ｉ＿ｎより下になるような結果になるなら
   前記ストリングの前記第２所与のものについて作動しな
   い、平滑化装置。
2. （２）Ｅ＿ｍ＿ｉ＿ｎ＝０かつＥ＿ｍ＿ａ＿ｘ＞０であ
   る、請求項１に記載の装置。
3. （３）Ｅ＿ｍ＿ｉ＿ｎ＜０かつＥ＿ｍ＿ａ＿ｘ＝０であ
   る、請求項１に記載の装置。
4. （４）Ｅ＿ｍ＿ｉ＿ｎ＜０かつＥ＿ｍ＿ａ＿ｘ＞０であ
   る、請求項１に記載の装置。
5. （５）前記加算手段または前記削除手段の動作に先立っ
   て、初期化以降の前記平滑化装置によって加算された不
   活性ユニットの全個数、初期化以降の前記平滑化装置に
   よって削除された不活性ユニットの全個数の正味が第１
   の所定の数に等しいとき、Ｉ＿ｍ＿ｉ＿ｎは第１の所定
   の値Ｉ＿ｍ＿ｉ＿ｎ＿１と等しいように予め定められ、 かつ前記加算手段または前記削除手段の動作に先立って
   、初期化以降の前記平滑化装置によって加算された不活
   性ユニットの全個数、初期化以来の前記平滑化装置によ
   って削除された不活性ユニットの全個数の正味が前記第
   １の所定の数より大きい第２の所定の数に等しいとき、
   Ｉ＿ｍ＿ｉ＿ｎは第２の所定の値Ｉ＿ｍ＿ｉ＿ｎ＿２に
   等しく、Ｉ＿ｍ＿ｉ＿ｎ＿２はＩ＿ｍ＿ｉ＿ｎ＿１と異
   なるように予め定められる、請求項１に記載の装置。
6. （６）前記第２の所定の数は前記第１の所定の数よりち
   ょうど１大きく、Ｉ＿ｍ＿ｉ＿ｎ＿１は前記装置の最小
   最悪ケース平均ギャップ長より小さいかまたは等しく、
   かつＩ＿ｍ＿ｉ＿ｎ＿２＝Ｉ＿ｍ＿ｉ＿ｎ＿１−１であ
   る、請求項５に記載の装置。
7. （７）前記加算手段は、 Ｉ＿１＜Ｉ＿ｍ＿ｉ＿ｎ＿１の時のみ、１つの不活性ユ
   ニットを不活性ユニットの前記ストリングの前記第１の
   所与のものに加えるための第１手段と、１つの不活性ユ
   ニットを加算するための前記第１手段のいかなる動作の
   後、前記ストリングの前記第１の所与のものがＩ＿ｍ＿
   ｉ＿ｎ＿２の不活性ユニットより少ないときのみ、１つ
   の不活性ユニットを不活性ユニットの前記ストリングの
   前記第１所与のものに加えるための第２手段とを含み、
   １つの不活性ユニットを加算するための前記第２手段は
   １つの不活性ユニットを加えるための前記第１手段と共
   に連続的に動作し、 かつ前記削除手段は、 Ｉ＿１＞Ｉ＿ｍ＿ｉ＿ｎ＿１のときのみ、１つの不活性
   ユニットを、不活性ユニットの前記ストリングの前記第
   ２所与のものから削除するための第１手段と、 １つの不活性ユニットを削除するための前記第１手段の
   いかなる動作の後、前記ストリングの前記第２の所与の
   ものがＩ＿ｍ＿ｉ＿ｎ＿２不活性ユニットより多くを有
   するときのみ、１つの不活性ユニットを不活性ユニット
   の前記ストリングの前記第２の所与の１つから削除する
   ための第２手段とを含み、１つの不活性ユニットを削除
   するための第２手段は、１つの不活性ユニットを削除す
   るための前記第１手段とともに連続的に動作する、請求
   項５に記載の装置。
8. （８）所定の装置の状態が発生するとき少なくとも１つ
   の活性情報ユニットを削除するための追加の削除手段を
   さらに含む、請求項１に記載の装置。
9. （９）前記不活性および活性情報ユニットの各々は１０
   −ビットバイトを含む、請求項１に記載の装置。
10. （１０）クロック期間を有するクロックとともに用いる
    ための装置であって、 前記加算手段は、 選択可能な整数の前記クロック期間、不活性および活性
    情報ユニットの前記ストリームを遅延するためのデータ
    経路遅延手段を含み、前記選択可能な整数は、少なくと
    も、０と（Ｅ＿ｍ＿ａ＿ｘＥ＿ｍ＿ｉ＿ｎ）を含むその
    間のいかなる整数に選択されてもよく、かつ 前記加算手段は前記選択可能な整数を前記データ経路遅
    延手段に与えるための制御手段を含み、前記制御手段は
    、不活性ユニットの前記ストリングの前記第１の所与の
    ものが前記データ経路遅延手段を通過するとき活性であ
    り、余分の不活性ユニットを１クロック期間の間出力さ
    れるようにせしめかつ、対応して、連続するクロック期
    間の間前記選択可能な整数を増分するための手段を含み
    、かつ前記削除手段は前記データ経路遅延手段と前記制
    御手段とを含み、前記制御手段は、不活性ユニットの前
    記ストリングの前記第２の所与のものが前記データ経路
    遅延手段を通過するとき前記選択可能な整数を減分する
    ための手段をさらに含む、請求項１に記載の装置。
11. （１１）クロック期間を有するクロックおよび、１クロ
    ック期間につき１ユニットに到着する情報ユニットのス
    トリームとともに用いるための平滑化装置であって、前
    記ストリームは各々が、活性ユニットが前後に並ぶ不活
    性ユニットのストリングを含み、前記装置はノーマル状
    態Ｅ＿０およびＥＭＡＸ個の拡張された状態Ｅ＿ｉ、ｉ
    ＝１、・・・、ＥＭＡＸ、を有し、各々の拡張された状
    態Ｅ＿ｉは状態Ｅ＿ｉ＿−＿１より大きな拡張の状態を
    表わし、前記ストリングのいかなる１つの到着に先立つ
    現在の状態はｃ′ｔｈ状態Ｅ＿ｃによって表わされ、前
    記装置は、 前記現在の状態Ｅ＿ｃを前記ノーマル状態Ｅ＿０に初期
    化するための初期化手段と、 前記現在の状態Ｅ＿ｃが状態Ｅ＿Ｅ＿Ｍ＿Ａ＿Ｘより少
    なく拡張されているときのみ、ｎ＿ａ個の不活性ユニッ
    トを、前にＩ＿ｓ＿ｈ＿ｏ＿ｒ＿ｔ個の不活性ユニット
    を持っていた不活性ユニットの前記ストリングの第１の
    ものに加算し（Ｉ＿ｓ＿ｈ＿ｏ＿ｒ＿ｔは不活性ユニッ
    トの第１しきい値数Ｉ＿ｔ＿ｈ＿１および１≦ｎ＿ａ≦
    （ＥＭＡＸ−ｃ）より小さく）、かつ対応して前記現在
    の状態Ｅ＿ｃを状態Ｅ＿ｃ＿＋＿ｎ＿ａに移動させるた
    めの、かつ前記現在の状態Ｅ＿ｃが前記ノーマル状態Ｅ
    ＿０よりさらに拡張されているときのみｎ＿ｄ個の不活
    性ユニットを、前にＩ＿ｌ＿ｏ＿ｎ＿ｇ個の不活性ユニ
    ットを持っていた不活性ユニットの前記ストリングの第
    ２のものから削除するための第１加算／削除手段を含み
    、Ｉ＿ｌ＿ｏ＿ｎ＿ｇは不活性ユニットの前記第１しき
    い値数Ｉ＿ｔ＿ｈ＿１および１≦ｎ＿ｄ≦ｃより大きく
    、かつ対応して前記現在の状態Ｅ＿ｃを状態Ｅ＿ｃ＿−
    ＿ｎに移動させる、平滑化装置。
12. （１２）ｎ＿ａはさらに（Ｉ＿ｔ＿ｈ＿１−Ｉ＿ｓ＿ｈ
    ＿ｏ＿ｒ＿ｔ）より小さいかまたは等しいように限定さ
    れ、かつｎ＿ｄはさらに（Ｉ＿ｌ＿ｏ＿ｎ＿ｇ−Ｉ＿ｔ
    ＿ｈ＿１）より小さいかまたは等しいように限定される
    、請求項１１に記載の装置。
13. （１３）ｎ＿ａは（ＥＭＡＸ−ｃ）および （ｉ＿ｔ＿ｈ＿１−Ｉ＿ｓ＿ｈ＿ｏ＿ｒ＿ｔ）のより小
    さい方に等しく、かつｎ＿ｄはｃおよび（Ｉ＿ｌ＿ｏ＿
    ｎ＿ｇ−Ｉ＿ｔ＿ｈ＿１）のより小さい方と等しい、請
    求項１１に記載の装置。
14. （１４）前記装置はさらに追加のノーマル状態Ｅ＿０お
    よびＥＭＡＸ′個の追加の拡張された状態Ｅ＿ｉ′、ｉ
    ＝１、・・・、ＥＭＡＸ′を有し、各々の拡張された状
    態Ｅ＿ｉ′は状態Ｅ＿ｉ＿−＿１′より大きな、拡張の
    状態を表わし、前記ストリングのいかなる１つの到着に
    先立つ現在の追加の状態は（ｃ′）ｔｈの追加の状態（
    Ｅ＿ｃ′）′によって表わされ、前記初期化手段はさら
    に、前記追加の現在の状態（Ｅ＿ｃ′）′を前記追加の
    ノーマル状態Ｅ＿０′に初期化するための手段を含み、 前記装置はさらに、前記第１加算／削除手段の下流を少
    なくとも機能的に作動する第２加算／削除手段を含み、
    前記第２加算／削除手段は、前記追加の現在の状態（Ｅ
    ＿ｃ′）′が状態（Ｅ＿Ｅ＿Ｍ＿ＡＸ′）′より小さい
    ときのみ、ｎ＿ａ′個の不活性ユニットを不活性ユニッ
    トの前記ストリングの第３のものに加えるためのもので
    あり、前記ストリングの前記第３のものは、前記第１加
    算／削除手段のいかなる動作に続いて、第２しきい値数
    Ｉ＿ｔ＿Ｈ＿２個の不活性ユニットより小さな数、１≦
    ｎ＿ａ′≦（ＥＭＡＸ′−ｃ′）の不活性ユニットを有
    したものであり、かつ対応して前記追加の現在の状態（
    Ｅｃ′）′をｎ＿ａ′個の状態だけより拡張された状態
    に移動させ、かつ前記第２加算／削除手段は、前記追加
    の現在の状態（Ｅｃ′）′が前記追加のノーマル状態Ｅ
    ＿０′よりより拡張されているときのみ、ｎ＿ｄ′個の
    不活性ユニットを不活性ユニットの前記ストリングの第
    ４のものから削除するためのものであり、不活性ユニッ
    トの前記ストリングの前記第４のものは、前記第１加算
    ／削除手段のいかなる動作に続いて、前記第２しきい値
    数Ｉ＿ｔ＿ｈ＿２個の不活性ユニット、より大きな数、
    １≦ｎ＿ｄ′≦ｃ′の不活性ユニットを有したものであ
    り、対応して前記追加の現在の状態（Ｅｃ′）′をｎｄ
    ′個の状態だけより小さく拡張された状態に移動させる
    、請求項１３に記載の装置。
15. （１５）前記第２しきい値数Ｉ＿ｔ＿ｈ＿２は前記第１
    しきい値数Ｉ＿ｔ＿ｈ＿１より正確に１つ小さい、請求
    項１４に記載の装置。
16. （１６）クロック期間を有するクロックおよび１クロッ
    ク期間につき１ユニットに到着する情報ユニットのスト
    リームとともに用いるための平滑化装置であって、前記
    ストリームは各々は、活性情報ユニットが前後に並ぶ不
    活性情報ユニットのストリングを含み、前記装置はノー
    マル状態Ｎおよび第１の拡張された状態Ｅ＿１を有し、
    前記装置は、 情報ユニットの前記ストリームを運ぶ入力バスと、 出力バスと、 情報ユニットを前記入力バスから前記出力バスに転送さ
    せるための転送手段とを含み、 前記転送手段は、前記不活性情報ユニットの第１しきい
    値数Ｉ＿ｔ＿ｈ＿１より少ないものを有する不活性情報
    ユニットの前記ストリングの各々の転送の間、前記装置
    が前記ノーマル状態Ｎにあるときのみ、余分の不活性情
    報ユニットを前記出力バスに与え、前記クロック期間の
    １番目の間、連続して到着する情報ユニットの転送を前
    記クロック期間の１つ遅延し、かつ前記装置を前記第１
    の拡張された状態Ｅ＿１に移動させかつ、 前記不活性情報ユニットのＩ＿ｔ＿ｈ＿１より多いもの
    を有する不活性ユニットの前記ストリングの各々の転送
    の間、前記装置が前記第１の拡張された状態Ｅ＿１にあ
    る時のみ、前記次のおよび連続して到着する情報ユニッ
    トの転送をクロック期間の１つ進めるかつ前記装置を前
    記ノーマル状態Ｎに移動させることによって前記不活性
    情報ユニットの１つの転送を妨げる制御手段を含む、平
    滑化装置。
17. （１７）前記装置はさらに第２の拡張された状態Ｅ＿２
    を有し、 前記制御手段はさらに、前記不活性情報ユニットの第２
    しきい値数Ｉ＿ｔ＿ｈ＿２より少ないものを有する不活
    性情報ユニットの前記ストリングの各々の転送の間、前
    記装置が前記第１の拡張された状態Ｅ＿１にあるときの
    み、余分の不活性情報ユニットを前記出力バスに与え、
    前記クロック期間の２番目の間、連続して到着する情報
    ユニットの転送を前記クロック期間の追加の１つ遅延し
    かつ前記装置を前記第２拡張された状態Ｅ＿２に移動さ
    せるためのものであり、 かつ前記不活性情報ユニットのＩ＿ｔ＿ｈ＿２より多く
    を有する不活性情報ユニットの前記ストリングの各々の
    転送の間、前記装置が前記第２拡張された状態Ｅ＿２に
    あるときのみ、次のおよび連続して到着する情報ユニッ
    トの転送を前記クロック期間の１つ前進させ、かつ前記
    装置を前記第１拡張された状態Ｅ＿１に移動させること
    によって前記不活性情報ユニットの１つの転送を妨げる
    ためのものである、請求項１６に記載の装置。
18. （１８）Ｉ＿ｔ＿ｈ＿１＝７かつＩ＿ｔ＿Ｈ＿２＝６で
    ある、請求項１７に記載の装置。
19. （１９）出力バス、クロック期間を有するクロックおよ
    び１クロック期間につき１ユニットに到着する情報ユニ
    ットのスリトームを運ぶ入力バスとともに用いるための
    平滑化装置であって、前記ストリームは各々は、活性情
    報ユニットが前後に並ぶ不活性情報ユニットのストリン
    グを含み、前記装置は、 （ａ）データ出力、情報ユニットの前記スリトームを受
    けるために結合されるデータ入力および前記クロックを
    受けるために結合されるクロック入力を有する遅延レジ
    スタと、 （ｂ）データ出力、前記遅延レジスタの前記データ出力
    に結合される第１データ入力、前記遅延レジスタの前記
    データ入力に結合される第２データ入力、不活性情報ユ
    ニットを表わす論理レベルにハードワイヤードされた第
    ３データ入力および制御ポートを有するマルチプレクサ
    とを含み、前記マルチプレクサは前記マルチプレクサの
    前記データ出力に対し、前記制御ポート上のＳＥＬＥ信
    号に応答して、前記第１データ入力上のデータと、前記
    制御ポート上のＳＥＬ＿＿Ｎ信号に応答して前記第２デ
    ータ入力上のデータを、かつ前記制御ポート上のＳＥＬ
    ＿＿Ｉ信号に応答して前記第３データ入力上のデータを
    選択し、かつ （ｃ）前記装置は前記マルチプレクサの前記制御ポート
    に結合される出力を有する制御回路をさらに含み、 （ｉ）前記制御回路はノーマル状態および 拡張された状態を有するステートマシンを含み、前記ス
    テートマシンは、前記ノーマル状態にあるとき、その中
    において所定のしきい値長Ｉ＿ｔ＿ｈより短い不活性情
    報ユニットの各々のストリングの最後のユニットが前記
    入力バス上に存在するクロック期間に続く第２クロック
    期間の間、前記拡張された状態に移るために適合され、
    前記ステートマシンは、前記拡張された状態にある時、
    その中において前記所定のしきい値長Ｉ＿ｔ＿ｈより長
    い不活性情報ユニットの各々のストリングのＩ＿ｔ＿ｈ
    ′ｔｈユニットが前記入力バスにあるクロック期間に続
    く第２クロック期間の間、前記ノーマル状態に移るため
    に適合され、 （ｉｉ）前記制御回路はさらに各々の所与 のクロック期間の間、前記マルチプレクサの前記制御ポ
    ートに（Ａ）前記ステートマシンが前記拡張された状態
    にあり、かつ前記クロック期間が、その中において前記
    所定のしきい値長Ｉ＿ｔ＿Ｈより長い不活性情報ユニッ
    トのストリングのＩ＿ｔ＿ｈ′ｔｈユニットが前記入力
    バスに存在するクロック期間に続く第２クロック期間で
    はないときにいつでも前記ＳＥＬ＿＿Ｅ信号と、（Ｂ）
    前記ステーシマシンが前記ノーマル状態にありかつ、前
    記所与のクロック期間が、その中において前記所定のし
    きい値長Ｉ＿ｔ＿ｈより短い不活性情報ユニットのスト
    リングの最後のユニットが前記入力バスに存在するクロ
    ック期間に続く第２クロック期間ではないときにいつで
    も前記ＳＥＬ＿＿Ｎ信号と、（Ｃ）前記ステートマシン
    が前記拡張された状態にありかつ、前記所与のクロック
    期間が、その中において前記所定のしきい値長Ｉ＿ｔ＿
    ｈより長い不活性情報ユニットのストリングのＩ＿ｔ＿
    ｈ′ｔｈユニットが前記入力バスに存在するクロック期
    間に続く第２クロック期間であるときにいつでも前記Ｓ
    ＥＬ＿＿Ｎ信号と、かつ（Ｄ）前記ステートマシンが前
    記ノーマル状態にありかつ、前記所与のクロック期間が
    、その中において前記所定のしきい値長Ｉ＿ｔ＿Ｈより
    短い不活性情報ユニットのストリングの最後のユニット
    が前記入力バスに存在するクロック期間に続く前記第２
    クロック期間であるときにいつでも前記ＳＥＬ＿＿Ｉ信
    号とを与えるための手段を含む、平滑化装置。
20. （２０）データネットワーク内のインターギャップの長
    さを制御するための方法であって、複数個の独立してク
    ロックされたノードと、前記ノードの間に通される情報
    ユニットの連続ストリームとを含み、前記ストリームは
    不活性情報ユニットのインターパケットギャップによっ
    て分離した活性情報ユニットのパケットを含み、前記ノ
    ードの所与のものは受信クロック期間を有する受信クロ
    ック、送信クロック期間を有する送信クロックおよび、
    受信クロック期間につき１ユニットの比率で情報ユニッ
    トの前記ストリームの１つを受け、送信クロック期間に
    つき１ユニットの比率で前記ストリームからの不活性情
    報ユニットを利用可能にし、かつ送信クロック期間につ
    き１ユニットの前記比率で不活性情報ユニットを利用可
    能にするための弾性バッファを含み、少なくともいくつ
    かの前記不活性情報ユニットは、前記受信クロック期間
    と前記送信クロック期間の間の不整合を補償するために
    前記弾性バッファによって調節可能な長さを有するイン
    ターパケットギャップを形成する前記弾性バッファによ
    って利用可能にされ、前記方法は、 不活性情報ユニットのしきい値数Ｉ＿ｓ＿ｈ＿ｏ＿ｒ＿
    ｔ＿１より少ないものを有する第１の短いインターパケ
    ットギャップの前記弾性バッファによって利用可能にさ
    れた前記情報ユニット内の発生を検出し、第１加算時間
    期間の間、ｎ＿１＿ａ個の不活性情報ユニットを前記第
    １番目の短いインターパケットギャップに挿入しかつ、
    対応して前記第１時間期間のすぐ後に、前記弾性バッフ
    ァによって利用可能になった情報ユニットをｎ＿１＿ａ
    の前記送信クロック期間だけ遅延し、 不活性情報ユニットのしきい値数Ｉ＿ｌ＿ｏ＿ｎ＿ｇ＿
    １より多くを有する第１の長いインターパケットギャッ
    プの前記弾性バッファによって利用可能になった前記情
    報ユニット内の発生を検出し、かつ第１削除時間期間の
    間、ｎ＿１＿ｄ個の情報ユニットを前記長いインターパ
    ケットギャップから削除しかつ、対応して前記第１の削
    除時間期間のすぐ後に、前記弾性バッファによって利用
    可能になった情報ユニットをｎ＿１＿ｄの送信クロック
    期間だけ進めることを含む、データネットワーク内のイ
    ンターパケットギャップの長さを制御するための方法。
21. （２１）不活性情報ユニットのしきい値数Ｉ＿ｓ＿ｈ＿
    ｏ＿ｒ＿ｔ＿２より少ないものを有する第２の短いイン
    ターパケットギャップの前記弾性バッファによって利用
    可能になった前記情報ユニット内の発生を検出し、 第２加算時間期間の間、ｎ＿２＿ａ個の不活性情報ユニ
    ットを前記第２の短いインターパケットギャップ内に挿
    入しかつ、対応して、前記第２加算時間期間のすぐ後に
    、前記弾性バッファによって利用可能になった情報ユニ
    ットをｎ＿２＿ａ送信クロック期間遅延し、 不活性情報ユニットのしきい値数Ｉ＿ｌ＿ｏ＿ｎ＿ｇ＿
    ２より多くを有する第２の長いインターパケットギャッ
    プの前記弾性バッファによって利用可能になった前記情
    報ユニット内の発生を検出し、かつ第２削除時間期間の
    間、ｎ＿２＿ｄ個の情報ユニットを前記第２の長いイン
    ターパケットギャップから削除し、かつ対応して前記第
    ２削除時間期間のすぐ後に前記弾性バッファによって利
    用可能になった情報ユニットをｎ＿２＿ｄ送信クロック
    期間進めるステップをさらに含み、 Ｉ＿ｓ＿ｈ＿ｏ＿ｒ＿ｔ＿１≠Ｉ＿ｓ＿ｈ＿ｏ＿ｒ＿ｔ
    ＿２かつＩ＿ｌ＿ｏ＿ｎ＿ｇ＿１≠Ｉ＿ｌ＿ｏ＿ｎ＿ｇ
    ＿２である、請求項２０に記載の方法。
22. （２２）Ｉ＿ｓ＿ｈ＿ｏ＿ｒ＿ｔ＿１＝Ｉ＿ｌ＿ｏ＿ｎ
    ＿ｇ＿１、Ｉ＿ｓ＿ｈ＿ｏ＿ｒ＿ｔ＿２＝Ｉ＿ｌ＿ｏ＿
    ｎ＿ｇ＿２かつＩ＿ｓ＿ｈ＿ｏ＿ｒ＿ｔ＿２＝Ｉ＿ｓ＿
    ｈ＿ｏ＿ｒ＿ｔ＿１−１である、請求項２１に記載の方
    法。
23. （２３）Ｉ＿ｓ＿ｈ＿ｏ＿ｒ＿ｔ＿１＝Ｉ＿ｌ＿ｏ＿ｎ
    ＿ｇ＿１である、請求項２１に記載の方法。
24. （２４）前記弾性バッファによって利用可能になる情報
    ユニットがその中において遅延される送信クロック期間
    の現在の数を追跡し、 送信クロック期間の前記現在の数は所定の最大数を決し
    て越えないようにｎ＿１＿ａを限定し、かつ送信クロッ
    ク期間の前記現在の数は所定の最小数を決して下回らな
    いようにｎ＿１＿ｄを限定するステップをさらに含む、
    請求項２３に記載の方法。
25. （２５）望ましい最小長より短い前記インターパケット
    ギャップの数を減少させるためにインターパケットギャ
    ップの長さを制御することが望ましい場合に用いるため
    の方法であって、送信クロック期間の前記現在の数を前
    記所定の最小数に初期化するステップをさらに含む、請
    求項２４に記載の方法。
26. （２６）ストリップされたフレームの前記弾性バッファ
    によって利用可能になった前記情報ユニット内の発生を
    検出し、かつ 第３削除時間期間の間、ｎ＿３＿ｄ個の情報ユニットを
    前記ストリップされたフレームから削除しかつ、対応し
    て前記第３削除時間期間のすぐ後に、前記弾性バッファ
    によって利用可能になった情報ユニットをｎ＿３＿ｄ送
    信クロック期間進めるステップをさらに含む、請求項２
    ３に記載の方法。
27. （２７）データネットワーク内のインターパケットギャ
    ップの長さを制御するための方法であって、情報ユニッ
    トの連続ストリームは１情報ユニットクロック期間につ
    き１ユニットの比率で前記データネットワーク内に送信
    され、前記ストリームは不活性情報ユニットのインター
    パケットギャップによって分離した活性情報ユニットの
    パケットを含み、前記方法は、 不活性情報ユニットのしきい値数Ｉ＿ｓ＿ｈ＿ｏ＿ｒ＿
    ｔ＿１より少ないものを有する第１の短いインターパケ
    ットギャップの情報ユニットの前記ストリームの所与の
    ものにおける発生を検出し、 第１加算時間期間の間、ｎ＿１＿ａ個の不活性情報ユニ
    ットを前記第１の短いインターパケットギャップ内に挿
    入しかつ対応して、前記第１加算時間期間のすぐ後に、
    前記所与のストリーム内に現われる情報ユニットをｎ＿
    １＿ａの前記情報ユニットクロック期間だけ遅延させ、 不活性情報ユニットのしきい値数Ｉ＿ｌ＿ｏ＿ｎ＿ｇ＿
    １より多くを有する第１の長いインターパケットギャッ
    プの前記ストリームの前記所与のものの中の発生を検出
    し、かつ 第１削除時間期間の間、ｎ＿１＿ｄ個の情報ユニットを
    前記第１の長いインターパケットギャップから削除しか
    つ対応して、前記第１削除時間期間のすぐ後に前記スト
    リームの前記所与のものの中に現われる情報ユニットを
    ｎ＿１＿ｄの前記情報ユニットクロック期間だけ進める
    ステップを含む、データネットワーク内のインターパケ
    ットギャップの長さを制御するための方法。