JPH01502711A - デジタル通信リンクにおけるジッタ制御 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタル通信リンクにおけるジッタ制御本発明はデジタル通信リンクにおけるジ ッタ制御に関するものである。

特に本発明は非同期デジタル通信リンクのチェーンにおけるジッタ制御に関する ものである。

通信ネットワークはしばしばリンクにより相互接続されたノードＮのチェーンを 有している。このような構成は国際公開第ＷＯ３６１０３６３９号に開示されて いる。デジタル情報はノードＮ、で伝送開始され、その内容に変更を加えて或い は加えないで順次にノードＮｔ、　Ｎｓ・−一−−−−に−よって中継される。

３つの代表的な隣接ノードＮｉ−１ｎ　Ｎｉ＋　Ｎ４＊１の場合には、Ｎえ、か らＮ、にｆｉ−１ビット／秒の速度で、またＮ、からＮｉ、１にはｆ、ビット／ 秒の速度で情報が送信される。速度−・−・−−−一−−−−・ｆｔ−＋、ｆえ ＋　ｆ４＊１・−−−−−−−−・は通常同じであるが、ノードＮ　１−Ｉｎ　 Ｎｉ＋　Ｎｉ、ｌでそれぞれ別々のクロックにより決定され、従って予知できな いが少量であっても変化する量だけ互いに相違する。

これらの変化を無（す既知の１つの手段は、内部クロック無くしてチェーンを同 期させて動作させることであり、この場合ノードＮ、においてのみ独立のクロッ クを用い、これにノードＨｚ、　Ｈｚ−・・−・−におけるクロックを従属させ る。この従属処理は代表的に、各ノードが速度および位相を到来ビットストリー ムを同期させるピットクロック抽出とじて既知の技術により行なわれる。従って 、出力ビツトストリームを形成し且つ送信するのに同じクロックが用いられてい る。この手段によって、チェーンが大きくなるにつれて困難性が増大する。タッ ク抽出は位相においである量のジッタを受けやすく、このジッタはノードからノ ードへと累積され、これによりビットエラーの影響を逐次増大させる。

位相ジッタを解決する他の既知の技術はノードで独立のクロックを用いることで ある。ノードの受信側では依然として抽出クロックが用いらているが、送信は独 立のクロックによって行なわれており、従って受信中のジッタにより影響を受け ない、このような構成は、すべての送信を、実際のデータを送信するのに必要と するよりも速い速度で行ない且つスタッフビットをビットストリームに加えるこ とにより可能となる。固定の時間藺隔に亘るスタッフビットの数はリンク同志間 で変えてこのスタッフビット数の差によりクロック速度の差を補償するようにす ることができる。

スタッフビット或いはビットの群を除去したり或いは加えたりすることにより弾 性バッファがあふれたり空になったりしないようにする。

デジタル情報は一般にフォーマット化さており、一般的には一定数のビットのフ レームにフォーマット化されており、これらのフレームは名目上一定の間隔で繰 返される。

スタッフビットを加えるために、フォーマットはスタッフビットのためのスペー スを与える必要がある０代表的には、このスペースは１つのフレームのデータの 終了時と次のフレームの開始時との間の残余の時間間隔とすることができる。ス タッフビットの個数は可変である為、フレームの開始を明確に指示する他の条件 がある。

本発明の目的は既知の技術の欠点を無くすことにある。

１つの問題はいずれかのフレームにおけるスタッフビットスペースの変動の大き さ、従うてチェーンのあらゆるノードでのフレームマーカの発生における時間的 ジッタにある。現存する手段は、ノードにおける弾性バッファの充填状態によっ て与えられる唯一のフレーム開始指示に関しこのノードによってスタッフビット を除去したり或いは挿入したりすることである。このようにすることは殆どの時 間極めて良好に機能し、平均的に満足な結果を与えるが、多数のノードを有する システムでは個々のフレームでスタッフビットの細砂が場合に応じて大きく変動 するようになる。

更に、スタッフビットスペースの変動の大きさがノードの個数とともに直線的に 大きくなる。本発明によれば、スタッフビットスペースに生じるおそれのある変 動の大きさをノードの個数にかかわらず指定された最大値に保持する。

本発明はネットワーク中のノードであって、各々がバッファと内部クロック信号 を生じる内部クロックとを有するこれらノード間に、スタッフフィールドを含む フレーム中でデジタル信号を伝送する方法において、前記のデジタル信号から抽 出クロック信号を抽出する工程と、前記の抽出クロック信号の速度で前記のデジ タル信号をバッファに書込む工程と、スタッフフィールドの内部の読出しを含む バッファからのデジタル信号の読出し工程であって、このスタッフフィールド内 にビットを加えるか、このスタッフフィールドからビットを減じ、前記の内部ク ロック信号および抽出クロック信号間の周波数差を補償する工程と、スタッフフ ィールドの長さが所定の範囲内となるように前記のビットの加え或いは減じを制 御する工程とを具えたことを特徴とする。

また本発明はネットワーク中のノード間でスタッフフィールドを含むデジタル信 号フレームを伝送する伝送装置において、前記のデジタル信号から第１クロツク 信号を抽出する手段と、第２クロツク信号を発生させる内部クロックと、前記の デジタル信号が第１クロツク速度で書込まれるバッファと、スタッフフィールド の内容を含むバッファ内の信号を読出す読出し手段と、フレームのスタッフフィ ールド内でビットを加え或いは減じ、第１クロツク信号と第２クロツク信号との 間の周波数差を補償するスタッフ手段と、前記のスタッフ手段を制御し、スタッ フフィールドの長さを予定の範囲内とするスタッフ制御手段とを具えていること を特徴とする。

スタッフフィールドをあまりにも小さくし、このスタッフフィールドからスタッ フビットを除去しようとすると、データが無くなるおそれがある。スタッフフィ ールドがあまりにも大きくなると、信号フレームが極めて長くなり、ネットワー クに結合された回路によって処理できなくなるおそれがある。

実際に存在する他の問題は、リンクを通る伝送をデータのフォーマットに一致さ せる必要があり、これにフレームマーカおよびスタッフビットを含める必要があ るということである。一般には、これをラインコードによって与え、データスト リームを好ましくは高速度のリンクビットストリームに符号化されている０代表 的には、４データビツトのブロックがリンク上で５ビツトのブロックに符号化さ れる。データを表わさないある特定のビット組合せがフレームスタートインジケ ータとして作用でき、他のこのような未使用の組合せはスタッフ処理用に用いる ことができる。

４ビツト１５ラインコードは既知のように公称ノードビット速度よりも２０パー セント高いリンクビット速度を必要とする０本発明の他の特徴によれば、システ ムがデータストリームにおけるフレーム処理から独立したフレーム処理を有する リンク伝送を用い、従ってノードと同じ公称ビット速度を有しうる。

本発明は更に、リンクにより相互接続されたノードのチェーンを含むデジタル通 信ネットワークにおいて、伝送すべき情報に対する固定フレームを形成する手段 が設けられ、フレームは、伝送データ中の次の予測イベントおよびその特性を指 示する少なくとも１つのポインタを含んでいることを特徴とする。

次に本発明を図面につき説明する。

第１図は、ノードおよびリンクのチェーンを有するネットワークを示す線図、 第２Ａ、　２Ｂおよび２０図は、制約さたスタッフアルゴリズムが作用するフォ ーマット可変データフレームを示す線図、第３図は、制約れたスタッフアルゴリ ズムを実行する回路を示すブロック線図、 第４図は、読出しポインタ回路を示すブロック線図、第５図は、同期および位相 検出回路を示すブロック線図、第６図は、スタッフ制御回路を示すブロック線図 である。

第１図はリンク４によって相互接続されたノードＮのチェーンを含むネットワー クの一部を線図的に示す、ノードＮは例えば国際公開第一０８６１０３６３９に 記載された種類のアクセスユニットを有するようにすることができる。或いはま た、これらノードはこのようなアクセスユニットの群を有するようにすることが できる。

デジタル情報はノードＮ、で伝送開始され、その内容に変更を加えて或いは加え られずにノードＮ２．Ｎ１．−・−・−一−−−−−により順次に中継される。

３つの代表的な隣接ノードＮｉ−Ｉｎ　Ｎｉ＋Ｎ１．１の場合には、Ｎｉ−１か らＮｉにｆ！−、ビット／秒の速度で、またＮ□からＮｉ１にはｆ！′ビット／ 秒の速度で情報が伝送される。速度−・・−・−−−−一−−・ｆ　１−１ｊｉ ＋　ｆｉｌｌ・−・−・−・−・は這常同じであるが、ノードＮｉ１＋　Ｎｉ＋ 　Ｎｊ＊１でそれぞれ別々のクロックによって決定され、従って予知できない量 だが互いに相違し、少量であっても変化する。

デジタル情報は第２図に線図的に示すようにビット数が可変のそれぞれのフレー ム６にフォーマット化（書式化）されている、各フレーム６はデータフィールド （ＤＡＴＡ）　８と、スタッフフィールド（ＳＦ）１０と、本発明によるスタッ フ制御フィールド（ＳＣ）　１２とを含んでいる。また各フレームにはスタッフ 制御マネージメントフィールド（ＳＭ）１３を含めるのが好ましい、フィールド １３はシステムレベルで用いられ、例えばシステムの伝送開始時に、後に説明す るようにシステム中のすべてのスタッフ制御回路をリセットする指令をＳＭフィ ールドで伝送することができる０代表的な構成では、ノードの受信側で抽出クロ ックが用いられるが、このノードからの送信はこのノードにおける受信中のジッ タによって影響されない独立クロックを用いて行なわれている。このような構成 は、すべての送信を実際のデータを伝送するのに必要とするよりも速い速度で行 ない、スタッフフィールドにスタッフビットを加えることにより可能となる。既 知の構成では、一定の時間間隔に亘るスタッフフィールド１０におけるスタッフ ビット数をリンク同志間で変え、このスタッフビット数の差によりクロック速度 の差を補償することができる。これらの変化はノード中の弾性バッファと関連さ せて達成しうるちのであり、これらの弾性バッファは到来クロックによりスタッ フビットが補充されたり出力クロックによりスタッフビットが除去されたりされ る。フィールドｌＯでスタッフビットを除去したり挿入したりすることにより、 弾性バッファがあふれたり空になったりしないようにされる。

ＳＣフィールド１２におけるスタッフフィールド制御ビットは、所定のフレーム におけるスタッフフィールド１０の寸法に関するいかなる変更が前のノードによ って既に成されているかというノードに対する指示として用いられる。

この情報はノードによって意図しているスタッフフィールド１０に対する変更が 許容しう９るものであるかどう゛かを決定するためにこのノードにより”て用い られる。この変更が全スタッフフィールドを許容銀・界を越えさせる場合（すな わちあまりにも大きすぎるか或いはあまりにも小さすぎる場合）には、ノードは 次のフレームまたはそれより遅いフレームまで待つ、このような変更を保持する には、ノードにおける弾性バッファをその充填状−で設計上の中位のレベルから 出発させるという犠牲を伴なう、しかし、クロック速度に関する誤差を充分に厳 しいものとし、許容されたバッファ充填レベルの範囲を、数フレーム期間までの 待ちがいかなる異常な動作をも生ぜしめない程度に充分広くすることができる。

この技術は、チェーンの寸法にかかわらずいかなるフレーム６におけるスタッフ フィールド１０の寸法に関し厳しい制限を課する。この場合、チェーンは充分に 大きな大きさにでき且つスタッフフィールドの１つの寸法を依然として保ちうる 。しかし、この技術はノードにおける制御動作の正確性に制限を課し、この制限 は一層その効果に現われ、更にノードはチェーンに沿ってＮ、から離れてしまう 。

ノードの数が多くなればなる程ノードクロック速度に関する誤差を厳しいものと するか或いはノードにおける弾性バッファを大きくするか或いはこれらの双方を 行なう必要があるが、このようにすることによりクロック誤差およびバッファ寸 法に関する条件を本発明によるジッタ制御を行なわない場合よりもほんのわずか だけ増大せしめる。

ＳＣフィールド１２においてノードからノードに移るスタッフビットを指示する のに多（の手段がある。最も簡単な手段は、スタッフビットの変化が正であるか 負であるかを指示することなくスタッフビットの変化が既に成されたということ を１つのビットの信号により指示することである。

後続のノードはスタッフビット（のいかなる変化も達成するのを禁止される０本 発明のこの簡単な構成は実行可能なものである。より一層良好な指示は２ビツト の信号であり、この信号により、スタッフビットが設計レベルにあるか或いは設 計レベルよりも１ビツトだけ多いか少ないかを指示　、する、ノードは、スタッ フフィールドを減少せしめたい場合でこのスタッフフィールドが設計レベルにあ るか１ビツトだけ多い場合に、またはスタッフフィールドを増大せしめたい場合 でこのスタッフフィールドが設計レベルにあるか１ビツトだけ少ない場合にスタ ッフフィールドを変えることができる。更に良好な指示はスタッフフィールドの 実際の大きさを表わす信号である。この場合、スタッフフィールドを任意の大き さから出発させるこができる。

スタッフビットの指示信号をフレーム中に入れることのできる個所は種々にある 。この個所はデータの前にするか、データ中に入れるか、データの終了時にする ことができる。

最も有効な個所はデータフィールド８の直後、すなわち第２図に示すよう、にフ レーム６の終了時である。

第３図は本発明によるスタッフアルゴリズムの可能な実現方法を示すブロック線 図である。この回路ではクロック信号ＣＬＫ　１が既知の技術により到来データ ストリーム（Ｉｌｌ）から再生される。このクロック信号ＣＬＫ　１はノードに おける発振器（図示せず）により発生せしめられる内部クロック信号ＣＬＫ　２ と正確に同じ周波数とするのが望ましい０本発明による技術によれば、クロック 信号ＣＬＫ　１およびＣＬＫ２間の周波数差を補償するように構成する。

ネットワークからのデータＤＩは、クロックＣＬＫ　１によってクロック動作さ れるリセット制御回路１４に入力される。

このリセット制御回路１４には、到来するフレームマーカを示す入力信号ＦＭＩ が供給される。

第２Ａ図は到来データストリームＤＩを示し、この図にはスタッフ制御ｌフィー ルド１２の頭に位置する到来フレームマーカＥＭＩ　も示しである。この図には 更に５Ｍフィールド１３の開始点に位置するスタッフマネージメント時間（Ｓ？ ｌＴ）インジケータおよびＳＦフィールド１０の開始点に位置するＳＰＴインジ ケータも示しである。これらのインジケータは到来データＤＩから取り出された クロックＣＬＫ　１　と同期している。一般に、リセット制御回路１４は出力ラ イン１６に後述する他の回路部分をリセットするリセット信号を発生する。リセ ット制御回路１４からのデータストリームはデュアルポートＲＡＭ　１Ｂの入力 端に入る。このＲＡＭは書込ポインタ２０および続出ポインタ２２と相まってデ ータストリームをスタッフ制御アルゴリズムにより決まる時間だけ遅延させる弾 性バッファとして機能する。このデュアルポートＲＡＭ　１８は例えばテキサス 　インスッルメント　データ　マニュアルに記載されているタイプのＦＩＦＯメ モリとして機能するよう配置する。

デュアルポートＲＡＭからの遅延されたデータストリームＤＸを第２Ｂ図に示し である。この図には遅延されたフレームマーカをＦＭＸとして示しである。デー タストリームＯＸはクロックＣＬＫ　２でクロックされるパイプライン回路２４ の入力端に供給される。このパイプライン回路２４はデータストリームの５オク テツト（８ビツトバイト）を保持し得るレジスタを具えている。この回路２４は 同期兼位相回路２６において行なわれる位相測定のために遅延回路として機能す る。

パイプライン回路２４からの出力データストリームＤＹは内部クロックＣＬＫ　 ２でクロックされるスタッフ制御回路２８に供給される０回路２８からの出力デ ータストリームＤＺは内部クロックＣＬＫ２で制御される出力レジスタ３２に供 給される。

出力ライン３２に出力される出力データストリームを第２Ｃ図に示しである。こ のデータストリーム内の出力フレームマーカＦＭＯはスタッフ制御フィールド１ ２の開始点を示す。

この回路は到来フレームマーカＦＭＩに同期されると共にＣＬＫ　１でクロック される入力タイミング発生器３４を含んでいる。この発生器３４はその出力端に 、フレーム内の５Ｍフィールド１３を構成し且つスタッフマネージメントコード を含むオクテツトを識別するＳＭＴインジケータを発生する。スタッフマネージ メントコードはスタッフ制御システムを例えばシステムスタートアップ時にリセ ットさせる命令を含むことができる。

この回路はＲＡＭ　１Ｂの出力端のフレームマーカＦＭＸに同期されると共に内 部クロックＣＬＫ　２でクロックされる出力タイミング発生器３６も含んでいる 。この発生器は（ｉ）ＳＣフィールド１２を識別するスタッフ制御時間ＳＣ（こ れは図示の回路構成ではＦＭＩマーカと同一）と、（ｉｉ　）スタッフフィール ドの第１オクテツトを識別するスタッフパッド時間ＳＰＴの２つのタイミング信 号とを発生する。

この回路はスタ・ラフ制御回路２８により発生されたスタッフ制御フィールド１ ２内のコードに対する新しい値を保持する新ＳＣレジスタ３８を含んでいる。こ の回路は更に制御回路２８からのエラー信号を受信するエラーレジスタ４０を含 んでいる。このレジスタ４０はスタッフ制御回路において発生するエラー数を監 視し得るオプシュナルモニタ装置として使用する。スタッフ制御回路は到来フレ ームがスタッフ処理されすぎているときまたは不十分にスタッフ処理されている ときにこれを信号することができる。

概説すると、この回路は次のように機能する。同期兼位相回路２６がＦＭＩマー カとＦＭＸマーカとの位相差を測定する。

測定された位相差が所望の位相差Ｄ（オクテツト単位）に等しい場合にはスタッ フ処理は必要ない０例えば、クロックＣＬＫ　２がＣＬＫ　１より低い場合には 測定位相差は所望の位相差りより大きくなくなる。この場合にはクロックＣＬＫ 　２でクロックされる続出ポインタ２２がＣＬＫ　１でクロックされる書込ポイ ンタ２０よりどんどん遅れていき、ついにはエラーになる。このエラーを避ける ためにスタッフフィールド１０の１オクテツトを続出ポインタ２２がスキップし て続出ポインタ２２が１オクテツトの期間追いつ（ようにする、これによりクロ ックＣＬｉ［１およびＣＬＫ　２間の周波数の差により生ずる問題は有効に除去 される。しかし、到来データストリームＤＩが上流（前方）でスタッフ処理を受 けている場合（これはスタッフ制御フィールド１２の内容で指示される）、当該 ノードにおけるスタッフ処理が多すぎるスタッフ処理または少なすぎるスタッフ 処理を生ずるときそれ以上のスタッフ処理は不可能であり、エラーがレジスタ４ ０に記録される。クロックＣＬＫ　２がクロックＣＬＫ　１より速い場合には、 スタッフビットを付加する必要があるが、上述の制限を受ける。

これがため、本発明の技術では、フレーム内のスタッフフィールドｌＯの長さを 縦続接続ノードの数と無関係に選択可能な限界値内に維持する。その制御方法は デ中アルボ−）ＲＡＭ　１８の充満状態のみならず、先行ノードにより行なわれ たスタッフ処理の結果として入力データストリーム内Ｉ内に予め存在するスタッ フビット量も用いる。ノードは新しいスタッフフィールドが選択した限界値内に 入る場合にのみフレーム内のスタッフフィールドＳＦ内にスタッフビットを付加 し、或いは除去することができる０例えば、スタッフフィールド１０の公称長さ は１６オクテツトとすることができ、スタッフフィールド１０は決して４オクテ ツト以下または２８オクテツト以上にしてはならないものとすることができる。

１６オクテツトのとき、これは設計レベルである。クロックの公差およびスタッ フフィールドの限界値が与えられれば、ＲＡＭ　１Ｂのサイズを所定の数の縦続 接続ノードに対してオーバフローおよびアップフローが生じないように定めるこ とができる。動作中、データがデュアルポートＲＡＦ１１８に書込まれ且つ読出 され、回路２６で測定された位相差が任意時点におけるＲＡ？Ｉ　１Ｂ内の情報 量を表わし、これはクロックＣＬＫ　１およびＣＬＫ　２間の周波数差に依存す る。

リセット制御回路１４は、スタッフリセット要求コードが５Ｍフィールド１３に 書込まれているとき、出力ライン１６にリセット信号を発生する。更に、リセッ ト制御回路１４は内部障害が検出されるときにもリセット信号を発生する。リセ ット出力ライン１６は書込ポインタ２０のリセット入力端に直接結合されると共 に続出ポインタ２２のリセット入力端に同期兼位相回路２６を経て間接的に結合 される。

同期兼位相回路２６は第５図に詳細に示しである。この回路２６はＦＭｒ入力端 、ＣＬＫ　１入力端、ＣＬＫ　２入力端およびライン１６からのリセット入力端 を有する同期回路４２を具えている。この回路２６の出力ライン４４は続出ポイ ンタ２２のリセット入力端に結合される。他の出力ライン４６は位相カウンタ４ ８のクリア入力端に接続される。同期回路４２は２個の縦続接続フリップフロッ プを具え、ＣＬＫ　２に対しＦ？ＩＩ　と同期された出力信号を出力ライン４６ に発生する。この回路の好適な実施例は「アイ・イー・イー・イー・デザイン　 アンド　テスト　オプ　コンピューターズ」第４巻、１９８７年１２月、第４〜 １９頁のエル、クリ−マンおよびニー・シー・カント二の論文「メタステーブル 　ビヘイビアー　インテジタルシステムズ」に記載されている。位相カウンタ４ ８はクロックＣＬＫ　２からのクロックパルスを計数し且つ同期回路４２からの ライン４６上の出力によりクリアされる８ビット同期カウンタを具えている。こ のカウンタの出力は同期回路４２により発生された最新のクリア信号からのクロ ックパルスの計数を表わす、出力ライン５０は位相レジスタ５２の入力端に接続 され、このレジスタはそのロード入力端に供給されるＦＭＸ信号の受信時にカウ ンタ４８の出力を記憶する。

これかためレジスタ５２内の値はＦＭＩ　とＦＭＸとの間の位相差を表わす、こ の位相レジスタ５２の出力はＦＭＩ　とＦＭＸとの間の所望の位相差Ｄ（オクテ ツト単位）を蓄積する制ｉＲＯＭ５４に供給される。ＲＯＭ５４は下記の表に従 って２つの条件付スタッフ命令信号Ｃ１，Ｃｏを発生する。

ＣＩ　Ｃｏ　スタッフ処理（条件付き）位相＜ＤＬＬ　＋１ 位相＝ＤＬＨＯ 位相＞ＤＨＬ　−１ スタッフ命令信号Ｃ１およびＣＯは条件付きである。その理由は、到来フレーム がスタッフ制御フィールド１２内に下限値または下限値の何れかであるコードを 既に有していることをスタッフ制御回路２８が見い出すことがあるからである。

スタッフ制御フィールドが限界値にあるときはそれ以上のスタッフ処理はこの処 理が前述したようにスタッフコードに課された拘束を侵害しない場合にのみ許さ れる。　ＲＯＭ　５４は比較器と論理ゲートに置き換えて必要な命令信号Ｃ１お よびＣＯを発生させることもできること勿論である。ＲＯＭ５４からの出力は出 力レジスタ５６に供給し、その出力ライン５８をスタッフ制御回路２８の入力端 に接続する。

続出ポインタ２２は第４図に詳細に示しである。この回路はＲＯＭ　６０とシフ トレジスタ６２を含んでいる。　ＲＯＭ　６０は同期兼位相回路２６からのホー ルド入力端およびリセット入力端、スタッフ制御回路２８からの無条件スタッフ 命令信号ＦＯおよびＦｌの入力端およびＳＰＴインジケータの入力端を有してい る。このＲＯＭ　６０からの出力（４ビット並列データ）はクロックＣＬＫ　２ でクロックされるレジスタ６２に入力される。このレジスタの出力は出力ライン ６４を経てデュアルポートＲＡＭ　１８０Ｂ入力端に結合される。この出力は帰 還ライン６６を経てＲＯＭ　６０の入力にも帰還される。　ＲＯＭ　６０は４ビ ツトアドレス出力と、リセット制御ブロック１４によりポインタのラップアラウ ンドを検査させる情報とを発生する。続出ポインタ２２は内部クロックＣＬＫ　 ２と同期して動作する。続出ポインタの出力はリセットブロック１４の制御の下 で零にセットされる。

ＲＯＭ　６０は下記の論理関数を発生するよう構成する（ＲＥＳＥＴおよびＨＯ ＬＤはアクティブでないものとする）。

ＳＰＴ　ＦＩ　ＦＯ新出力　スタッフフィールドへの作ＨＬＬ　田土〇　＋１ ＨＬＨ旧＋１０ ＨＨＬ　旧＋２−１ ＨＨＨ旧＋１０ ＬＸＸ　旧＋１　常規２ボート読出しに使用備考： （ａ）上表において、Ｘはどちらでもよいことを意味する。

（ｂ）　ＳＰＴは出力タイミング回路３６により発生され、フレーム内のスタッ フフィールドの第１オクテツトを識別する。

（ｃ）　ＲＥＳＥＴは全ての入力を無効にし、出力を零にする。

（ｄ）　ＲＥＳＥＴが不活性の場合ＨＯＬＤが出力を不変に維持する。

（ｅ）新出力は続出ポインタの続出アドレスを示す。

（ｆ）スタッフフィールドへの作用÷１はスタッフフィールド１０の長さを１オ クテツトだけ増大することを示し、−１はスタッフフィールドの長さを１オクテ ツとだけ減少することを示す。

スタッフ制御回路２８は第６図に詳細に示しである。この回路はＦＭＹ、　ＤＹ 入力端、同期兼位相回路２６からの条件付スタッフ命令ＣＯ，ＣＩの入力端およ びリセット制御回路１４からのりセット入力端を有するＲＯＭ　６８を具えてい る。この回路はフレームマーカを示す出力Ｆ？ｌＺと、スタッフ制御が行なわれ た後の出力データストリームＤＺと、ＲＯＭ　６８内で論理処理により発生され る無条件スタッフ制御出力ＦＯ，Ｆｌとを出力する。この回路は更にスタッフ制 御フィールド１２に対する新しい値ＮＳＣを発生すると共にＮＳＣロード信号＋ ＪＳＣＬＤを発生し、これをレジスタ３８のロード入力端に供給する。この回路 は更にエラー出力ＥＲＲを発生すると共にエラーロード信号ＥＲＲＬＤを発生し 、これをエラーレジスタ４０のロード入力端に供給する。スタッフ制御回路２８ はゲートのような論理ブロックを用いて実現することもできること勿論である。

しかし、この回路はＲＯＭを用いて実現するのが最も好都合である。パスカル言 語表記に基づく下記の表は無条件スタッフ命令信号ＦＯ，Ｆｌ、　ＮＳＣおよび ＥＲＲ信号を発生するのに必要な主要な論理ステップを示すものである。

［ Ｆｌ’ｌＺ　：　＝ＦＭＹ　； ＩＦ　ＦＭＹ＝Ｌ　ａｎｄ　ＲＥＳＥＴ＝ＨＴＨＥＮ　［ ＤＺ：＝ＤＹ； ＦＯ：　＝ＨｉＦ１：　＝Ｈ。

ＮＳＣ：　冨Ｑ　、Ｎ５ＣＬＤ　：冨Ｌ；ＥＲＲ：　−０；ＥＲＲＬＤ　：　冨 Ｌ；］ ＩＦ　ＦＭＹ−Ｈａｎｄ　ＲＥＳＥＴ−ＨＴＨＥＮ　［ ＤＺ　：　＝ＳＦＮＯＭＩＮＡＬ　； ＦＯ：＝■；Ｆｌ：＝Ｈ； ＮＳＣ：　＝ＤＺ　；　Ｎ５ＣＬＤ　：　＝Ｈ。

ＥＲＲ：　＝ｅｒｒｏｒｃｏｄｅｌ　；　ＥＲＲＬＤ　：　＝Ｈ；コ ＩＦＦＭＹ＝ＬａｎｄＲＥＳＥＴ−Ｌ ＴＨＥＮ　［ ＤＺ：＝ＤＹ； ＦＯ：＝Ｈ；Ｆｌ：＝Ｈ； ＮＳＣ：＝Ｏ；Ｎ５ＣＬＤ：＝Ｌ； ＥＲＲ：＝０；ＥＲＲＬＤニーＬ； ］ ＩＦＦＭＹ−ＨａｎｄＲＥＳＥＴ−”ＬＴ）ＩＥＮ　［ ＩＦ　ＤＹ＞ＳＦＭＡＸ　（ｅｒｒｏｒ）ＴＨＥＮ　［ ＦＯニーＨ：Ｆｌ：　＝ｎ； ＮＳＣ：　＝ＤＹ　；　Ｎ５ＣＬＤ　：　＝Ｈ；Ｅ’ＲＲ：　＝ｅｒｒｏｒｃｏ ｄｅ２　；　ＥＲＲＬＤ　：　＝　■　；］ ＴＨＥＮ　［ ＦＯニーＨ；Ｆｌ：＝Ｉ； ＮＳＣ：　−ＤＹ　；　Ｎ５ＣＬＤ　：　＝ＩＩ　：ＥＲＲ：　＝ｅｒｒｏｒｃ ｏｄｅ３　；　ＥＲＲＬＤ　：　−Ｈ；］ ＩＦ　ＤＹ＜ＳＦＭＡＸ　ａｎｄ　（Ｃ１ｅｑｕａｌｓ　ｔｈｅ　ｃｏｗａｐｌ ｅｖｘｅｎｔ　ｏｆ　Ｃ０）Ｔ）ＩＥＮ　［ Ｆｌ：　＝Ｃ１；ＦＯ：　＝ｃｏ； ＩＦ　Ｃ１＝Ｌ　ＴＨＥＮ　ＤＺ　：　＝ＤＹ　ＥＬＳＥ　ＤＺ　：　＝ＤＹ− １；ＮＳＣ：　＝ＤＺ　；　Ｎ５ＣＬＤ　：　＝Ｈ；ＥＲＲ：　＝０　；　ＥＲ ＲＬＤ　：　＝Ｈ；ＩＦ　ＱＹ＞＝ＳＦＭＩＮ　ａｎｄ　（ＣＩ＝Ｌ）Ｆｌ　： 　＝Ｃ１；ＦＯ：　＝ＣＯ； ＩＦ　ＣＯ；　＝Ｈｔｈｅｎ　ＤＺ　：　−ＤＹ　ＥＬＳＥ　０２　：　＝ＤＹ ＋１　；ＮＳＣ：　＝ＤＺ　；Ｎ５ＣＬＤ　：　＝Ｈ；ＥＲＲ：　＝０　；　Ｅ ＲＲＬＤ　：二Ｈ：］ ］ ］ ｅｒｒｏｃｏｄｅ　１　公称スタッフのリセットが発生した。

ｅｒｒｏｃｏｄｅ　２　到来フレームが過大スタッフを有する。

ｅｒｒｏｃｏｄｅ　３　到来フレームが過小スタッフを有する。

パラメータ； ＳＦＩ’ｌＡＸ　許容最大スタッフ ＳＦＭＩＮ　許容最小スタッフ ＳＦＮＯＭＩＮＡＬ　公称スタッフ 本発明の第２の特徴に従って、外部的に何の拘束も課されない場合にはフレーミ ングにおいて１フレーム（６）　当り固定のビット数を選択するのが自然である 。この場合伝送容量の最も有効な利用が得られると共に端末装置が最も簡単にな る。固定フレーミングはそれが可能な場合に一最に認められた慣用手段である。

このタイプの現存の伝送システムには多くの例がある。本発明はリンクでの固定 のフレーミングの使用を可能にし、従って伝送データが可変フレームを有する現 存の又は既に開発された装置の使用を可能にする。

可変フレームは１フレーム当り公称のビット数と正及び負の変化ビット数を有す る０本発明の第１の特徴を説明した上述のフレーム構成は一例にすぎない。この 特定の場合はデータフィールド８内に固定数のデータビットを有すると共にスタ ッフフィールド１０内に可変数のスタッフビットを有する。他の例ではデータビ ット数とスタッフビットを両方とも可変にする。（上で説明しなか９たが、本発 明の第１の特徴は後者の場合にも有効である。この場合の追加の要件はデータの 終りと始めの明示標識が必要とされるだけである）。

本発明によれば可変フレームを固定フレームの伝送リンクを経て伝送することが 、受信側において実際の伝送遅延以外に、可変フレームデータの提示に何の遅延 も課す必要なしにできる。これは可変フレームスドリーム内の予測可能なイベン トの明示標識に基づくものであり゛、このためにポインタが固定フレームスドリ ーム内に埋め込まれる。これは固定長のデータフィールド８とこれに続く可変長 のスタッフフィールド１０の特定の例を用いて最も容易に説明される（スタッフ フィールドのサイズは前述したようにその開始点で標識される）、これを第２図 に示しである。

固定フレーム６は代表的にはフレームオーバヘッドと伝送データの時分割多重構 成から成り、フレームオーバヘッドは送信機から受信機へのスーパバイザ又はマ ネージメント通信に用いられる。上述したポインタのためのオーバヘッドを入れ るスペースが必要とされる。説明の便宜上、正確に１つのポインタが固定フレー ムごとに設けられ、これが伝送データ内の次の予測可能なイベント（ＮＰＥ）を 指示するものとする。ポインタは、例えばその後にＮＰＥが発生するであろう固 定フレーム内のデータに続くデータストリーム内のオクテツト（８ビツトバイト ）数を示すことができる。ポインタはこの特定のＮＰＥが何であるかも表わす必 要がある。

第２図の場合には２つのＮＰＥが存在する。固定フレームのデータが可変フレー ムのＤＡＴＡフィールド内に発生するときは次の予想可能なイベントはスタッフ インジケータの発生である。データがスタッフフィールド内に発生するとき、Ｓ ｌが現在のスタッフフィールドの長さを表わしているものとすると、ＮＰＥは次 のＤＡＴＡフィールドの開始である。ＮＰＥポインタはこれら２つのＮＰＥを区 別する必要があり、このためにポインタに１つの追加のビットを含ませる。

ポインタを発生する可能な構成は２状態装置に結合されたダウンカウンタである 。可変フレームがＤＡＴＡフィールドにあるときは２状態装置が“０°状態にな り、スタッフフィールドにあるときは“１″状態になる。２状態装置が“０′状 態に入ると、カウンタがＤＡＴＡフィールド内のオクテツトの（固定）数に等し い数にセットされる。そして各オクテツトがリンクに送り出されるごとにカウン タが１ずつカウントダウンされる。２状態装置が依然として“Ｏ”状態にある間 に固定フレームのデータが発生する場合にはその発生時のカウンタの数が次のス タッフインジケータまでの距離を示すポインタになる。２状態装置が“１”状態 になるとき、カウンタがスタッフインジケータの数にセットされ、同様に各スタ ッフオクテツトがリンクに送り出されるごとに１ずつカウントダウンされる。“ １”状態の間にデータが発生する場合にもカウンタの値がポインタになるがＤＡ ＴＡの開始点までの距離を示さない。

受信側インターフェースにおいて受信ポインタ値を用いて指示されたイベントの 明示標識を発生させることができる。これは同様にダウンカウンタを用いて好都 合に実現される。ポインタの受信時にカウンタがポインタ値にセントされ、デー タストリームにオクテツトが受信されるごとに１ずつカウントダウンされる。カ ウント値が零になるとイベントが発生し、これをインターフェースによりこれに 接続された装置に信号されることができる。

データフィールドが可変の場合にも、ＤＡＴＡブロックの前にデータの長さイン ジケータをおけば上述の技術を実行することができる。“０″状態になると、こ の場合には固定数ではない標識された長さがカウンタにロードされ、その他は上 述の場合と同一である。

当業者であれば多くの変更が本発明の範囲内において可能であること明らかであ る。

−× 国際調査報告 ＋１）ｌ＃’−１１内’　Ａｍｌ　＋１’４’　”　ＰＣＴ／Ａｕ８ｇ／Ｃり０ ７８Ａ？ｉ’ＥＸ　Ｔｏ　ＴＦ：　”ｈ”ＦＲｌ−ＡＴＴαＷ　５ＥＡ−０罠二 ＫＲＴＣ！ＮｎＴＥｆＱＧ、ＴＸｃｊＥＬ　ＡＰＰＬＸＣＡＴＸＯＮＦ、ＰＣｒ ／ＡｔＪ　８８　０００７Ｂ２３７８７／！／１

Claims (1)

1. 【特許請求の範囲】 １．ネットワーク中のノード（Ｎ）であって、各々がバッファ（１８）と内部ク ロック信号（ＣＬＫ２）を生じる内部クロックとを有するこれらノード間に、ス タッフフィールド（１０）を含むフレーム（６）中でデジタル信号（ＤＩ）を伝 送する方法において、 前記のデジタル信号（ＤＩ）から抽出クロック信号（ＣＬＫ１）を抽出する工程 と、 前記の抽出クロック信号（ＣＬＫ１）の速度で前記のデジタル信号をバッファ（ １８）に書込む工程と、スタッフフィールドの内容の読出しを含むバッファ（１ ８）からのデジタル信号の読出し工程であって、このスタッフフィールド内にビ ットを加えるか、このスタッフフィールドからビットを減じ、前記の内部クロッ ク信号（ＣＬＫ２）および抽出クロック信号（ＣＬＫ１）間の周波数差を補償す る工程と、 スタッフフィールドの長さが所定の範囲内となるように前記のビットの加え或い は減じを制御する工程とを具えたことを特徴とするデジタル信号伝送方法。 ２．請求項１に記載のデジタル信号伝送方法において、各フレームがスタッフ制 御フィールド（１２）を具えるようにし、ビットの加え或いは減じをスタッフフ ィールド（１２）内のスタッフ制御コード（ＦＯ，ＦＩ）に応じて制御すること を特徴とするデジタル信号伝送方法。 ３．請求項２に記載のデジタル信号伝送方法において、前記のスタッフ制御コー ド（ＦＯ，ＦＩ）がスタッフ制御フィールド（１０）の長さを表わすようにする ことを特徴とするデジタル信号伝送方法。 ４．請求項３に記載のデジタル信号伝送方法において、前記のバッファ（１８） の上流および下流でフレームに対するフレームマーカ（ＦＭＩ，ＦＭＸ）を発生 させる工程と、前記のフレームマーカ（ＦＭＩ，ＦＭＸ）から位相差信号を発生 させる工程と、 予定の位相差（Ｄ）を有する位相差信号の変化に応じて条件付きスタッフ制御コ ード（ＣＯ，Ｃ１）を発生させる工程と を具えていることを特徴とするデジタル信号伝送方法。 ５．請求項４に記載のデジタル信号伝送方法において、スタッフフィールド（１ ０）の可能な長さを前記の条件付スタッフ制御コード（ＣＯ，Ｃ１）に応じて変 化する場合に比較することにより無条件スタッフ制御コード（ＦＯ，Ｆ１）を発 生させ、これらの無条件スタッフ制御コード（ＦＯ，Ｆ１）の値を、スタッフフ ィールド（１０）の長さが最小長と最小長との間の外部に位置しないように決定 する工程を具えていることを特徴とするデジタル信号伝送方法。 ６．請求項５に記載のデジタル信号伝送方法において、前記の無条件スタッフ制 御コード（ＦＯ，Ｆ１）により行なわれるスタッフ処理を表わす新たなスタッフ 制御コード（ＮＳＣ）を発生させ、この新たなスタッフ制御コード（ＮＳＣ）を フレームのスタッフ制御フィード（１０）内に書込み、このフレームを下流のノ ードに伝送する工程を具えていることを特徴とするデジタル信号伝送方法。 ７．ネットワーク中のノード（Ｎ）間でスタッフフィールド（１０）を含むデジ タル信号（ＤＩ）フレーム（６）を伝送する伝送装置において、 前記のデジタル信号から第１クロック信号（ＣＬＫ１）を抽出する手段と、 第２クロック信号（ＣＬＫ２）を発生させる内部クロックと、前記のデジタル信 号（ＤＩ）が第１クロック速度で書込まれるバッファ（１８）と、 スタッフフィールド（１０）の内容を含むバッファ内の信号を読出す読出し手段 （２２）と、 フレームのスタッフフィールド（１０）内でビットを加え或いは減じ、第１クロ ック信号（ＣＬＫ１）と第２クロック信号（ＣＬＫ２）との間の周波数差を補償 するスタッフ手段（２２）と、 前記のスタッフ手段（２２）を制御し、スタッフフィールドの長さを予定の範囲 内とするスタッフ制御手段（２８）とを具えていることを特徴とする伝送装置。 ８．請求項７に記載の伝送装置において、各フレームがスタッフ制御フィールド （１２）を有し、このスタッフ制御フィールド内のスタッフ制御コード（ＦＯ， Ｆ１）がスタッフ制御フィールド（１０）の長さを表わすようにしたことを特徴 とする伝送装置。 ９．請求項８に記載の伝送装置において、前記のバッファ（１８）が弾性バッフ ァを具えていることを特徴とする伝送装置。 １０．請求項９に記載の伝送装置において、予定の位相差（Ｄ）を記憶する記憶 手段（５４）を含む位相測定回路（２６）が設けられ、この位相測定回路は前記 の弾性バッファ（１８）の上流および下流でフレームマーカ（ＦＭＩ，ＦＭＸ） 間の位相差を測定し、この測定した位相差を前記の予定の位相差（Ｄ）と比較し 、これに応答して前記のスタッフ制御手段（２８）に供給される条件付スタッフ 制御コード（ＣＯ，Ｃ１）を発生するよう動作しうるようになっていることを特 徴とする伝送装置。 １１．請求項１０に記載の伝送装置において、前記のスタッフ制御手段（２８） はスタッフフィールド（１０）の可能な長さを前記の条件付スタッフ制御コード （ＣＯ，Ｃ１）に応じて変化する場合に比較し、スタッフフィールド（１０）の 実際の長さが最小長と最小長との間の外部に位置しないようにする無条件スタッ フ制御コート（ＦＯ，Ｆ１）を発生させるようになっていることを特徴とする伝 送装置。 １２．請求項１１に記載の伝送装置において、前記の弾性バッファがデュアルポ ートランダムアクセスメモリと、第１および第２クロック信号（ＣＬＫ１，ＣＬ Ｋ２）によってそれぞれクロック動作される書込みおよび読出しポインタ回路（ ２０，２２）とを具えていることを特徴とする伝送装置。 １３．請求項１２に記載の伝送装置において、前記の位相測定回路（２６）が、 前記の第２クロック信号（ＣＬＫ２）を計数するとともに前記のランダムアクセ スメモリの上流でフレームマーカ信号（ＦＭＸ）によりクリアされるカウンタ（ ４８）を具えていることを特徴とする伝送装置。 １４．リンクにより相互接続されたノードのチェーンを含むデジタル通信ネット ワークにおいて、伝送すべき情報に対する固定フレームを形成する手段が設けら れ、フレームは、伝送データ中の次の予測イベントおよびその特性を指示する少 なくとも１つのポインタを含んでいることを特徴とするデジタル通信ネットワー ク。