JPH02118459A - Probe device - Google Patents
Probe deviceInfo
- Publication number
- JPH02118459A JPH02118459A JP19590188A JP19590188A JPH02118459A JP H02118459 A JPH02118459 A JP H02118459A JP 19590188 A JP19590188 A JP 19590188A JP 19590188 A JP19590188 A JP 19590188A JP H02118459 A JPH02118459 A JP H02118459A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- probe card
- inspected
- chip
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims abstract description 97
- 239000011810 insulating material Substances 0.000 claims abstract description 5
- 238000012360 testing method Methods 0.000 claims description 14
- 238000009429 electrical wiring Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 abstract description 21
- 239000000428 dust Substances 0.000 abstract description 8
- 238000007689 inspection Methods 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 230000002411 adverse Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 11
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、プローブ装置に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a probe device.
（従来の技術）
一般に、プローブカードは、プローブ装置に設置され被
検査体例えば半導体ウェハ上に形成されたＩＣチップの
電極パッドとテスタを電気的に配線する接続体として用
いられている。(Prior Art) Generally, a probe card is installed in a probe device and used as a connection body for electrically wiring a tester and an electrode pad of an IC chip formed on an object to be inspected, such as a semiconductor wafer.
今般、半導体製造工程の技術革新により、ＩＣチップの
高集積化が進み、一定面積に対してＩＣチップを構成す
る回路数が増加している。又、１チツプあたりの電極パ
ッド数も回路数とともに増加している。即ち、回路を構
成するリード線や電極パッドが超微細化されている。又
、各リード線や各ｆｆ１ｔｆｉパッド間隔も狭くなって
いる。このようなＩＣチップを検査する際に、プローブ
カードも対応要求されている。このような要求に対して
、プローブカードの接触子となるプローブ端子数を一定
面積内に増加する手段として１例えばプローブ端子を被
検査体に対してほぼ垂直に実装したものが、特公昭５８
−１１７４１号、特開昭６０−１８９９４９号、特開昭
６１−１５４１３７号、特開昭６１−２０５８７０号、
実公昭５９−１２６１５号、実公昭６２−３６１３９号
、実公昭６２−４４３６５号公報等に提案されている。Recently, due to technological innovations in semiconductor manufacturing processes, IC chips have become highly integrated, and the number of circuits constituting an IC chip has increased for a given area. Furthermore, the number of electrode pads per chip is increasing with the number of circuits. That is, the lead wires and electrode pads that make up the circuit are becoming ultra-fine. Further, the intervals between each lead wire and each ff1tfi pad are also narrowed. When testing such IC chips, probe cards are also required. In response to such demands, as a means to increase the number of probe terminals that serve as contacts of a probe card within a certain area, for example, a method in which the probe terminals were mounted almost perpendicularly to the object to be inspected was proposed in Japanese Patent Publication No. 58.
-11741, JP 60-189949, JP 61-154137, JP 61-205870,
This method has been proposed in Publication of Utility Model No. 59-12615, Publication of Utility Model No. 62-36139, Publication of Utility Model Publication No. 62-44365, etc.
又、絶縁基板に、フォトリソ技術により導電パターンお
よびプローブ端子を形成しプローブ端子の増加に対処し
たものは、例えば特公昭５８−１１７３９号、特公昭５
９−１８８６４号、特公昭６１−１４６５９号、特開昭
５８−１６２０４５号。In addition, a conductive pattern and probe terminals are formed on an insulating substrate by photolithography technology to cope with the increase in the number of probe terminals, for example, Japanese Patent Publication No. 58-11739 and Japanese Patent Publication No. 58-117.
No. 9-18864, Japanese Patent Publication No. 61-14659, and Japanese Patent Publication No. 162045-1988.
特開昭５８−１９７８３５号、特開昭５９−９９３４号
、特開昭５９−９９３５号、特開昭５９−１９３４２号
、特開昭５９−１４１２３９号、特開昭５９−１４４１
４２号、特開昭５９−１４８３４５号。JP 58-197835, JP 59-9934, JP 59-9935, JP 59-19342, JP 59-141239, JP 59-1441
No. 42, JP-A-59-148345.
特開昭６０−１９８８３８号、特開昭６１−２３３８号
、特開昭６１−１５４０４４号公報等に開示されている
。It is disclosed in JP-A-60-198838, JP-A-61-2338, JP-A-61-154044, etc.
（発明が解決しようとする課題）
しかしながら、上記記載の、基板にプローブ端子を垂直
固定したものは、電極パッドへの接触時に、プローブ端
子先端を被検査体である電極パッド表面に衝撃的に接触
させる。そして、さらにオーバードライブを加える。こ
のため、プローブ端子と基板との取着部に衝撃が伝わり
、歪等のダメージを受ける。すると、取着部の取着部材
等が、微細化されたＩＣチップ上に剥れ落ちる。このこ
とは、リード線の断線やその逆に、取着部材が導電体の
場合、各リード線間が狭いので必要のない所で各リード
線間のショートを招くこととなり、ＩＣチップに悪影響
を与えていた。即ち、ＩＣチップの不良が増加し、歩留
まりの低下となっていた。(Problem to be Solved by the Invention) However, in the above-mentioned device in which the probe terminal is vertically fixed to the substrate, when contacting the electrode pad, the tip of the probe terminal impacts the surface of the electrode pad that is the object to be inspected. let Then add more overdrive. Therefore, the impact is transmitted to the attachment portion between the probe terminal and the board, causing damage such as distortion. Then, the attachment member of the attachment portion peels off onto the miniaturized IC chip. This can lead to breakage of the lead wires, or vice versa, if the mounting member is a conductor, the distance between the lead wires is narrow, which can lead to short circuits between the lead wires in unnecessary places, which can have a negative impact on the IC chip. was giving. That is, the number of defects in IC chips has increased, resulting in a decrease in yield.
又、フォトリソ技術により形成したプローブカードでは
、フオトリソ工程中リード線やプローブ端子の形成で加
熱を含む処理を実行する。この加熱時に、リード線およ
びプローブ端子が膨張状態になり、これら工程後常温状
態に戻った時収縮する。この履歴により、リード線やプ
ローブ端子、および形成する基板に歪等が発生する。す
ると、歪のある部分は、耐久性がなくなり、その部分が
脆くなり、使用中に剥れ落ちる。このことは、上記プロ
ーブ端子を垂直に実装したものと同様に、ＩＣチップに
形成されたリード線の断線や、逆に、各リード線間でシ
ョートしてしまう。即ち、ＩＣチップに悪影響を与え、
ＩＣチップの不良が増加し、歩留まりの低下となってい
た。Further, in a probe card formed by photolithography, a process including heating is performed to form lead wires and probe terminals during the photolithography process. During this heating, the lead wire and the probe terminal expand, and contract when the temperature returns to room temperature after these steps. This history causes distortion and the like to occur in the lead wires, probe terminals, and the substrate to be formed. As a result, the distorted portion loses its durability, becomes brittle, and peels off during use. Similar to the case where the probe terminals are vertically mounted, this causes breakage of the lead wires formed on the IC chip, or conversely, short-circuits between the lead wires. In other words, it has a negative effect on the IC chip,
The number of defects in IC chips has increased, resulting in a decrease in yield.
この発明は、上記点に対処してなされたもので、プロー
ブカードからの塵等の発生を抑止し、超微細化されたＩ
Ｃチップの検査に際し、ＩＣチップに悪影響を与えるこ
となく、ＩＣチップの不良を押え歩留まりの向上を可能
とするプローブ装置を提供するものである。This invention was made in response to the above-mentioned problems, and suppresses the generation of dust etc. from the probe card.
The present invention provides a probe device that suppresses defects in IC chips and improves yield without adversely affecting the IC chips when inspecting C chips.
（課題を解決するための手段）
この発明は、プローブカードの接触端子と被検査体の電
極パッドを電気的に接触させて検査するプローブ装置に
おいて、上記電極パッドとの接触部以外の少なくとも電
気的配線部を絶縁材質で被覆したプローブカードにより
検査を行なうことを特徴とする。(Means for Solving the Problems) The present invention provides a probe device for testing by bringing contact terminals of a probe card into electrical contact with electrode pads of an object to be inspected, in which at least the contact terminals with the electrode pads are electrically connected. It is characterized in that the test is performed using a probe card whose wiring part is covered with an insulating material.
（作用効果）
被検査体の電極パッドとの接触部以外の少なくとも電気
的配線部を絶縁材質で被覆したプローブカードで検査を
行なうことにより、プローブカードからの塵等の発生を
抑止できるので、超微細化された被検査体の検査を正確
に行なえる。即ち、被検査体への塵等の付着を防止でき
、ＩＣチップに悪影響を与えることなく、不良率を低下
でき、ひいては歩留まりを向上する効果が得られる。(Function and Effect) By performing inspections using a probe card whose electrical wiring portions other than the contact portions with the electrode pads of the test object are covered with an insulating material, generation of dust etc. from the probe card can be suppressed. It is possible to accurately inspect a miniaturized object to be inspected. That is, it is possible to prevent dust and the like from adhering to the object to be inspected, reduce the defective rate without adversely affecting the IC chip, and improve the yield.
（実施例）
次に、本発明プローブ装置を被検査体として半導体ウェ
ハを検査するウエハプローバに適用した一実施例につき
図面を参照して説明する。(Embodiment) Next, an embodiment in which the probe device of the present invention is applied to a wafer prober that inspects a semiconductor wafer as an object to be inspected will be described with reference to the drawings.
被検査体例えば半導体ウェハ■に規則的に形成されたＩ
Ｃチップ■の多数の電極パッド■列と、電気的特性の検
査を行なうテスタ（図示せず）との接続を行なうプロー
ブカードに）は、プローブ装置に設けられている。I regularly formed on the object to be inspected, for example, a semiconductor wafer
A probe card (for connecting a large number of rows of electrode pads on the C-chip to a tester (not shown) for testing electrical characteristics) is provided in the probe device.
上記プローブカード（イ）は第１図に示すように、ステ
ージ■と、熱歪みに対して補償する水晶板０と、この水
晶板（へ）に被着されるワイヤリングフィルム■と、こ
のワイヤリングフィルム■の所定の位置に形成された被
検査体と接触をとるプローブ端子（ハ）とから構成され
ている。As shown in Figure 1, the probe card (a) above consists of a stage ■, a crystal plate 0 that compensates for thermal distortion, a wiring film ■ attached to this crystal plate (a), and this wiring film. It consists of a probe terminal (C) that is formed at a predetermined position (3) and makes contact with the object to be inspected.
上記水晶板０上に設けられるワイヤリングフィルム■は
、絶縁性の樹脂例えばポリイミド樹脂層が厚さ例えば５
〜１０μｓで形成されている。そして、このフィルム■
が、厚さ例えば１００μｓの恒弾性体例えば水晶板（へ
）上に、例えばアクリル系樹脂接着剤により接着されて
いる。又、上記フィルム■には、導電部材例えば銅箔を
ラミネートした後、プリント基板の印刷技術、即ち、フ
ォトエツチング工程を経て、厚さ例えば１０〜ＺＯ虜、
幅例えば２０μｍのリードパターン（９）が形成されて
いる。このり−ドパターン■は、夫々絶縁状態で多数形
成されていて、一端側において、上記ＩＣチップ■の電
極パッド■配列パターンと対応するように配置されてい
る。又、リードパターン０の他端は、一箇所に集中配線
されている。このリードパターン（９）は、予め所望に
応じて厚さ及び幅が決定できるので、リードパターン（
９）の断面積を大きくできる。すると、電気抵抗を低減
することができる。さらに、リードパターン■の電極パ
ッド■に対応した位置において、第３図（Ａ）に示すよ
うに各リードパターン■）毎に上記フィルム■の先端が
針状に鋭角状態になる如く、所定のエツチング技術によ
り形成されている。又、同様に、水晶板０もこのことに
対応して、上記フィルム■と同形状に一端側がエツチン
グされている。そして、フィルム■が鋭角状態に形成さ
れ、その鋭角位置に配線されている各リードパターン（
９）の先端には、所望に応じて第３図（Ｂ）に示すよう
にプローブ端子（８）として酸化膜を破壊可能な導電材
質例えば金、クロム又はニッケル等の金属が例えば電解
メツキにより形成されでいる。この金属のプローブ端子
（ハ）は、各リードパターン（９）に対して高さ例えば
３０〜１００ＩＵの略円錐状に形成されていて、 ＩＣ
チップ■の電極パッド■と接触可能とされている。この
ようにして、被検査体との接触をとる接触部が構成され
ている。The wiring film (2) provided on the crystal plate 0 is made of an insulating resin, such as a polyimide resin layer, and has a thickness of, for example, 5.
It is formed in ~10 μs. And this film■
is adhered to a constant elastic body, such as a quartz plate, with a thickness of, for example, 100 μs, using, for example, an acrylic resin adhesive. The above film (1) is laminated with a conductive material, such as copper foil, and then subjected to a printed circuit board printing technique, that is, a photo-etching process, to a thickness of, for example, 10~ZO,
A lead pattern (9) having a width of, for example, 20 μm is formed. A large number of these lead patterns (2) are formed in an insulating state, and are arranged at one end so as to correspond to the electrode pad (2) array pattern of the IC chip (2). Further, the other end of lead pattern 0 is wired in a concentrated manner at one location. The thickness and width of this lead pattern (9) can be determined in advance as desired.
9) can increase the cross-sectional area. Then, electrical resistance can be reduced. Furthermore, at the positions corresponding to the electrode pads (■) of the lead pattern (■), a predetermined etching process is applied so that the tip of the film (■) becomes an acute acicular shape for each lead pattern (■) as shown in FIG. 3(A). Formed by technology. Similarly, one end of the crystal plate 0 is etched in the same shape as the film (2). Then, the film ■ is formed at an acute angle, and each lead pattern (
9), a conductive material capable of destroying the oxide film, such as a metal such as gold, chromium, or nickel, is formed as a probe terminal (8) by electrolytic plating, as shown in FIG. 3(B), if desired. It's been done. This metal probe terminal (c) is formed into a substantially conical shape with a height of, for example, 30 to 100 IU for each lead pattern (9), and is connected to the IC.
It is said that it is possible to contact the electrode pad ■ of the chip ■. In this way, a contact portion that makes contact with the object to be inspected is configured.
次に、上記接触部を保持する保持部について説明する。Next, the holding part that holds the contact part will be explained.
この保持部は、絶縁性で弾性変形しない材質例えばセラ
ミックスからなる支持体例えばステージ■構造であり、
所定の位置に上記ＩＣチップ■の形状よりやや大きめの
開口部（１０）が設けられている。This holding part is a support made of an insulating and non-elastically deformable material, such as ceramics, and has a stage structure, for example.
An opening (10) slightly larger than the shape of the IC chip (2) is provided at a predetermined position.
そして、この開口部（１０）のステージ■の一表面に周
設するように、セラミックス環のステージ０と同材質の
突起（１１）が設けられている。又、突起（１１）が設
けられた表面側に上記開口部（１０）の周縁から、夫々
電気的に絶縁状態で導電性のパターン（１２）が、テス
タと接続するコネクタ位置まで配線されている。A protrusion (11) made of the same material as stage 0 of the ceramic ring is provided so as to surround one surface of stage 2 of this opening (10). Further, on the surface side where the protrusion (11) is provided, electrically insulated conductive patterns (12) are wired from the periphery of the opening (10) to the connector position to be connected to the tester. .
このような保持部の開口部（１０）に沿って、北記接触
部が１乃至複数設置されている。この設置は、接触部の
水晶板０と、セラミックスステージ■とを、樹脂例えば
アクリル系樹脂接着剤により接着されている。この時、
水晶板０を全面接着するのではなく、セラミックスステ
ージ■に設けられた突起（１１）に、水晶板０の予め定
められた位置で当接し、開口部（１０）位置においてプ
ローブ端子（８）が遊端となる如く接着されている。即
ち、各プローブ端子（８）が、被検査体となるＩＣチッ
プ■の電極バッド■配列パターンと対応する如く配置さ
れている。又、上記接触部が、ＩＣチップ■の各辺に対
応して別々に形成されていた場合、第２図に示すように
セラミックスステージ■の開口部（１０）の各々に、上
記説明した接着方法により夫々の接触部を接着すれば良
い。そして、この接着後、接触部のフィルム■のリード
パターン■）と、セラミックスステージ■の導電性のパ
ターン（１２）とをワイヤーボンディング法により例え
ば金線（１３）を電気的導通状態として接続する。この
ようにしてプローブカード（イ）が構成されている。One or more contact portions as described above are installed along the opening (10) of the holding portion. In this installation, the quartz plate 0 of the contact portion and the ceramic stage 2 are bonded together using a resin, for example, an acrylic resin adhesive. At this time,
Rather than gluing the entire surface of the crystal plate 0, the probe terminal (8) is brought into contact with the protrusion (11) provided on the ceramic stage ■ at a predetermined position on the crystal plate 0 at the opening (10) position. It is glued so that it becomes a free end. That is, each probe terminal (8) is arranged so as to correspond to the electrode pad (2) arrangement pattern of the IC chip (4) to be inspected. Furthermore, if the contact portions are formed separately corresponding to each side of the IC chip (2), the bonding method described above is applied to each of the openings (10) of the ceramic stage (10) as shown in FIG. The respective contact portions may be bonded together using the following method. After this adhesion, the lead pattern (2) of the film (2) at the contact portion and the conductive pattern (12) of the ceramic stage (2) are connected by wire bonding using, for example, a gold wire (13) in an electrically conductive state. In this way, the probe card (a) is constructed.
さらに、上記プローブカード（イ）は、以下に説明する
発塵防止対策がなされている。Further, the probe card (a) is provided with measures to prevent dust generation as described below.
被検査体であるウェハ■は、例えば−５０℃〜１５０℃
程度の冷却もしくは加熱状態で検査を行なうことがある
。このような場合、ウェハ（１）周辺雰囲気に設けられ
るプローブカード（ハ）にも温度変化の影響がある。即
ち、冷却および加熱の検査を繰返すことにより、リード
パターン■や、ステージ０に形成された導体パターン（
１２）や、リードパターン（９）と導体パターン（１２
）を電気的に接続する金線（１３）およびその接続部に
歪等が発生する。又、プローブ端子は検査時に、 ＩＣ
チップ■の電極パッド■と衝撃的に接触する。すると、
上記各点に発生した歪部分が脆くなり剥れ落ちることが
ある。このため、上記プローブカードに）の表面には、
電気的に絶縁性の材質例えば樹脂Ｗ （１４）が厚さ例
えば３０μｓ被覆例えばコーティングされている。この
樹脂は、上記プローブカード（イ）の使用環境に対応し
て融点および軟化点が高く、熱分解や熱劣化がおこりに
くく、なおかつ熱可塑性で溶解性があり加工しやすい例
えばポリイミド樹脂が望ましい。このような樹脂層（１
４）は、ＩＣチップ■の各電極パッドと電気的に接触す
る部分を除いた部分、即ち、プローブ端子（８）先端を
除く部分で、少なくとも電気的配線部の表面にコーティ
ングすれば良いが、コーティング方法を容易にするため
に、プローブカード（イ）のプローブ端子（８）先端を
除く全面にコーティングしても良い。このようにしてプ
ローブカード（４）が構成されている。The wafer ■, which is the object to be inspected, is heated at -50℃ to 150℃, for example.
Inspections may be performed in a slightly cooled or heated state. In such a case, the probe card (c) provided in the atmosphere around the wafer (1) is also affected by the temperature change. That is, by repeating the cooling and heating inspection, the lead pattern (■) and the conductor pattern (
12), lead pattern (9) and conductor pattern (12)
) and the gold wire (13) that electrically connects the metal wire (13) and the connection portion thereof. Also, when inspecting the probe terminal,
Makes impactful contact with the electrode pad ■ of the chip ■. Then,
The strained portions generated at each of the above points may become brittle and peel off. Therefore, on the surface of the above probe card),
It is coated with an electrically insulating material, such as resin W (14), to a thickness of, for example, 30 μs. This resin is preferably a polyimide resin, for example, which has a high melting point and softening point corresponding to the environment in which the probe card (a) is used, is resistant to thermal decomposition or thermal deterioration, and is thermoplastic, soluble, and easy to process. Such a resin layer (1
4) may be coated on at least the surface of the electrical wiring part except for the part that electrically contacts each electrode pad of the IC chip (i), that is, the part excluding the tip of the probe terminal (8). In order to facilitate the coating method, the entire surface of the probe card (a) except for the tips of the probe terminals (8) may be coated. The probe card (4) is configured in this manner.
次に上記したプローブカード（イ）を、半導体ウェハ（
１）の検査装置であるプローブ装置に配置し、半導体ウ
ェハωの検査における動作作用を説明する。Next, the above probe card (a) is attached to the semiconductor wafer (
The probe device is installed in a probe device, which is the inspection device of 1), and its operation in inspecting a semiconductor wafer ω will be explained.
まず、被検査体例えばＩＣチップ■が多数規則的に形成
された半導体ウェハ■を、プローブカード（イ）の設置
対向位置に設置する。First, an object to be inspected, such as a semiconductor wafer (2) on which a large number of IC chips (2) are regularly formed, is placed at a position opposite to the probe card (A).
この時既に、当該品種のウェハ（イ）に対応して、ウェ
ハ０）は、検査基準の温度に設定されている。At this time, wafer 0) has already been set to the inspection standard temperature corresponding to wafer (a) of the relevant type.
例えば冷却もしくは加熱状態である。すると、このウェ
ハ（イ）の周辺雰囲気に設置されたプローブカード（４
）に温度変化が起こる。このような状態で、ウェハ■と
プローブカード６）とを相対的に近接する如く移動例え
ばウェハ（ト）を上昇して、プローブカード（イ）の各
プローブ端子■とＩＣチップ■の電極パッド■とを当接
させる。そして、さらにウェハ■を上昇し、即ち、オー
バードライブを例えば６０〜１００μｓかける。 この
オーバードライブにより、プローブ端子（ハ）で、ＩＣ
チップ■の電極パッド（３）に形成された自然酸化膜等
を破壊し、プローブ端子（８）と電極パッド■の導電部
材とを正確に接続する。For example, in a cooling or heating state. Then, the probe card (4) installed in the surrounding atmosphere of this wafer (A)
) a temperature change occurs. In this state, move the wafer (2) and the probe card 6) so that they are relatively close to each other, for example, raise the wafer (7), and then move each probe terminal (3) of the probe card (1) and the electrode pad (2) of the IC chip (2). and bring them into contact. Then, the wafer (2) is further raised, that is, an overdrive is applied for, for example, 60 to 100 μs. Due to this overdrive, the IC
The natural oxide film formed on the electrode pad (3) of the chip (2) is destroyed, and the probe terminal (8) and the conductive member of the electrode pad (2) are accurately connected.
この時、保護のため、プローブ端子（８）が設置されて
いる水晶板０の弾性力により、やや」１方に押しあげら
れる。即ち、ステージ■に取着された水晶板０が弾性変
形する。At this time, for protection, the probe terminal (8) is pushed up slightly in one direction by the elastic force of the crystal plate 0 on which it is installed. That is, the crystal plate 0 attached to the stage (2) is elastically deformed.
このプローブ端子（８）と電極パッド（３）の電気的な
接触により、プローブ端子（８）及びプローブカード＠
）に？＃撃が伝わる。この衝撃の繰返しと、上記プロー
ブカード（イ）の温度変化により、プローブカード＠）
に歪等の悪影響が起こる。特に、電気的配線部にはその
傾向が顕著である。即ち、電気的配線部は、金属を加工
して形成しであるので、ある水準を越えると、微小な欠
陥が生じ易くなる。しかし、このプローブカード０）は
、プローブ端子（８）の先端部を除いた部分に、樹脂層
（１４）がコーティングされている。このため、上記の
理由によりプローブカード（イ）に、歪等の欠陥部が発
生したとしても、微小な金属片等の欠落を防止できる。This electrical contact between the probe terminal (8) and the electrode pad (3) causes the probe terminal (8) and the probe card @
) to? #The attack is transmitted. Due to the repetition of this shock and the temperature change of the probe card (a), the probe card @)
adverse effects such as distortion occur. This tendency is particularly noticeable in electrical wiring sections. That is, since the electrical wiring portion is formed by processing metal, if it exceeds a certain level, minute defects are likely to occur. However, in this probe card 0), a resin layer (14) is coated on a portion other than the tip of the probe terminal (8). Therefore, even if a defect such as distortion occurs in the probe card (a) for the above-mentioned reason, it is possible to prevent minute metal pieces from missing.
次に、上記のようなプローブ端子（８）と電極パッド■
の接続状態で、ＩＣチップ■の入力電極にテスタ（図示
せず）から出力されたテスト信号をプローブ端子（８）
より印加し、ＩＣチップ■の出力電極に発生する電気的
信号を他のプローブ端子（８）からテスタに出力し、テ
スタで期待される信号と比較してＩＣチップ■の良否お
よび機能レベルを判定する。Next, connect the probe terminal (8) and electrode pad ■ as shown above.
In the connected state, the test signal output from the tester (not shown) is connected to the input electrode of the IC chip (8).
The electrical signal generated at the output electrode of the IC chip ■ is output to the tester from the other probe terminal (8), and compared with the signal expected by the tester to judge the quality and functional level of the IC chip ■. do.
この検査終了後、ウェハ０）を所定量だけ下降する。After completing this inspection, wafer 0) is lowered by a predetermined amount.
このことによりプローブ端子（８）と電極パッド■は非
接触状態となる。この時プローブ端子（８）は水晶板０
の弾性変形により、元の所定の位置に復帰する。As a result, the probe terminal (8) and the electrode pad (2) are brought into a non-contact state. At this time, the probe terminal (8) is connected to the crystal plate 0.
Due to elastic deformation, it returns to its original predetermined position.
上述したように、被検査体の電極パッドとの接触部以外
の少なくとも電気的配線部を樹脂コーティングしたプロ
ーブカードにより検査を行なうことにより、プローブカ
ードからの塵等の発生を抑止できるので、超微細化され
た被検査体の検査を正確に行なえる。即ち、被検査体の
リード線の断線や各リード線間のショー１−を防止でき
、被検査体に悪影響を与えることなく検査できる。又、
このことにより、不良率を低減でき、ひいては歩留まり
を向上する効果が得られる。As mentioned above, by performing tests using a probe card whose electrical wiring parts other than the contact parts with the electrode pads of the test object are coated with resin, it is possible to suppress the generation of dust from the probe card. It is possible to accurately inspect a standardized inspection object. That is, breakage of the lead wires of the test object and shows between the lead wires can be prevented, and the test can be performed without adversely affecting the test object. or,
This has the effect of reducing the defective rate and improving the yield.
この発明は上記実施例に限定されるものではなく、被検
査体は半導体ウェハでなくとも、液晶ＴＶなどの画像表
示装置などに用いられるＬＣＤ基板の検査に用いても同
様な効果が得られる。The present invention is not limited to the above-described embodiments, and similar effects can be obtained even when the object to be inspected is not a semiconductor wafer, but an LCD substrate used in an image display device such as a liquid crystal TV.
又、上記実施例では、プローブカードとして、ワイヤリ
ングフィルムを取着した水晶板をステージに取付けたも
のについて説明したが、これに限定するものではなく次
に説明するようなプローブカードに、被検査体の電極パ
ッドとの接触部を除く部分に樹脂層（１４ａ）をコーテ
ィングしたものでも良い。例えば第４図に示すように、
例えばほぼ円形の開口部（１５）が設けられ、この開口
部（１５）から夫々絶縁され放射状にプリント配線され
たプリント基板（１６）が設けられている。上記開口部
（１５）と同心的に電気的絶縁性の支持リング（１７）
が上記プリント基板（１６）に取着されている。上記支
持リング（１７）上に多数のプローブ端子となるプロー
ブ針（１８）の遊端が、被検査体の電極パッドの配列パ
ターンに対応して配設されている。又、プローブ針（１
８）の他端は、上記プリント基板（１６）のプリント配
線部に電気的に接続されている。このようなプローブカ
ードでも上記実施例と同様な効果が得られる。In addition, in the above embodiment, a probe card in which a crystal plate with a wiring film attached was attached to a stage was explained, but the present invention is not limited to this. The resin layer (14a) may be coated on the parts other than the contact parts with the electrode pads. For example, as shown in Figure 4,
For example, a substantially circular opening (15) is provided, and printed circuit boards (16) each insulated and printed radially from the opening (15) are provided. An electrically insulating support ring (17) concentric with said opening (15)
is attached to the printed circuit board (16). Free ends of probe needles (18) serving as a large number of probe terminals are arranged on the support ring (17) in correspondence with the arrangement pattern of the electrode pads of the object to be inspected. Also, probe needle (1
8) The other end is electrically connected to the printed wiring section of the printed circuit board (16). Even with such a probe card, effects similar to those of the above embodiment can be obtained.
さらに、上記実施例のプローブカードでは、ステージに
導体パターンを形成し、この導体パターンとワイヤリン
グフィルムのリード線とをワイヤボンディング法により
金線で接続したものについて説明したが、これに限定す
るものではなく、例えば第５図に示すように構成しても
良い。即ち、ワイヤリングフィルム（１９）を水晶板（
２０）に取着した位置からステージ（２１）位置まで延
長する。そして、所定の位置に樹脂層（１４ｂ）をコー
ティングする。すると、ステージ（２０）には導体パタ
ーンを設ける必要がなく、プローブカードの製造の工数
を少なくでき、コストを低減できる。Further, in the probe card of the above embodiment, a conductor pattern is formed on the stage, and the conductor pattern and the lead wire of the wiring film are connected with a gold wire by wire bonding method, but the present invention is not limited to this. Instead, it may be configured as shown in FIG. 5, for example. That is, the wiring film (19) is attached to the crystal plate (
20) to the stage (21) position. Then, a resin layer (14b) is coated at a predetermined position. Then, there is no need to provide a conductor pattern on the stage (20), and the number of steps for manufacturing the probe card can be reduced, and costs can be reduced.
さらに又、上記実施例では、オーバードライブ時にプロ
ーブ端子の保護のため、ワイヤリングフィルムに水晶板
を設けたものについて説明したが、これに限定するもの
ではなく、水晶板のかわりに、ポリイミド膜を複数枚重
ね合わせたものでも良い。Furthermore, in the above embodiment, a crystal plate was provided on the wiring film to protect the probe terminal during overdrive, but the wiring film is not limited to this, and instead of the crystal plate, multiple polyimide films were provided. A stack of sheets may also be used.
さらに又、プローブカードの補強板として、プローブカ
ードのステージ部を覆うようにガラスエポキシ製のボー
ドを設けても良い。Furthermore, a glass epoxy board may be provided as a reinforcing plate for the probe card so as to cover the stage portion of the probe card.
さらに又、プローブカードにコーティングする材質は、
絶縁性で塵等の発生が少なく、温度環境の変化に対応で
きるものなら何れでも良い６Furthermore, the material to be coated on the probe card is
Any material that is insulating, generates little dust, etc., and can handle changes in temperature environment is fine6.
第１＠は本発明プローブ装置の一実施例を説明するため
のプローブ装置に設置するプローブカードの構成図、第
２図は第１図プローブカードの下面図、第３図は第１図
プローブカードの要部説明図、第４図、第５図は第１図
の他の実施例を説明するための図である。
１・・半導体ウェハ、 ４・・・プローブカード５・・
・ステージ、 ６・・・水晶板、７・・・ワイヤ
リングフィルム、
８・・・プローブ端子、 １４・・・樹脂層。
第１図
特許出願人 東京エレクトロン株式会社第２図
第３図
（Ａ）
手続補正書翰発）
１、事件の表示
特願昭６３−１９５９０１号
２、発明の名称
プローブ装置
３、補正をする者
事件との関係 特許出願人
〒１６３
４、補正命令の日付 自発
５゜補正の対象
■ 明細書の発明の詳細な説明の欄
■ 明細書の図面の簡単な説明の欄
第４図
第５図
６、補正の内容
α）明細書の第１５頁第１７行目の「・・・水晶板（２
０）に取着し、」を、Ｆ・・・水晶２面平板（以下、水
晶板と略記する） （２０）に取着し」と訂正する。
■ 明細書の第１７頁第２行目の「６・・・水晶板、」
を「６・・・水晶７面平板、」と訂正する。
■ 第１図を別紙の通り訂正する。
ン・
ヤ
手続補正書、ヵえ、
１．１２． ８
第
図
１゜
２゜
３゜
事件の表示
昭和６３年特許願第１９５９０１、
発明の名称
プローブ装置
補正をする者
事件との関係 特許出願人
４゜
５゜
補正命令の日付
平成１年１２月
補正の対象
平成１年５月３
５日
（全送日）
１日付提出の手続補正書の
補正の内容
平成１年５月３１日付提出の手続補正書の第２頁第７行
目の［第１図を・・・・・・訂正する。」を「第１図を
別紙の通り訂正する。別紙に第２図を記載したが、内容
に変更なし。」と補正する。Fig. 1 is a configuration diagram of a probe card installed in the probe device to explain an embodiment of the probe device of the present invention, Fig. 2 is a bottom view of the probe card shown in Fig. 1, and Fig. 3 is a diagram of the probe card shown in Fig. 1. FIGS. 4 and 5 are diagrams for explaining other embodiments of FIG. 1. 1...Semiconductor wafer, 4...Probe card 5...
- Stage, 6... Crystal plate, 7... Wiring film, 8... Probe terminal, 14... Resin layer. Figure 1 Patent applicant: Tokyo Electron Ltd. Figure 2 Figure 3 (A) Procedural amendment submitted) 1. Indication of the case Japanese Patent Application No. 1983-195901 2. Name of the invention Probe device 3. Case of the person making the amendment Relationship with Patent applicant 〒163 4. Date of amendment order Voluntary 5゜ Subject of amendment ■ Column for detailed explanation of the invention in the specification ■ Column for brief explanation of drawings in the specification Figure 4, Figure 5, Figure 6, Contents of amendment α) “...Crystal plate (2
0)," was corrected to read, "F...Crystal two-sided flat plate (hereinafter abbreviated as crystal plate) (20)". ■ "6...Crystal plate," on page 17, line 2 of the specification.
Correct it to "6...7-sided flat plate of crystal." ■ Correct Figure 1 as shown in the attached sheet. N-Ya Procedural Amendment, Kae, 1.12. 8 Figure 1゜2゜3゜Display of the case 1986 Patent Application No. 195901, name of the invention Probe device amended Relationship with the case Patent applicant 4゜5゜Date of amendment order December 1999 amendment Subject: May 35, 1999 (all sending dates) Contents of the amendment to the procedural amendment submitted on May 31, 1999 Correct the diagram. '' should be amended to read ``Figure 1 is corrected as shown in the attached sheet. Figure 2 is included in the attached sheet, but there is no change in the content.''
Claims (1)
気的に接触させて検査するプローブ装置において、上記
電極パッドとの接触部以外の少なくとも電気的配線部を
絶縁材質で被覆したプローブカードにより検査を行なう
ことを特徴とするプローブ装置。In a probe device that tests by electrically contacting the contact terminal of a probe card with an electrode pad of a test object, the test is performed using a probe card in which at least the electrical wiring part other than the contact part with the electrode pad is covered with an insulating material. A probe device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195901A JP2558825B2 (en) | 1988-08-04 | 1988-08-04 | Probe device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195901A JP2558825B2 (en) | 1988-08-04 | 1988-08-04 | Probe device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02118459A true JPH02118459A (en) | 1990-05-02 |
| JP2558825B2 JP2558825B2 (en) | 1996-11-27 |
Family
ID=16348874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63195901A Expired - Lifetime JP2558825B2 (en) | 1988-08-04 | 1988-08-04 | Probe device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558825B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106338625A (en) * | 2015-07-06 | 2017-01-18 | 创意电子股份有限公司 | Probe card |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162045A (en) * | 1982-03-23 | 1983-09-26 | Telmec Co Ltd | Probe unit structure for probing wafer |
| JPS5911640A (en) * | 1982-07-12 | 1984-01-21 | Mitsubishi Electric Corp | Probe card for test of wafer |
| JPS62290144A (en) * | 1986-06-09 | 1987-12-17 | Yokogawa Electric Corp | Probe device for semiconductor wafer |
-
1988
- 1988-08-04 JP JP63195901A patent/JP2558825B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162045A (en) * | 1982-03-23 | 1983-09-26 | Telmec Co Ltd | Probe unit structure for probing wafer |
| JPS5911640A (en) * | 1982-07-12 | 1984-01-21 | Mitsubishi Electric Corp | Probe card for test of wafer |
| JPS62290144A (en) * | 1986-06-09 | 1987-12-17 | Yokogawa Electric Corp | Probe device for semiconductor wafer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106338625A (en) * | 2015-07-06 | 2017-01-18 | 创意电子股份有限公司 | Probe card |
| CN106338625B (en) * | 2015-07-06 | 2019-07-26 | 创意电子股份有限公司 | Probe card |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2558825B2 (en) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4036863B2 (en) | Method for measuring contact resistance of an electronic device joined to a liquid crystal display panel and liquid crystal display for this measurement method | |
| KR100309889B1 (en) | Probe Device | |
| JP2014119450A (en) | Test device and test method therefor | |
| JP2715793B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10206464A (en) | Probe apparatus | |
| JP2559242B2 (en) | Probe card | |
| JPH02118459A (en) | Probe device | |
| JPH09159694A (en) | Lsi test probe | |
| JPH02118458A (en) | Probe device | |
| JP2885283B2 (en) | Circuit element for flip chip connection | |
| JPH0555327A (en) | Screening method of semiconductor element | |
| JP2544186B2 (en) | Probe device | |
| JPH11260871A (en) | Probe device | |
| JP5126009B2 (en) | Test method, test apparatus and semiconductor device manufacturing method | |
| WO2022208708A1 (en) | Probe card | |
| JP2003329734A (en) | Inspection device, inspection member and manufacturing method therefor | |
| JP2007311624A (en) | Semiconductor integrated circuit package and its manufacturing method | |
| KR960000219B1 (en) | Package and manufacture method | |
| JPH1038921A (en) | Contact probe | |
| JPH11121553A (en) | Probe card for wafer batch type measurement inspection and inspection method of semiconductor device using the probe card | |
| JPH0833415B2 (en) | Probe card | |
| JPH0244747A (en) | Inspection device | |
| JPH03159146A (en) | Probing card | |
| JPH0221270A (en) | Probe apparatus | |
| JPH10339740A (en) | Probe device |