JP2544186B2 - Probe device - Google Patents

Probe device

Info

Publication number
JP2544186B2
JP2544186B2 JP63203458A JP20345888A JP2544186B2 JP 2544186 B2 JP2544186 B2 JP 2544186B2 JP 63203458 A JP63203458 A JP 63203458A JP 20345888 A JP20345888 A JP 20345888A JP 2544186 B2 JP2544186 B2 JP 2544186B2
Authority
JP
Japan
Prior art keywords
probe
crystal plate
probe terminal
insulator
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63203458A
Other languages
Japanese (ja)
Other versions
JPH0252257A (en
Inventor
太郎 小宮
茂 川村
亨 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP63203458A priority Critical patent/JP2544186B2/en
Publication of JPH0252257A publication Critical patent/JPH0252257A/en
Application granted granted Critical
Publication of JP2544186B2 publication Critical patent/JP2544186B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、プローブ装置に関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Field of Industrial Application) The present invention relates to a probe device.

(従来の技術) 一般に、プローブカードは、プローブ装置に設置され
被検査体例えば半導体ウエハ上に形成されたICチップの
電極パッドとテスタを電気的に配線する接続体として用
いられている。
(Prior Art) In general, a probe card is used as a connection body which is installed in a probe apparatus and electrically connects an electrode pad of an IC chip formed on a device under test, such as a semiconductor wafer, and a tester.

今般、半導体製造工程の技術革新により、ICチップの
高集積化が進み、一定面積に対してICチップを構成する
回路数が増加している。又、1チップあたりの電極パッ
ド数も回路数とともに増加している。即ち、回路を構成
するリード線や電極パッドが超微細化されている。又、
各リード線や各電極パッド間隔も狭くなっている。この
ようなICチップを検査する際に、プローブカードも対応
要求されている。このような要求に対して、プローブカ
ードの接触子となるプローブ端子数を一定面積内に増加
する手段として、例えばプローブ端子を被検査体に対し
てほぼ垂直に実装したものが、特公昭58−11741号,特
開昭60−189949号,特開昭61−154137号,特開昭61−20
5870号,実公昭59−12615号,実公昭62−36139号,実公
昭62−44365号公報等に提案されている。又、絶縁基板
に、フォトリソ技術により導電パターンおよびプローブ
端子を形成しプローブ端子の増加に対処したものは、例
えば特公昭58−11739号,特公昭59−18864号,特公昭61
−14659号,特開昭58−162045号,特開昭58−197835
号,特開昭59−9934号,特開昭59−9935号,特開昭59−
19342号,特開昭59−141239号,特開昭59−144142号,
特開昭59−148345号,特開昭60−198838号,特開昭61−
2338号,特開昭61−154044号公報等に開示されている。
Recently, due to technological innovation in the semiconductor manufacturing process, high integration of IC chips has advanced, and the number of circuits forming the IC chip for a given area has increased. Further, the number of electrode pads per chip also increases with the number of circuits. That is, the lead wires and electrode pads that make up the circuit are miniaturized. or,
The distance between each lead wire and each electrode pad is also narrow. When inspecting such IC chips, probe cards are also required to be compatible. In order to meet such a demand, as a means for increasing the number of probe terminals, which are the contacts of the probe card, within a certain area, for example, the one in which the probe terminals are mounted almost perpendicular to the object to be inspected is disclosed in 11741, JP-A-60-189949, JP-A-61-154137, JP-A-61-20
No. 5870, Jikken Sho 59-12615, Jikkou Sho 62-36139, Jikkou Sho 62-44365, etc. Further, the one in which a conductive pattern and a probe terminal are formed on an insulating substrate by a photolithography technique to cope with the increase in the probe terminal is disclosed in, for example, Japanese Patent Publication Nos. 58-11739, 59-18864, and 61.
-14659, JP-A-58-162045, JP-A-58-197835
No. 59, JP-A-59-9934, JP-A-59-9935, JP-A-59-
19342, JP-A-59-141239, JP-A-59-144142,
JP-A-59-148345, JP-A-60-198838, JP-A-61-
2338, JP-A-61-154044, and the like.

(発明が解決しようとする課題) しかしながら、上記記載の基板にプローブ端子を垂直
固定したものでは、電極パッドへの接触検査時にプロー
ブ端子先端を被検査体である電極パッド表面に衝撃的に
接触させ、さらにオーバードライブを加えるためプロー
ブ端子に歪等のダメージを与え、プローブ端子が脆くな
り耐久性に欠けるという問題があった。
(Problems to be Solved by the Invention) However, in the above-described substrate in which the probe terminal is vertically fixed, the tip of the probe terminal is shock-contacted with the surface of the electrode pad, which is the object to be inspected, at the time of contact inspection to the electrode pad. In addition, there is a problem that the probe terminal is damaged due to distortion due to the addition of the overdrive, and the probe terminal becomes brittle and lacks in durability.

又、フォトリソ技術により形成したプローブカードで
は、フォトリソ工程中絶縁体に導電パターンおよびプロ
ーブ端子の形成で加熱を含む処理を実行する。この加熱
時に導電パターンおよびプローブ端子が膨張状態にな
る。又、これら工程後常温状態に戻った時、上記導電線
およびプローブ端子は、収縮する。この履歴による、導
電パターンおよびプローブ端子が膨張状態から収縮する
時に、上記導電パターンおよびプローブ端子を形成する
絶縁体に応力が加わる。すると、この絶縁体に歪等例え
ば反りが発生し、高精度の要求されるプローブカードの
作成は困難であった。
Further, in the probe card formed by the photolithography technique, a process including heating is performed in forming the conductive pattern and the probe terminal on the insulator during the photolithography process. During this heating, the conductive pattern and probe terminals are in an expanded state. When the temperature returns to room temperature after these steps, the conductive wire and the probe terminal shrink. Due to this history, when the conductive pattern and the probe terminal are contracted from the expanded state, stress is applied to the insulator forming the conductive pattern and the probe terminal. Then, distortion or the like such as warpage occurs in this insulator, and it is difficult to manufacture a probe card that requires high accuracy.

この発明は、上記課題を解決するためになされたもの
で、超微細化された被検査体の電極列に対応したプロー
ブ端子列を有する導電線を絶縁体に精度良く配列するこ
とができ、しかも、プローブ端子の導電線を絶縁体表面
に形成しても絶縁体に反りのないプローブカードを高精
度に作製することができ、ひいては正確な検査を行うこ
とができるプローブ装置を提供することを目的としてい
る。
The present invention has been made to solve the above problems, and it is possible to accurately arrange a conductive wire having a probe terminal row corresponding to an electrode row of an ultra-miniaturized DUT in an insulator, and An object of the present invention is to provide a probe device capable of highly accurately producing a probe card without warping of an insulator even when a conductive wire of a probe terminal is formed on the insulator surface, and by doing accurate inspection. I am trying.

(課題を解決するための手段) 本発明のプローブ装置は、被検査体の電極列に対応し
て配列されプローブ端子列と、このプローブ端子列に接
続された導電線が表面に夫々絶縁されて形成された絶縁
体と、この絶縁体の裏面に形成され且つ上記導電線の形
成により絶縁体に及ぼす熱応力と対応する熱応力を加え
るパターン被膜とを有するプローブカードを具備し、上
記被検査体の電極列に上記プローブ端子列を電気的に接
触させ検査を行うことを特徴とするものである。
(Means for Solving the Problem) The probe device of the present invention has a probe terminal array arranged corresponding to the electrode array of the device under test, and conductive wires connected to the probe terminal array are insulated on the surface, respectively. The object to be inspected comprises a probe card having a formed insulator and a pattern film formed on the back surface of the insulator and applying a thermal stress corresponding to the thermal stress exerted on the insulator by forming the conductive wire. The probe terminal array is electrically contacted with the electrode array of (1) to perform an inspection.

(作用効果) 本発明によれば、プローブ端子列に接続された導電線
を導電線パターンとして絶縁体表面に夫々絶縁して形成
するため、超微細化された被検査体の電極列に対応した
プローブ端子列を有する導電線を絶縁体に精度良く配列
することができ、しかも、導電線の形成により絶縁体に
及ぼす熱応力と対応する熱応力を加えるパターン被膜を
絶縁体の裏面に形成してあるため、プローブ端子の導電
線を絶縁体表面に形成しても絶縁体に反りのないプロー
ブカードを高精度に作製することができ、ひいては正確
な検査を行うことができるプローブ装置を提供すること
ができる。
(Effects and Effects) According to the present invention, the conductive lines connected to the probe terminal array are formed as conductive line patterns on the surface of the insulator so as to be insulated from each other. Conductive wires having a probe terminal array can be accurately arranged on the insulator, and a pattern coating is formed on the back surface of the insulator to apply the thermal stress corresponding to the thermal stress exerted on the insulator by forming the conductive wires. Therefore, even if the conductive wire of the probe terminal is formed on the surface of the insulator, it is possible to manufacture a probe card with no warp in the insulator with high accuracy, and to provide a probe device capable of performing accurate inspection. You can

(実施例) 次に、本発明プローブ装置を半導体ウエハの検査を行
なうウエハプローバに適用した一実施例につき図面を参
照して説明する。
(Embodiment) Next, an embodiment in which the probe device of the present invention is applied to a wafer prober for inspecting a semiconductor wafer will be described with reference to the drawings.

被検査体例えば半導体ウエハ(1)に規則的に形成さ
れたICチップ(2)の多数の電極パッド(3)の配列パ
ターンと、電気特性の検査を行なうテスタ(図示せず)
との電気的接触を行なうプローブカード(4)は、ウエ
ハプローバに設けられている。
A tester (not shown) for inspecting the electrical characteristics of an object to be inspected, for example, an array pattern of a large number of electrode pads (3) of an IC chip (2) regularly formed on a semiconductor wafer (1).
A probe card (4) for making electrical contact with is provided on the wafer prober.

上記プローブカード(4)は、第1図に示すように、
主に、弾性変形しない支持体(5)と、熱歪みに対して
補償する水晶Z面平板(以下、水晶板と略記する)
(6)と、この水晶板(6)に形成された導電パターン
(7)から構成されている。
The probe card (4), as shown in FIG.
Mainly, a support (5) that does not elastically deform, and a crystal Z-plane plate (hereinafter abbreviated as a crystal plate) that compensates for thermal strain.
(6) and a conductive pattern (7) formed on the crystal plate (6).

上記水晶板(6)は、弾性変形可能であり、水晶板
(6)上には、接触端子となるプローブ端子部(8)を
兼ねる導電パターン(7)が多数形成されている。この
導電パターン(7)の配列は、第3図のように夫々が絶
縁状態で、一端側即ちプローブ端子部(8)側で、ICチ
ップ(2)の電極パッド(3)に対応している。また、
第2図に示すように上記導電パターン(7)の構成は、
まず、ぬれ材として水晶となじみ易い金属例えばクロム
(Cr)層(9)が例えば500Åスパッタされている。次
に、このCrとなじみ易い金属例えば金(Au)層(10)が
例えば500Åスパッタされていて、この両者で下地膜を
形成している。そして、この下地膜上に、電気的検査信
号の伝導路となる導電層(11)が例えば5μm程度電解
メッキにより形成されている。この導電層(11)の材質
は、電気良導体である例えば、金,銀,銅等が望まし
い。ここでこのような構成の導電パターン(7)を、水
晶板(6)の一面のみに形成すると、導電パターンの応
力により水晶板(6)に変形例えば反りが起こる。即
ち、導電パターンの形成時に、加熱を含む処理を実行す
るので、導電パターンが加熱状態から常温状態に復帰す
る時に、収縮し、水晶板(6)の一面から応力が加わり
変形する。ここで、この変形を防止するために、変形防
止対策がなされている。例えば第2図に示すように、導
電パターン(7)を、水晶板(6)の両面に同じ配置で
形成する。すると、導電パターン(7)の形成による応
力が、水晶板(6)の両面の同位置に、同程度加わる。
このことにより、水晶板(6)に加わる応力は、両面か
ら互いに干渉し合い、水晶板(6)に反り等の変形が起
きない。又、水晶板(6)に両面から応力が加わるの
で、水晶板(6)の反揆力が強くなる。
The crystal plate (6) is elastically deformable, and a large number of conductive patterns (7) also functioning as probe terminal portions (8) serving as contact terminals are formed on the crystal plate (6). The arrangement of the conductive patterns (7) corresponds to the electrode pads (3) of the IC chip (2) on one end side, that is, the probe terminal portion (8) side, in an insulated state as shown in FIG. . Also,
As shown in FIG. 2, the conductive pattern (7) has the following structure.
First, a metal, such as a chromium (Cr) layer (9), which is easily compatible with quartz as a wetting material, is sputtered by, for example, 500 Å. Next, a metal such as a gold (Au) layer (10) which is easily compatible with Cr is sputtered by, for example, 500 Å, and a base film is formed by both of them. Then, a conductive layer (11) serving as a conduction path for an electrical inspection signal is formed on the base film by electrolytic plating, for example, about 5 μm. The material of the conductive layer (11) is preferably a good electric conductor, such as gold, silver or copper. Here, if the conductive pattern (7) having such a structure is formed only on one surface of the crystal plate (6), the crystal plate (6) is deformed, for example, warped due to the stress of the conductive pattern. That is, since a process including heating is performed when the conductive pattern is formed, when the conductive pattern returns from the heated state to the room temperature state, the conductive pattern contracts, and stress is applied from one surface of the quartz plate (6) to be deformed. Here, in order to prevent this deformation, deformation prevention measures are taken. For example, as shown in FIG. 2, conductive patterns (7) are formed on both sides of the quartz plate (6) in the same arrangement. Then, the stress due to the formation of the conductive pattern (7) is applied to the same position on both surfaces of the crystal plate (6) to the same extent.
As a result, the stress applied to the crystal plate (6) interferes with each other from both sides, and the crystal plate (6) is not deformed such as warped. Further, since stress is applied to the crystal plate (6) from both sides, the repulsive force of the crystal plate (6) becomes strong.

そして、上記のように。両面に導電パターン(7)を
形成した水晶板(6)には、導電パターン(7)の一端
側にプローブ端子部(8)が設けられている。このプロ
ーブ端子部(8)は、検査対象ICチップ(2)の電極パ
ッド(3)パターンに対応した位置において、第4図に
示すように各導電パターン(7)毎に、水晶板(6)の
先端が針状の鋭角状態となる如く形成されている。例え
ば所定のエッチング技術により形成されている。このよ
うにして被検査体と接触をとる接触部が構成されてい
る。
And as above. A crystal plate (6) having conductive patterns (7) formed on both sides is provided with a probe terminal portion (8) on one end side of the conductive pattern (7). This probe terminal portion (8) has a quartz plate (6) for each conductive pattern (7) at a position corresponding to the electrode pad (3) pattern of the IC chip (2) to be inspected, as shown in FIG. Is formed so that the tip of the needle has a needle-shaped acute angle. For example, it is formed by a predetermined etching technique. In this way, the contact portion that comes into contact with the inspection object is configured.

次に、この接触部を支持する支持部について説明す
る。
Next, the support part which supports this contact part is demonstrated.

この支持部は、絶縁性で弾性変形しない材質例えばセ
ラミックス製の支持体(5)から構成されている。この
支持体(5)の所定の位置には、第5図に示すように上
記ICチップ(2)に形成された電極パッド(3)パター
ンの形状よりやや大きめの開口部(12)が設けられてい
る。又、この開口部(12)から所定の間隔を設けて周設
するように、絶縁性の突起(13)が、例えば樹脂系接着
剤により支持体(5)に取着されている。そして、導電
線(14)がこの突起(13)の外周から被検査体を検査す
るテスタ(図示せず)と接続するコネクタ位置まで夫々
絶縁状態で配線されている。このような支持体(5)の
開口部(12)に沿って、上記接触部が1乃至複数設置さ
れている。この設置は、第5図に示すように水晶板
(6)と、支持体(5)とを、樹脂例えばアクリル系樹
脂接着材により接着したものである。この時、水晶板
(6)を全面接着するのではなく、支持体(5)に設け
られた突起(13)に、水晶板(6)の予め定められた位
置で当接し、開口部(12)位置において、プローブ端子
部(8)が遊端となる如く接着してある。即ち、各プロ
ーブ端子部(8)が、被検査体となるICチップ(2)の
電極パッド(3)配列パターンと対応する如く設置され
ている。ここで、上記接触部がICチップ(2)の各辺に
対応して、夫々別々に形成されていた場合、支持体
(5)の開口部(12)の各辺に、上記説明した接着方法
により、夫々対応した接触部を接着すれば良い。そし
て、この接着後、水晶板(6)に形成された導電パター
ン(7)と、支持体(5)の導電線(14)とをワイヤー
ボンディング法により、例えば金線(15)で電気的導通
状態として接続する。このようにしてプローブカード
(4)が構成されている。
This support portion is composed of a support body (5) made of an insulating material that does not elastically deform, for example, a ceramic. As shown in FIG. 5, an opening (12) slightly larger than the shape of the electrode pad (3) pattern formed on the IC chip (2) is provided at a predetermined position of the support (5). ing. Further, an insulating projection (13) is attached to the support (5) by, for example, a resin adhesive so as to surround the opening (12) at a predetermined interval. The conductive wire (14) is wired in an insulated state from the outer periphery of the protrusion (13) to the connector position where it is connected to a tester (not shown) for inspecting the object to be inspected. Along with the opening (12) of the support (5), one to a plurality of the contact portions are provided. In this installation, as shown in FIG. 5, the crystal plate (6) and the support (5) are bonded with a resin, for example, an acrylic resin adhesive. At this time, the crystal plate (6) is not adhered to the entire surface, but is brought into contact with the projection (13) provided on the support (5) at a predetermined position of the crystal plate (6) to open the opening (12). ) Position, the probe terminal portion (8) is bonded so as to form a free end. That is, each probe terminal portion (8) is installed so as to correspond to the arrangement pattern of the electrode pads (3) of the IC chip (2) to be inspected. Here, when the contact portion is formed separately corresponding to each side of the IC chip (2), the above-described bonding method is applied to each side of the opening (12) of the support (5). Therefore, the corresponding contact portions may be bonded. After this adhesion, the conductive pattern (7) formed on the crystal plate (6) and the conductive wire (14) of the support (5) are electrically connected by a wire bonding method, for example, with a gold wire (15). Connect as a state. In this way, the probe card (4) is constructed.

上述したプローブカード(4)の接触部は、例えば次
のようにして製造することができる。
The contact portion of the probe card (4) described above can be manufactured, for example, as follows.

まず、例えば厚さ方向を結晶軸のZ方向とされ、鏡面
仕上げされた厚さ例えば100μm程度の水晶板(6)を
所定の位置に設置する。
First, for example, a crystal plate (6) having a mirror-finished thickness of, for example, about 100 μm is set at a predetermined position, with the thickness direction being the Z direction of the crystal axis.

次に、水晶板(6)の両面同時に、下地膜として水晶
となじみ易い金属例えばクロムを厚さ例えば500Å程度
のスパッタし、クロム層(9)を形成する。
Next, a chromium layer (9) is formed on both sides of the crystal plate (6) simultaneously by sputtering a metal, such as chromium, which is easily compatible with the crystal as a base film, to a thickness of, for example, about 500Å.

さらに下地膜として、両面のクロム層(9)上へ同時
に、クロムとなじみ易い金属例えば金を厚さ例えば500
Å程度スパッタし、金層(10)を形成する。
Further, as a base film, a metal such as gold, which is easily compatible with chromium, is simultaneously formed on the chromium layers (9) on both sides to a thickness of, for example, 500.
Å Sputter to form a gold layer (10).

そして、金層(10)上に金を電解メッキし所定の金膜
厚を得た後両面にレジストを塗布し、露光および現像に
より、不要な部分のレジスト、即ち、導電パターン
(7)およびプローブ端子部(8)を形成する以外の位
置のレジストを除去する。
Then, after electroplating gold on the gold layer (10) to obtain a predetermined gold film thickness, a resist is applied on both surfaces, and the resist and unnecessary portions of the resist, that is, the conductive pattern (7) and the probe, are exposed and developed. The resist at the positions other than where the terminal portion (8) is formed is removed.

この後、露出した金層(10)およびこの金層(10)位
置に対応するクロム層(9)を、除去するため例えばウ
ェットエッチングを行なう。このことにより、所望する
導電パターン(7)およびプローブ端子部(8)を形成
するための下地膜が、夫々絶縁状態で水晶板(6)上に
形成される。
Then, for example, wet etching is performed to remove the exposed gold layer (10) and the chromium layer (9) corresponding to the position of the gold layer (10). As a result, base films for forming desired conductive patterns (7) and probe terminal portions (8) are formed on the quartz plate (6) in an insulating state.

そして、下地膜上にマスクとして形成されているレジ
ストを除去した後、下地膜および水晶板(6)の露出し
ている部分、即ち、一面にレジストを塗布する。その後
露光および現像により、プローブ端子部(8)のみの、
下地膜が形成されていない部分のレジストを除去する。
Then, after removing the resist formed as a mask on the base film, the resist is applied to the exposed part of the base film and the crystal plate (6), that is, one surface. Then, by exposing and developing, only the probe terminal portion (8),
The resist in the portion where the base film is not formed is removed.

この状態で、プローブ端子部(8)において露出して
いる水晶板(5)を、例えば弗化アンモニウム等の腐触
液によりウェットエッチングを行なう。この時、下地膜
およびプローブ端子部(8)以外の水晶板(6)は、レ
ジストがマスクとなってエッチングは行なわれない。
In this state, the crystal plate (5) exposed at the probe terminal portion (8) is wet-etched with a corrosive liquid such as ammonium fluoride. At this time, the quartz plate (6) other than the base film and the probe terminal portion (8) is not etched using the resist as a mask.

次に、不用となったレジストをすべて除去する。 Next, all the unnecessary resist is removed.

この後、下地膜上に電解メッキにより電気良導体の金
属、例えば金又は銀又は銅を厚さ例えば5μm程度形成
する。このことにより、下地膜上に導電パターン(7)
およびプローブ端子部(8)が形成される。
After that, a metal having a good electrical conductivity, for example, gold, silver, or copper is formed on the base film by electrolytic plating to a thickness of, for example, about 5 μm. As a result, the conductive pattern (7) is formed on the base film.
And the probe terminal part (8) is formed.

又、上記導電パターン(7)およびプローブ端子部
(8)となる金属に、銀又は銅を使用する場合、銀又は
銅層の酸化を防止するために、酸化防止金属として例え
ば金層を電解メッキにより厚さ例えば2μm程度形成し
ても良い。
When silver or copper is used as the metal for the conductive pattern (7) and the probe terminal portion (8), an anti-oxidation metal such as a gold layer is electroplated in order to prevent oxidation of the silver or copper layer. The thickness may be, for example, about 2 μm.

上記のようにして形成された接触部を設置したプロー
ブカード(4)を、ウエハ(1)の検査装置であるウエ
ハプローバに配置しウエハ(1)に形成されたICチップ
(2)の検査を行なう。次に、検査における動作作用を
説明する。
The probe card (4) having the contact portion formed as described above is placed on a wafer prober which is an inspection device for the wafer (1) to inspect the IC chip (2) formed on the wafer (1). To do. Next, the operation and action in the inspection will be described.

まず、被検査体例えばウエハ(1)をプローブカード
(4)設置対向位置に設定する。ここで、ウエハ(1)
とプローブカード(4)とを相対的に近接する如く移動
例えばウエハ(1)を上昇して、プローブカード(4)
のプローブ端子部(8)とウエハ(1)に形成されたIC
チップ(2)の電極パッド(3)を当接させる。そし
て、さらにウエハ(1)を上昇し、即ち、オーバードラ
イブを所定量かける。このオーバードライブにより、プ
ローブ端子部(8)とICチップ(2)の電極パッド
(3)とを正確に接続する。この時、保護のため、プロ
ーブ端子部(8)が設置されている水晶板(6)の弾性
力により、プローブ端子部(8)がやや上方向に押し上
げられる。この時、オーバードライブによって水晶板
(6)に加わる押し上げ力が小さくても、水晶板(6)
の両面には導電線パターン(7)、(7)が形成され、
両導電線パターン(7)、(7)により水晶板(6)の
弾性力が補強されているため、水晶板(6)の反発力が
強く、電気的検査に必要なプローブ端子部(8)と電極
パッド(3)との接触圧を得ることができ、ひいてはオ
ーバードライブに費やされる時間を短くして検査時間を
短縮することができる。又、このような接続状態で、IC
チップ(2)の入力電極にテスタから出力されたテスト
信号をプローブ端子部(8)より印加し、ICチップ
(2)の出力電極に発生する電気的信号を他のプローブ
端子部(8)からテスタに出力し、ICチップ(2)の検
査を行なう。この検査終了後、ウエハ(1)を所定量だ
け下降する。このことにより、プローブ端子部(8)と
電極パッド(3)は非接触状態となる。この時プローブ
端子部(8)は、水晶板(6)の反力により、所定の元
の状態に復帰する。
First, the object to be inspected, for example, the wafer (1) is set at a position facing the probe card (4). Where the wafer (1)
And the probe card (4) are moved relatively close to each other, for example, the wafer (1) is lifted to move the probe card (4).
Formed on the wafer's probe terminal (8) and wafer (1)
The electrode pad (3) of the chip (2) is brought into contact. Then, the wafer (1) is further raised, that is, overdrive is applied by a predetermined amount. By this overdrive, the probe terminal portion (8) and the electrode pad (3) of the IC chip (2) are accurately connected. At this time, for protection, the elastic force of the crystal plate (6) on which the probe terminal portion (8) is installed pushes the probe terminal portion (8) slightly upward. At this time, even if the pushing force applied to the crystal plate (6) by overdrive is small, the crystal plate (6)
Conductive line patterns (7) and (7) are formed on both surfaces of
Since the elastic force of the crystal plate (6) is reinforced by the two conductive wire patterns (7) and (7), the repulsive force of the crystal plate (6) is strong and the probe terminal portion (8) necessary for electrical inspection. It is possible to obtain the contact pressure between the electrode pad (3) and the electrode pad (3), and thus it is possible to shorten the time spent for overdrive and shorten the inspection time. Also, in such a connection state, IC
The test signal output from the tester is applied to the input electrode of the chip (2) from the probe terminal (8), and the electrical signal generated at the output electrode of the IC chip (2) is applied from the other probe terminal (8). Output to the tester and inspect the IC chip (2). After this inspection is completed, the wafer (1) is lowered by a predetermined amount. As a result, the probe terminal portion (8) and the electrode pad (3) are brought into non-contact with each other. At this time, the probe terminal portion (8) returns to a predetermined original state by the reaction force of the crystal plate (6).

以上説明したようにこの実施例によれば、ウエハ
(1)の電極パッド(3)列に対応して配列されプロー
ブ端子部(8)列と、このプローブ端子部(8)列に接
続された導電線パターン(7)が表面に夫々絶縁されて
形成された水晶板(6)と、この水晶板(6)の裏面に
形成され且つ上記導電線パターン(7)の形成により水
晶板(6)に及ぼす熱応力と対応する熱応力を加えるパ
ターン被膜としての導電線パターン(7)とを有するプ
ローブカード(4)を具備し、ウエハ(1)の電極パッ
ド(3)列にプローブ端子部(8)列を電気的に接触さ
せ検査を行うようにしたため、超微細化された被検査体
の電極列に対応したプローブ端子部(8)列を有する導
電線パターン(7)を水晶板(6)に精度良く配列する
ことができ、しかも、プローブ端子部(8)の導電線パ
ターン(7)を水晶板(6)表面に形成しても水晶板
(6)に反りのないプローブカード(4)を高精度に作
製することができ、ひいてはウエハ(1)の正確な検査
を行うことができる。
As described above, according to this embodiment, the probe terminal portion (8) row arranged corresponding to the electrode pad (3) row of the wafer (1) and the probe terminal portion (8) row are connected. Quartz crystal plate (6) having conductive line patterns (7) formed on the front surface thereof, respectively, and a crystal plate (6) formed on the back surface of the crystal plate (6) and formed by the conductive line patterns (7). A probe card (4) having a conductive wire pattern (7) as a pattern coating for applying a thermal stress corresponding to that on the electrode pad (3) row of the wafer (1). ) Since the inspection is performed by electrically contacting the rows, the conductive line pattern (7) having the row of probe terminals (8) corresponding to the row of electrodes of the ultra-miniaturized DUT is provided with the crystal plate (6). Can be arranged with high precision, and Even if the conductive wire pattern (7) of the probe terminal portion (8) is formed on the surface of the crystal plate (6), the probe card (4) having no warp on the crystal plate (6) can be manufactured with high precision, As a result, the wafer (1) can be accurately inspected.

また、水晶板(6)の両面には導電線パターン
(7)、(7)が形成され、両導電線パターン(7)、
(7)により水晶板(6)の弾性力が補強されているた
め、オーバードライブによって水晶板(6)に加わる押
し上げ力が小さくても、水晶板(6)の反発力が強く、
電気的検査に必要なプローブ端子部(8)と電極パッド
(3)との接触圧を得ることができ、ひいてはオーバー
ドライブに費やされる時間を短くして検査時間を短縮す
ることができる。
Conductive wire patterns (7), (7) are formed on both sides of the crystal plate (6), and both conductive wire patterns (7),
Since the elastic force of the crystal plate (6) is reinforced by (7), the repulsive force of the crystal plate (6) is strong even if the pushing force applied to the crystal plate (6) by overdrive is small.
The contact pressure between the probe terminal portion (8) and the electrode pad (3) necessary for the electrical inspection can be obtained, and the time spent for overdriving can be shortened to shorten the inspection time.

この発明は、上記実施例に限定されるものではなく、
被検査体は半導体ウエハでなくとも、液晶テレビなどの
画像表示装置等に用いられるLCD基板の検査に用いても
同様な効果が得られる。
The present invention is not limited to the above embodiment,
Even if the object to be inspected is not a semiconductor wafer, the same effect can be obtained by inspecting an LCD substrate used in an image display device such as a liquid crystal television.

又、上記実施例では、導電パターンの形成により水晶
板に加わる応力で水晶板の反り等の変形が発生し、この
変形を防止するため、水晶板の両面に同じ導電パターン
を形成したものについて説明したが、これに限定するも
のではなく、検査に用いられる導電パターンから水晶板
に加わる熱応力と対応する如く、水晶板の裏面に熱応力
を加えられるパターン被膜なら何れでも良い。さらに導
電パターンを形成する絶縁体は、水晶板でなくとも、弾
性変形可能なものなら何れでも良い。
Further, in the above-mentioned embodiment, the stress applied to the crystal plate due to the formation of the conductive pattern causes deformation such as warpage of the crystal plate, and in order to prevent this deformation, the same conductive pattern is formed on both sides of the crystal plate. However, the present invention is not limited to this, and any pattern coating can be applied to the back surface of the crystal plate so as to correspond to the thermal stress applied to the crystal plate from the conductive pattern used for inspection. Further, the insulator forming the conductive pattern is not limited to the quartz plate, and may be any one that can be elastically deformed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明プローブ装置の一実施例を説明するため
のプローブ装置に設置されるプローブカードの構成図、
第2図は第1図プローブカードの接触部の断面図、第3
図は第1図プローブカードの接触部の平面図、第4図は
第3図接触部の先端説明図、第5図は第1図プローブカ
ードの平面図である。 4……プローブカード、5……支持体 6……水晶Z面平板、7……導電パターン 8……プローブ端子部
FIG. 1 is a configuration diagram of a probe card installed in a probe device for explaining one embodiment of the probe device of the present invention,
FIG. 2 is a sectional view of the contact portion of the probe card shown in FIG. 1, and FIG.
1 is a plan view of the contact portion of the probe card shown in FIG. 1, FIG. 4 is an explanatory view of the tip of the contact portion shown in FIG. 3, and FIG. 5 is a plan view of the probe card shown in FIG. 4 ... Probe card, 5 ... Support 6 ... Crystal Z-plane plate, 7 ... Conductive pattern 8 ... Probe terminal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被検査体の電極列に対応して配列されプロ
ーブ端子列と、このプローブ端子列に接続された導電線
が表面に夫々絶縁されて形成された絶縁体と、この絶縁
体の裏面に形成され且つ上記導電線の形成により絶縁体
に及ぼす熱応力と対応する熱応力を加えるパターン被膜
とを有するプローブカードを具備し、上記被検査体の電
力列に上記プローブ端子列を電気的に接触させ検査を行
うことを特徴とするプローブ装置。
1. A probe terminal row arranged corresponding to an electrode row of an object to be inspected, an insulator formed by electrically insulating conductive wires connected to the probe terminal row on the surface, and an insulator of this insulator. A probe card having a pattern coating formed on the back surface and applying a thermal stress corresponding to the thermal stress exerted on the insulator by forming the conductive wire is provided, and the probe terminal array is electrically connected to the power array of the device under test. A probe device, which is brought into contact with a probe for inspection.
JP63203458A 1988-08-16 1988-08-16 Probe device Expired - Lifetime JP2544186B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63203458A JP2544186B2 (en) 1988-08-16 1988-08-16 Probe device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63203458A JP2544186B2 (en) 1988-08-16 1988-08-16 Probe device

Publications (2)

Publication Number Publication Date
JPH0252257A JPH0252257A (en) 1990-02-21
JP2544186B2 true JP2544186B2 (en) 1996-10-16

Family

ID=16474459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63203458A Expired - Lifetime JP2544186B2 (en) 1988-08-16 1988-08-16 Probe device

Country Status (1)

Country Link
JP (1) JP2544186B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH082617Y2 (en) * 1990-03-14 1996-01-29 アンリツ株式会社 Probe structure
US5424159A (en) * 1992-08-13 1995-06-13 Fuji Xerox Co., Ltd. Electrophotographic photoreceptor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290144A (en) * 1986-06-09 1987-12-17 Yokogawa Electric Corp Probe device for semiconductor wafer

Also Published As

Publication number Publication date
JPH0252257A (en) 1990-02-21

Similar Documents

Publication Publication Date Title
JP3795922B2 (en) Spring contact patterned by photolithography
KR100375116B1 (en) Connector and probing system
TW439163B (en) Probe card and method for forming it
US6906539B2 (en) High density, area array probe card apparatus
WO2005003793A1 (en) Probe card and semiconductor testing device using probe sheet or probe card and semiconductor device producing method
KR100980369B1 (en) Probe Needle Structure and Manufacturing Method of The Same
JP2796070B2 (en) Method of manufacturing probe card
JP2544186B2 (en) Probe device
JPH077052A (en) Electric properties measurement probe
JPH0743384A (en) Probe
JP3320517B2 (en) Circuit board inspection probe and circuit board inspection system having the same
JPH11154694A (en) Method of alignment for batch wafer measuring test and method for manufacturing probe card
JP2004029035A (en) Connection device
JP3193659B2 (en) Probing method
JP2002139547A (en) Probing device and probing sheet structure in electric characteristic inspection device, and manufacturing method of printed wiring board with pyramid bump
JP2558825B2 (en) Probe device
JP3204146B2 (en) Contact probe, method of manufacturing the same, and probe device provided with contact probe
JPH09159694A (en) Lsi test probe
JPH09297154A (en) Semiconductor wafer inspecting method
JPH0555327A (en) Screening method of semiconductor element
JPH02118458A (en) Probe device
JP2003329734A (en) Inspection device, inspection member and manufacturing method therefor
JP2002134572A (en) Semiconductor device testing apparatus
KR100328903B1 (en) A method of making and maintaining a plurality of electrical connections to an object having a plurality of conductive pads
JPH0221270A (en) Probe apparatus