JPH02117165A - 電子部品装置 - Google Patents
電子部品装置Info
- Publication number
- JPH02117165A JPH02117165A JP26940788A JP26940788A JPH02117165A JP H02117165 A JPH02117165 A JP H02117165A JP 26940788 A JP26940788 A JP 26940788A JP 26940788 A JP26940788 A JP 26940788A JP H02117165 A JPH02117165 A JP H02117165A
- Authority
- JP
- Japan
- Prior art keywords
- narrow part
- inner lead
- element mounting
- semiconductor
- element loading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 238000005219 brazing Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 17
- 239000000463 material Substances 0.000 abstract description 13
- 238000003892 spreading Methods 0.000 abstract description 4
- 238000007747 plating Methods 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
電子部品装置、例えば半導体チップを搭載した素子搭載
板を複数個有する半導体装置等に関し、チップ接合用半
田が素子搭載板の表面に広がってワイヤボンディングが
不可能となることを防止することを目的とし、 半導体素子または回路素子と、該半導体素子または回路
素子がろう付けにより搭載された導電性材料よりなる素
子搭載板とを有し、該素子搭載板には挟小部を介して該
挟小部から曲げられて延びる内リードが設けられ、該内
リードの該挟小部から離れた部分に細状配線が接続され
てなるように構成する。
板を複数個有する半導体装置等に関し、チップ接合用半
田が素子搭載板の表面に広がってワイヤボンディングが
不可能となることを防止することを目的とし、 半導体素子または回路素子と、該半導体素子または回路
素子がろう付けにより搭載された導電性材料よりなる素
子搭載板とを有し、該素子搭載板には挟小部を介して該
挟小部から曲げられて延びる内リードが設けられ、該内
リードの該挟小部から離れた部分に細状配線が接続され
てなるように構成する。
本発明は電子部品装置、例えば半導体チップを搭載した
素子搭載板を複数個有する半導体装置等に関する。
素子搭載板を複数個有する半導体装置等に関する。
半導体装置は打抜き等により成形したリードフレームに
鑞材に対するぬれ性及びＡｕ 、 ＡＩ等のワイヤに対
する接合性の良いＮｉ 、 Ａｇ等のめっきを行い、そ
のリードフレームへ半導体チップを搭載し、ワイヤ接合
後樹上封止を行っている。最近の半導体装置の複合化、
多素子化、付加機能化等によりワイヤ配線接合は第３図
に示すように半導体チ・ノブ表面電極のみでなく、素子
搭載板を兼ねたリード部分からも必要となる場合がある
。
鑞材に対するぬれ性及びＡｕ 、 ＡＩ等のワイヤに対
する接合性の良いＮｉ 、 Ａｇ等のめっきを行い、そ
のリードフレームへ半導体チップを搭載し、ワイヤ接合
後樹上封止を行っている。最近の半導体装置の複合化、
多素子化、付加機能化等によりワイヤ配線接合は第３図
に示すように半導体チ・ノブ表面電極のみでなく、素子
搭載板を兼ねたリード部分からも必要となる場合がある
。
第３図は従来の半導体装置の１例であるＳＩＰ型トラン
ジスタアレイを示す図であり、（ａ）は平面図、（ｂ）
は回路図である。これはモータドライブ回路に用いられ
るものであり、トランジスタ１．２を別々に半田付けし
て搭載した２個の素子搭載板３，４と、電流の流れ方向
を互いに逆向きに接続した２個のダイオード５．６を搭
載した別の素子搭載板７とが基板８上に設けられ、トラ
ンジスタ１．２を搭載しそのコレクタＣを兼ねた素子搭
載板３．４にダイオード５，６のそれぞれの一方の電極
がワイヤ９，９′により配線接続され、トランジスタ１
，２のベース及びエミッタはそれぞれ端子Ｂ、Ｅに配線
接続されて構成されており、モータ停止時に逆起電力を
ダイオード５゜６によりバイパスさせることができるよ
うになっている。
ジスタアレイを示す図であり、（ａ）は平面図、（ｂ）
は回路図である。これはモータドライブ回路に用いられ
るものであり、トランジスタ１．２を別々に半田付けし
て搭載した２個の素子搭載板３，４と、電流の流れ方向
を互いに逆向きに接続した２個のダイオード５．６を搭
載した別の素子搭載板７とが基板８上に設けられ、トラ
ンジスタ１．２を搭載しそのコレクタＣを兼ねた素子搭
載板３．４にダイオード５，６のそれぞれの一方の電極
がワイヤ９，９′により配線接続され、トランジスタ１
，２のベース及びエミッタはそれぞれ端子Ｂ、Ｅに配線
接続されて構成されており、モータ停止時に逆起電力を
ダイオード５゜６によりバイパスさせることができるよ
うになっている。
〔発明が解決しようとする課題〕
上記従来の半導体装置では、トランジスタ１゜２を素子
搭載板３，４に鑞付けするとき、鑞材１０がワイヤ接合
部分まで広がりワイヤ９，９′の超音波併用熱圧着によ
るボンディングが不可能になる場合がある。この対策と
して、第４図（ａ）に示すようにワイヤ接合部をトラン
ジスタ１．２から遠い部分にずらすか又は、第４図（ｂ
）に示すように鑞材の広がりを防止するために鑞材に対
するぬれ性の悪い材料１１を塗布又はめっきを剥離する
ことが考えられる。しかし前者は、鑞材の広がりが進行
する場合があり完全な対策とはならず、後者は工数増加
となり量産的ではない。
搭載板３，４に鑞付けするとき、鑞材１０がワイヤ接合
部分まで広がりワイヤ９，９′の超音波併用熱圧着によ
るボンディングが不可能になる場合がある。この対策と
して、第４図（ａ）に示すようにワイヤ接合部をトラン
ジスタ１．２から遠い部分にずらすか又は、第４図（ｂ
）に示すように鑞材の広がりを防止するために鑞材に対
するぬれ性の悪い材料１１を塗布又はめっきを剥離する
ことが考えられる。しかし前者は、鑞材の広がりが進行
する場合があり完全な対策とはならず、後者は工数増加
となり量産的ではない。
本発明は上記従来の問題点に鑑み、チップ等の接合用鑞
材が素子搭載板の表面に広がってワイヤボンディングが
不可能となることを防止した電子部品装置を提供するこ
とを目的とする。
材が素子搭載板の表面に広がってワイヤボンディングが
不可能となることを防止した電子部品装置を提供するこ
とを目的とする。
上記目的を達成するために、本発明の半導体装置は、半
導体素子または回路素子２１と、該半導体素子または回
路素子２１がろう付けにより搭載された導電性材料より
なる素子搭載板２３とを有し、該素子搭載板２３には挟
小部２６を介して該挟小部２６から曲げられて延びる内
リード２７が設けられ、該内リード２７の該挟小部２６
から離れた部分に細状配線２８が接続されてなることを
特徴とする。
導体素子または回路素子２１と、該半導体素子または回
路素子２１がろう付けにより搭載された導電性材料より
なる素子搭載板２３とを有し、該素子搭載板２３には挟
小部２６を介して該挟小部２６から曲げられて延びる内
リード２７が設けられ、該内リード２７の該挟小部２６
から離れた部分に細状配線２８が接続されてなることを
特徴とする。
素子搭載板２３に挟小部２６を介して挟小部２６から曲
げられて延びる内リード２７を設け、内リード２７の挟
小部２６から離れた部分に細状配線２８を接続するよう
にしたことにより、該素子搭載板２３に半導体素子また
は回路素子２１を搭載するとき、鑞材の広がりは前記挟
小部２６で阻止され内リード２７の細状配線２８が接続
される領域には及ばないため、その領域にはめっき面が
露出しており、超音波併用熱圧着によるワイヤボンディ
ング等が可能となる。
げられて延びる内リード２７を設け、内リード２７の挟
小部２６から離れた部分に細状配線２８を接続するよう
にしたことにより、該素子搭載板２３に半導体素子また
は回路素子２１を搭載するとき、鑞材の広がりは前記挟
小部２６で阻止され内リード２７の細状配線２８が接続
される領域には及ばないため、その領域にはめっき面が
露出しており、超音波併用熱圧着によるワイヤボンディ
ング等が可能となる。
第１図は本考案の実施例を示す図である。
同図において、２０は絶縁基板、２１ 、２２は半導体
素子、２３ 、２４は素子搭載板、２５は端子、２６は
素子搭１ａ板に設けられた挟小部、２７は内リードであ
る。
素子、２３ 、２４は素子搭載板、２５は端子、２６は
素子搭１ａ板に設けられた挟小部、２７は内リードであ
る。
本実施例は同図に示すように半導体素子２１としてのト
ランジスタがそれぞれ搭載された２個の素子搭載板２３
と、半導体素子２２としてのダイオードが搭載された素
子搭載板２４とが基板２０の上に設けられ、半導体素子
２１の電極から端子２５に配線接続していることは第３
図で説明した従来例と同様であり、本実施例の要点は、
素子搭載板２３に挟小部２６を介して内リード２７を設
け、該内リード２７に半導体素子２２の電極からの綿状
配線２８がワイヤボンディングされたことである。
ランジスタがそれぞれ搭載された２個の素子搭載板２３
と、半導体素子２２としてのダイオードが搭載された素
子搭載板２４とが基板２０の上に設けられ、半導体素子
２１の電極から端子２５に配線接続していることは第３
図で説明した従来例と同様であり、本実施例の要点は、
素子搭載板２３に挟小部２６を介して内リード２７を設
け、該内リード２７に半導体素子２２の電極からの綿状
配線２８がワイヤボンディングされたことである。
なお本実施例の製造工程として、リードフレームはＣｕ
系材料をプレス打抜により形成し、めっきは半田付性、
ワイヤ付性の良好なＡｇめっきとし、該リードフレーム
の素子搭ｉａ板２３への半導体素子２１の鑞付けは、鑞
材２９としてＰｂ ９０％以上の高温半田を用い、Ｎｔ
雰囲気中で加熱（３００〜３５０℃）されたヒータ上に
リードフレームをセントし、その上に前記半田をのせて
溶融させ、その上に半導体素子を置き半田とのなじみを
良くするために前後左右に動かして半田付けする。
系材料をプレス打抜により形成し、めっきは半田付性、
ワイヤ付性の良好なＡｇめっきとし、該リードフレーム
の素子搭ｉａ板２３への半導体素子２１の鑞付けは、鑞
材２９としてＰｂ ９０％以上の高温半田を用い、Ｎｔ
雰囲気中で加熱（３００〜３５０℃）されたヒータ上に
リードフレームをセントし、その上に前記半田をのせて
溶融させ、その上に半導体素子を置き半田とのなじみを
良くするために前後左右に動かして半田付けする。
この場合、半田は素子搭載板２３上を同心円状に広がっ
て行くが、その広がりは挟小部２６で阻止されるので内
リード２７はめっきのままであり、細状配線２８の超音
波併用熱圧着によるボンディングは確実に行うことがで
きる。
て行くが、その広がりは挟小部２６で阻止されるので内
リード２７はめっきのままであり、細状配線２８の超音
波併用熱圧着によるボンディングは確実に行うことがで
きる。
第２図（ａ）（ｂ）は本発明の他の実施例を示す図であ
り、前実施例が挟小部２６を素子搭載板２３の外リード
近傍に設けたのに対し、本実施例の（ａ）は素子搭載板
２３の上部に設け、（ｂ）は素子搭載板２３の中部に設
けたもので、その作用効果は前実施例と全く同様である
。
り、前実施例が挟小部２６を素子搭載板２３の外リード
近傍に設けたのに対し、本実施例の（ａ）は素子搭載板
２３の上部に設け、（ｂ）は素子搭載板２３の中部に設
けたもので、その作用効果は前実施例と全く同様である
。
尚、本発明では上記実施例のように素子基！３！板２３
に半導体素子を搭載する場合だけでなく、キャパシタ等
の回路素子を搭載する場合でも通用できる。
に半導体素子を搭載する場合だけでなく、キャパシタ等
の回路素子を搭載する場合でも通用できる。
以上説明した様に、本発明によれば、素子搭載板に挟小
部を介して挟小部から曲げられて延びる内リードを設け
、内リードの挟小部から離れた部分に細状配線が接続さ
れるようにしたことにより、該挟小部で鑞材の広がりを
阻止することができ、内リードへの配線接続を確実に行
うことが可能となる。
部を介して挟小部から曲げられて延びる内リードを設け
、内リードの挟小部から離れた部分に細状配線が接続さ
れるようにしたことにより、該挟小部で鑞材の広がりを
阻止することができ、内リードへの配線接続を確実に行
うことが可能となる。
第１図は本発明の実施例を示す図、
第２図は本発明の他の実施例を示す図、第３図は従来の
半導体素子の１例としてのモータドライブ回路を示す図
、 第４図（ａ）及び（ｂ）は従来の半導体装置の不具合対
策を説明するための図である。 図において、 ２０は絶縁基板、 ２１ 、２２は半導体素子、 ２３ 、２４は素子搭載板、 ２５は端子、 ２６は素子搭載板に設けられた挟小部、２７は内リード
、 ２８は綿状配線、 ２９は鑞材、 を示す。
半導体素子の１例としてのモータドライブ回路を示す図
、 第４図（ａ）及び（ｂ）は従来の半導体装置の不具合対
策を説明するための図である。 図において、 ２０は絶縁基板、 ２１ 、２２は半導体素子、 ２３ 、２４は素子搭載板、 ２５は端子、 ２６は素子搭載板に設けられた挟小部、２７は内リード
、 ２８は綿状配線、 ２９は鑞材、 を示す。
Claims (1)
- 【特許請求の範囲】 １、半導体素子または回路素子（２１）と、該半導体素
子または回路素子（２１）がろう付けにより搭載された
導電性材料よりなる素子搭載板（２３）とを有し、 該素子搭載板（２３）には挟小部（２６）を介して該挟
小部（２６）から曲げられて延びる内リード（２７）が
設けられ、 該内リード（２７）の該挟小部（２６）から離れた部分
に細状配線（２８）が接続されてなることを特徴とする
電子部品装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26940788A JPH02117165A (ja) | 1988-10-27 | 1988-10-27 | 電子部品装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26940788A JPH02117165A (ja) | 1988-10-27 | 1988-10-27 | 電子部品装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02117165A true JPH02117165A (ja) | 1990-05-01 |
Family
ID=17471985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26940788A Pending JPH02117165A (ja) | 1988-10-27 | 1988-10-27 | 電子部品装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02117165A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012134566A (ja) * | 2012-04-09 | 2012-07-12 | Fuji Electric Co Ltd | 半導体装置 |
-
1988
- 1988-10-27 JP JP26940788A patent/JPH02117165A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012134566A (ja) * | 2012-04-09 | 2012-07-12 | Fuji Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176570B2 (en) | Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| KR100470897B1 (ko) | 듀얼 다이 패키지 제조 방법 | |
| JPH06302653A (ja) | 半導体装置 | |
| JPH05166984A (ja) | 半導体装置 | |
| JPS62281435A (ja) | 半導体装置 | |
| JPH02117165A (ja) | 電子部品装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP4084984B2 (ja) | 半導体装置の製造方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS62196839A (ja) | ハイブリツド型半導体装置 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| CN101752335B (zh) | 半导体装置以及半导体装置的制造方法 | |
| JPS63219131A (ja) | 半導体装置の製造方法 | |
| JPH04269841A (ja) | 半導体装置 | |
| JPS62169461A (ja) | 半導体装置 | |
| JP2003309142A (ja) | 半導体装置及びその搭載方法 | |
| JPS6379331A (ja) | ワイヤボンデイング装置 | |
| JP2005051038A (ja) | 半導体装置及びその製造方法 | |
| JPS63310149A (ja) | 高集積化ｉｃ用パッケ−ジおよびその製造方法 | |
| KR200234101Y1 (ko) | 반도체패키지의와이어본딩구조 | |
| JPH05267359A (ja) | 半導体取付装置 | |
| JP2004247383A (ja) | パワーモジュール | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 |