JPH02113730A - 直列入出力サポート回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えば、テレビ会議、音声会議用エコーキャンセラの入
出力部分に使用される直列入出力ザボート回路に関し、 エコーキャンセラからの書込情報が入力しない時でも出
力信号を送出できる様にする事を目的とし、直列／並列
変換器とデコード・記憶手段と並列／直列変換器とを含
む直列入出力サポート回路において、入力したフレーム
信号を用いて該直列／並列変換器から出力される並列デ
ィジタル信号を記憶する記憶手段と、デコート出力が入
力した時は次のフレーム信号が入力するまで第１の制御
信号を送出し、入力しない時は第２の制御信号を送出す
る制御信号発生手段と、該第１の制御信号が入力した時
は該デコート　記憶手段を、第２の制御信号が入力した
時は該記憶手段を該並列／直列変換器に接続するセレク
ト手段とを設ける様に構成する。

［産業上の利用分野〕 本発明は９例えばテレビ会議、音声会議用エコキャンセ
ラの入出力部分に使用される直列入出力サポート回路路
に関するものである。

テレビ会議、音声会議はスピーカやマイクを利用して同
時に多数の人が音声通信を行うが、スビカからマイクに
空間を通して廻り込むエコーがハウリングを発生ずるこ
とがあるので、エコーキャンセラを用いて通信を行いな
がらエコーを消去している。

この時、会議を中断させない為、エコーキャンセラから
の書込情報が入力しない時、即ちこの回路へのアクセス
がなくなった時でも出力信号を送出できる様にすること
が必要である。

〔従来の技術〕

第４図は従来例のブロック図、第５図は第４図中のエコ
ーキャンセラＬＳＩのブロック図、第６図は第４図の動
作説明図を示す。

ここで、第６図の左側の符号は第４図中の同じ符号の部
分の波形を示す。尚、第６図　■、■は並列ディジタル
信号であるので並列に複数本あるが、１本で代表させで
ある。以下、第５図、第６図を参照して第４図の動作を
説明する。

先ず、入力したアナログ信号１例えば音声信号はアナロ
グ／ディジタル変換回路（以下、Ａ／Ｄ変換回路と省略
する）３で８ビツト、　６４　Ｋｂ／ｓのｐｃｉ信号に
変換された後１直列／並列変換器（以下Ｓ／Ｐ変換器と
省略する）２２に加えられ、フレーム信号生成器２１か
らのフレーム信号Ｆ、を利用して並列ディジタル信号（
以下、並列信号と省略する）に変換される（第６図−■
、■、■参照）。

尚、フレーム信号の周期は２例えば１２５μｓである。

一方、エコーキャンセラＬＳＩ（以下、　ＥＣと省略す
る）１は入力したフレーム信号Ｆ２を用いてＳ／Ｐ変換
器からの並列信号を取り込み、後述する様に所定の演算
処理を行って並列信号に付随し入力したエコーを消去し
た後、直列入出力サポート回路に送出する。この時、ラ
イトイネーブル信号（以下札信号と省略する）と直列入
出力サポート回路２のアドレスも送出する。

そこで、アドレスデコーダ２３は入力したＷＥ倍信号ア
ドレスとをデコードしてデコード出力を＃ルジスタ２４
に送出する。＃ルジスタはデコード出力をクロックとし
て用いてエコーが消去された並列信号を取り込む（第６
図−■の８点参照）。

並列／直列変換器（以下、　Ｐ／Ｓ変換器と省略する）
２５はフレーム信号Ｆ３を利用して＃ルジスタ２４から
の並列信号を直列信号に変換してディジタル／アナログ
変換回路４に加えるので、この変換回路からフレーム信
号に同期した音声信号が送出される（第６図−■参照）
。

即ち、直列入出力サポート回路はフレーム信号のＦ、〜
Ｆ２間はＳ／Ｐ変換＋　Ｆ２−Ｆ３間はＥＣからのアク
セス待ち、Ｆ３〜Ｆ４間はＰ／Ｓ変換がそれぞれ行われ
３フレームで全ての処理が完了する。尚、ＥＣのエコー
消去処理は直列入出力サポート回路の動作と非同期に１
フレームに１回ずつ行われる。

次に、第５図の概略動作を説明する。

エコー消去アルゴリズムに関して最もポピユラーなもの
は学習同定法と呼ばれている下記のアルゴリズムである
。

いま、時刻ｊにおいてＩ・ランスバーサルフィルタのタ
ップ係数ベクトルを ｈ（ｊ）　−（ｈｏ（ｊ）、・・・、ｈ（ｊ）　：ｌ　
　　　ｆｌｌ［ｉＣの入力信号ベクトルを ｘ（ｊ）−（ｘ（ｊ）、　　・・・、ｘ（ｊ−Ｎ＋１＞
）　　（２１とすると、擬似エコー信号ｙ（ｊ）、およ
びエコー信号ｅ（ｊ）とその推定値ｙ（」）との誤差（
エコー残差信号）ε（ｊ）　　は ｙ（ｊ）　＝ｈ（Ｊ）ｘ（ｊ）　　　　　　　　　　　
　　　（３）ε（ｊ）　　−ｅ（ｊ）−ｙ（ｊ）　　　
　　　　　　　　　　（４１となる。

（１）式、（２）式は■タップからなるトランスバーサ
ルフィルタＴＦと、そのフィルタ係数の修正の為のタッ
プ係数修正回路、およびエコー信号から擬似エコーを減
算する減算器により実現される。

一方１時刻Ｊにおけるトランスバーサルフィルタのタッ
プ係数ベクトルｈ（ｊ）は修正アルゴリズムとして学習
同定法を用いた場合、サンプルごとに次式により更新さ
れる。

さて、第５図中のデータバス、入出力インタフェース部
１４を介して並列信号が演算部１３に入力する。また３
　シーケンス制御部１１は内部メモリに上記の（１）弐
〜（５）式の他にエコー消去処理に必要なプログラムが
書き込まれ、この命令の実行手順を制御する機能をもっ
ているので、演算部はシーケンス制御部１１の制御の下
に演算を行って、エコーが消去された並列信号をデータ
バスに送出する。

一方、アドレス演算部１２は直列入出力サポート回路の
アドレスを算出し、算出したアドレスと−Ｅ信号を送出
する。

〔発明が解決しようとする課題〕

ここで、ＥＣ内部の演算処理が暴走した時、またはＥＣ
Ｉと直列入出力サポート回路２との接続断や誤ったアド
レス演算の時はＥＣからのアクセスがなくなり、処理さ
れた並列信号が取り込めないと云う問題がある。これに
より、出力信号が送出されないので会議は無音の状態に
なり中断する。

本発明はＨＣＩからの書込情報が入力しない時でも出力
信号を送出できる様にすることを目的とする。

〔課題を解決する為の手段〕

第１図は本発明の原理ブロック図を示す。

図中、２２は入力したフレーム信号を用いてエコを伴う
直列ディジタル信号を並列ディジタル信号に変換してエ
コーキャンセラに送出する直列／４ｆ列変換器で、２６
は該エコーキャンセラからのエコーが消去された並列デ
ィジタル信号および書込情報が入力した時、内部のデコ
ード部分で該書込情報をデコードして得たコード出力で
該エコーが消去された並列ディジタル信号を記憶するデ
コト・記憶手段であり、２５は入力する並列ディジタル
信号を直列ディジタル信号に変換する並列／直列変換器
である。

また、５は入力したフレーム信号を用いて該直列／並列
変換器から出力される並列ディジタル信号を記憶する記
憶手段で、６はデコード出力が入力した時は次のフレー
ム信号が入力するまで第１の制御信号を送出し、入力し
ない時は第２の制御信号を送出する制御信号発生手段で
あり、７は該第１の制御信号が入力した時は該デコード
・記憶手段を、第２の制御信号が入力した時は該記憶手
段を該並列／直列変換器に接続するセレクト手段である
。

〔作用〕

本発明は記憶手段５にフレーム信号を用いて直列／並列
変換器２２からのエコーを伴う並列ディジタル信号を取
り込む。

一方、デコード・記憶手段２６はエコーキャンセラから
の書込情報が入力しない、即ちエコーキャンセラからの
アクセスがない時はデコード出力を送出しない。そこで
、制御信号発生手段６はデコド出力が入力しない時は第
２の制御信号をセレクト手段７に送出する。

これにより、セレクト手段７は記憶手段５を並列／直列
変換器２５に接続するので、エコーを伴う並列ディジタ
ル信号が直列に変換されて出力される。即ち、エコーキ
ャンセラからの書込情報が入力しない時でも出力信号を
送出できる。

〔実施例〕

第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図で、第３図ｆａｔはエコーキャンセラＬＳ
Ｉが正常動作の場合、第３図（ｂｌはエコ手ヤンセラＬ
ＳＩが障害の場合を示す。

尚、第３図の左側の符号は第２図中の同し符号の部分の
波形を示す。また、全図を連じて同一符号は同一対象物
を示す。更ｔこ、第３図−■、■。

■、■、■゛は並列信号であるので並列に複数本あるか
、１本で代表させである。

ごこご、アトし・スデコーダ２６ＣＩｌｌ　　レジスタ
２６２ばデコード・記憶手段２６の構成部分、Ｉ２レジ
スタ５１は記憶手段５の構成部分、微分回路６１．、　
Ｉ？Ｓフリップフロップ６２は制御信号発生手段６の構
成部分、セレクタ７１はセレクト手段７の構成部分を示
す。以下、第３図を参照して第２図の動作を説明する。

＋１．１　　ＥＣが正常動作の場合（第３図（ａｌ参照
）入力した１例えば音声信号はＡ／Ｄ変換回路３で１１
ＣＪＩ信号に変換された後、　Ｓ／Ｐ変換器２２に加え
らワ２．フレーム信号生成器２１からのフレーム信号Ｆ
ｌを用いて並列信号に変換され、フレーム信号の立下り
点でＩ２レジスタ５１に取り込まれると共にデータバス
を介してＥＣ１の入力側に現れる（第３図−■、■、■
、■参照）。

ＥＣＩは入力したフレーム信号Ｆ２を用いて並列信号を
取り込め、」二組の様にエコーを消去した並列信号を直
列入出力ザボート回路に送出するが、この時７畦信号と
直列入出力ザボーＩ・回路のアトＬ・スとを送出する。

アドレスデコーダ２６１　は入力した畦信号とアルレス
とをデコードして第３図−■乙こ示ずデコ　ド出力を＃
ルジスタ２６２とＩ？Ｓフリップフロップ（以下、　Ｒ
５−ＦＦと省略する）６２に加えるので、＃ルジスタ２
６２は立上り点でエコーが消去された並列信号を取り込
む。

一方、Ｒ３−ＦＦ　６２は端子Ｐにフレーム信号生成器
２１の出力を微分回路６１で微分した微分出力が加えら
れるが、端子Ｑからは第３図（ａｌ−■に示す様にデコ
ード出力の立下り点で１を出力し、フレーム信号Ｆ、の
立下り点でＯを特徴する特許請求の範囲の第１の制御信
号に対応する）。

そこで、セレクタ７１はＲ５−ＦＦ　６２の出力が１の
間だけＡ側をセレク］・するので、Ｉ’／Ｓ変換器２５
ばフレーム信号Ｆ、を用いて、Ｉ１　レジスタ２６２に
取り込まれた並列信号を直列信号に変換し、更にＤ／Ａ
変換回路４で音声信号に変換して送出する（第３図ｔａ
＋−■、■参照）６ （２１ＥＣが障害の場合（第３図（ｂ）参照）ＥＣＩか
らのアクセスがない場合はＲ５−ＦＦ　６２の端子Ｓに
は１が印加されているので、端子０は０を出力し、セレ
クタ７１はＢ側をセレクトしている。

この為、Ｉ２レジスタ５１に取り込まれたＳ／Ｐ変換器
２２の出力がセレクタ７１を通ってＰ／Ｓ変換器２５で
直列信号に変換された後、更にＤ／Ａ変換回路４でアナ
ログ信号に変換されて送出される。

この時の送出信号はエコーが消去されないので開き取り
難いが、会議は続行することができる。

即ち、エコーキャンセラからのアクセスがなくなった時
でも出力信号を送出できる。

〔発明の効果〕

以上詳細に説明した様に本発明によればエコキャンセラ
からの書込情報が入力しない時でも出力信号を送出でき
ると云う効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、 図、 第６図第４図の動作説明図を示す。 図において、 １はエコーキャンセラ、 ５は記憶手段、 ６は制御信号発生手段、 ７はセレクト手段、 ２２は直列／並列変換器、 ２５は並列／直列変換器、 ２６はデコード・記憶手段を示す。

Claims (1)

1. 【特許請求の範囲】 入力したフレーム信号を用いてエコーを伴う直列ディジ
   タル信号を並列ディジタル信号に変換してエコーキャン
   セラ（１）に送出する直列／並列変換器（２２）と、該
   エコーキャンセラからのエコーが消去された並列ディジ
   タル信号および書込情報が入力した時、内部のデコード
   部分で該書込情報をデコードして得たコード出力で該エ
   コーが消去された並列ディジタル信号を記憶するデコー
   ド・記憶手段（２６）と、 入力する並列ディジタル信号を直列ディジタル信号に変
   換する並列／直列変換器（２５）とを含む直列入出カサ
   ポート回路において、 入力したフレーム信号を用いて該直列／並列変換器から
   出力される並列ディジタル信号を記憶する記憶手段（５
   ）と、デコード出力が入力した時は次のフレーム信号が
   入力するまで第１の制御信号を送出し、入力しない時は
   第２の制御信号を送出する制御信号発生手段（６）と、 該第１の制御信号が入力した時は該デコード・記憶手段
   （２６）を、第２の制御信号が入力した時は該記憶手段
   （５）を該並列／直列変換器（２５）に接続するセレク
   ト手段（７）とを設けたことを特徴とする直列入出力サ
   ポート回路。