JPH02109350A

JPH02109350A - 半導体装置

Info

Publication number: JPH02109350A
Application number: JP26170488A
Authority: JP
Inventors: Yoshihide Morimoto; 森本　芳秀; Koichi Ushigome; 牛込　浩一; Teruo Tabata; 田端　輝夫; Isamu Sato; 勇佐藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-10-18
Filing date: 1988-10-18
Publication date: 1990-04-23
Anticipated expiration: 2013-02-10
Also published as: JP2710252B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体装置に関し、特に入力端子等からの過大
な’Ｅ圧による破壊を防止した半導体装置に関するもの
である。

（ロ）従来の技術従来の半導体装置に於いて、半導体基板内に作り込まれ
る半導体素子を、端子より浸入する過大な電圧より保護
する１的で色々な対策が施きれている。

例えば特開昭６２−２９１１６３号公報の第２図に示す
ものが、この対策に該当する。これは入力端子とトラン
ジスタとの間に、ダイオードを形成し、異常電力が入力
端子に印加されても前記ダイオードで保護できるもので
ある。

一方、第５図に示すものは、一般的な半導体装ｅ（１）
の平面図を示すものである６周辺に四角形で示すものが
パッド（２）であり、配線がこのパッド（２）より延在
され回路を構成している。またニーの配線は、実装密度
が高いために多層構造になっており、第５図に於いては
、−点鎖線で示１″ものが第１層目に形成される第１の
配線（３）であり、実線で示すものが第２層目に形成さ
れる第２の耐容（４）である。これらの配線（３）　、
　（４＞はパターンの都合によっては、図の如く交差領
域を有している。

（ハ）発明が解決しようとする課題以上の如き構成で、パッド〈２）近傍に保護ダイオード
を設けても、この保護ダイオードの特性やサージ（異常
電圧）の大小により、この保護ダイオードだけではこの
サージを吸収しきれず、第５図では黒く塗りつぶした交
差領域（５）で電界集中を起こし、半導体装置（１）が
破壊することがあった。

これを防止するには、配線の幅を広げれは良いが１、幅
を広げることで配線密度が下がる問題があり、また第１
の配線（３）と第２の配線（４）の間の絶縁膜を厚くす
れば、破壊を防止できるが、製造時間が長くなる等のプ
ロセス上の制約を受けてしまう問題があった。

（二〉課題を解決するための手段本発明は前述の課題に鑑みてなされ、第１層目に形成さ
れる第１の配線（１２）と、第２層目に形成される第２
の配線（１３）との交差領域（１１）の重畳面積を大き
くすることで解決するものである。

（ホ）作用前述の如く重畳面積を犬きくすると、第１の配線（１２
）と第２の配線（１３）との交差領域（１１）に生じる
容量成分Ｃが大きくなる。従ってこの交差領域（１１）
間に生じる電圧■は、電荷をＱとするとＶ＝Ｑ／Ｃによ
り低下し、層間静電耐量を向にすることができる。

くへ）実施例以下に本発明の半導体装置の実施例を説明する。

第１図は交差領域（１１）の拡大図であり、−点鎖線は
第１層目に形成される第１の配線〈１２）であり、実線
は第２ＪＦＪ目に形成される第２の配線（１３）である
。

全体の構成としては、第２図の如く先ず半導体基板（１
４）がある。この半導体基板（１４）は、例えばＰ型の
半導体基板上に、Ｎ型のエピタキシャル層が積層きれて
構成されている。この半導体基板とエピタキシャル層の
間には埋込み届が形成され、またエピタキシャル層表面
より前記半導体基板に１ｌｆＩＩ達する分離領域が形成
されている。この分離領域によって複数の島領域が形成
され、この島領域にはトランジスタ、ダイオード、抵抗
およびコンデンサ等が、通常の方法によって作り込まれ
ている。

次に前記半導体基板（１４）」二に被覆された第１層［
」の絶縁膜（１５）があり、この第１層目の絶縁膜く１
５）上に複数本設けられた第１層「１の第１の配線（１
２）がある。

この第１層目の絶縁膜（１５）は、例えはＣＶＤ法等で
形成されたシリコン酸化膜であり、前記第１の配線（１
２）はアルミニウムより成り、夫々パッド、半導体素子
および他の配線等の回路構成要素と電気的に接続し、縦
、横および斜め等の方向に延在されている。

次に、少なくとも前記第１の配線（１２）を被覆した第
２の絶縁膜（１６）と、この第２の絶縁膜（１６）　−
ｆ：に形成され、前記第１の配線（１２）との交差領域
（１１）を有する第２の配線（１３）がある。

前記第２の絶縁膜（１６）は、ＰＩＱやシリコン酸化膜
等より成り、こごでは基板全体に被Ｍされ、この第２の
絶縁膜り１６〉上にアルミニウムより成る第２の配線（
１２）が設けられる。この第２の配線と前記第１の配線
によって、半導体基板（１４）内に作り込まれた半導体
素子が接続され、所定の機能を有した半導体集積回路が
構成される。

本発明の大きくする点は、前記第１の配線（１２）と第
２の配線（１３）との交差領域（１１）の重畳面積を大
きくすることにある。

この交差領域（１１）は、第２図、第３図に示すように
第１の配線（１２）と第２の配線（１３）が電極、第２
の絶縁膜（１６）が前記電極に挿入される請電体として
成り、コンデンサが形成される。そのため重畳面積を大
きくすることでコンデンサ゛の容址値Ｃを大きくするこ
とができる。従って交差領域の電！（１２）　、　（１
３）間に生じる電圧ｖは、電荷Ｑ　、ｌ−するとＶ＝Ｑ
／Ｃからも判る通り、低ドし、層間静電耐量を向上する
ことができる。

また第１図の如く、交差領域（１１）に対応する第１の
配線（１２）と第２の配線（１３）をパターン化しやす
い四角形とし、交差領域の周囲を有効に活用することで
、配線密度の低下を防Ｉ卜シている。

また前記第２の配ａ（１３）の幅の太い領域におけるこ
の第２の配線（１３）と平行である側辺（１７）を、前
記第１の配線（１２）の幅の太い領域における前記第２
の配線（１３）と平行である側辺（１８）より長くし、
前記第２の配線（１３）の幅の太い領域における第２の
配線（１３）と直行する側辺（１９）を、前記第１の配
線（１２）の幅の太い領域における前記第２の配線（１
３）、’−直行する側辺（２０）より短かくすることで
、本構成の耐重圧特性を更に向上させることができる。

つまり第２の配線（１３）の幅の太い領域は、第１図に
おいて第１の配線（１２）の幅の太い領域の縦方向の側
辺（段差部）　（１８）との重畳を避けることができる
。

更に本来の第２の配！（１３）は（第１図のアで示す所
）は、第１の配線（１２）の幅の太い領域の横方向の側
辺（２０）との重畳を避けることができるため、本来の
第２の配線（１３）は、第１の配線（１２）の段差部（
２０）と重らないので耐電圧特性を更に向上できる。こ
れは破線の丸印で示した領域の耐電圧特性が弱いため、
この領域をできる限り減らしたことによるものである。

次に第２の実施例として第４図を参照しながら説明する
。この図は、半導体チップ（２１）の乎面図であり、こ
の半導体チップ（２１）の周囲には四角形で示した複数
のパッド電極（２２）がある。このパッド電極（２２）
より延在許れた配線は、パッド電極（２２）より数えて
少なくとも第１番目の交差領域に対応する第１の配線（
２３）と第２の配線（２４）との重畳面積を大きくして
構成されている。

ここで断面は前実施例と同様であるので説明は省略をす
る。前記パッド電極（２２）は、ワイヤボンドした金属
細線を介してリードと電気的につながっているため、サ
ージが入りやＶい。そのため第１の配線（２３）、第２
の配線（２４）の両方あるいはいずれかがパッドにつな
がっている場合、パッド７ｒ！、極（２２〉より数えて
少なくとも第１番Ｖ１の交差領域に対応する第１の配線
（２３）と第２の配線（２４）の重畳面積を大きくする
ことで、前実施例と同様に交差領域の破壊を防止できる
。

また第１番目の交差領域でサージを吸収できるので、第
２番目以降の交差領域の破壊を防止することができる。

以上、２つの実施例を説明したが、前記交差領域にはコ
ンデンサが形成されるので、高周波信号のリークに注意
する必要があり、特に高周波ブロックから延在される配
線においては、交差領域に対応する前記第１の配線と前
記第２の配線との重畳面積を大きくすることは避けたほ
うが良い。

〈ト）発明の効果以」−の説明から明らかな如く、第１の効果は、交差領
域（１１）に対応する前記第１の配置（１２）と前記第
２の配線（１３）との重畳面積を大きくすることで、前
記第１の配線（１２）と前記第２の配線り１３）との交
差領域の破壊を防止でき、しかも配線密度を下げること
なく実現できる。従って静電破壊耐量の向−１−した高
配線密度の半導体装置を提供できる。

第２に、交差領域に対応する第１の配線（１２）と第２
の配！ａ（１３）を四角形とすることで、交差領域周囲
を有効に活用でき、配線密度の低下を防止できる。

第３に、第２の配線り１３）の幅の太い領域におけるこ
の第２の配線（１３）と平行である側辺（１７）を、第
１の配線（１２）の幅の太い領域における前記第２の配
線（１３）と平行である側辺（１８）より長くし、前記
第２の配線（１３）の幅の太い領域における第２の配線
り１３）と直行する側辺（１９）を、前記第１の配線（
１２）の幅の太い領域における前記第２の配線（１３）
と直行する側辺（２０）より短かくすることで、第１の
配線（１２）の段差部との重なりがが減少でき、更に静
電破壊耐量を向上できる。

第４に、パッド電極（２２）より数えて少なくとも第１
番目の交差領域に対応する第１の配線（２３）と第２の
配線（２４）の重畳面積を大きくすることで、第２番目
以降の交差領域の破壊を防止できる。

【図面の簡単な説明】

第１図は本発明の半導体装置における交差領域の拡大図
、第２図は第ｉｌｌにおけるＡ−Ａ”線の断面図、第３
図は第１図におけるＢ−Ｂ’線の断面図、第４図は本発
明の半導体装置の平面図、第５図は従来の半導体装置の
平面図である。第１ｉ２１

Claims

【特許請求の範囲】

（１）半導体素子が作り込まれた半導体基板と、この半
導体基板を被覆した第１の絶縁膜と、この第１の絶縁膜
上に複数本形成され、少なくとも前記半導体素子より成
る回路を構成する回路構成要素と電気的に接続された第
１の配線と、少なくとも第１の配線を被覆した第２の絶
縁膜と、この第２の絶縁膜上に形成され、前記第１の配線との交
差領域を有する第２の配線とを備えた半導体装置に於い
て、この交差領域に対応する前記第１の配線と前記第２の配
線との重畳面積を大きくしたことを特徴とした半導体装
置。
（２）前記交差領域に対応する第１の配線と第２の配線
は、四角形の形状の幅の太い領域で重畳面積を大きくす
る請求項第１項記載の半導体装置。
（３）前記第２の配線の幅の太い領域におけるこの第２
の配線と平行である側辺を、前記第１の配線の幅の太い
領域における前記第２の配線と平行である側辺より長く
し、前記第２の配線の幅の太い領域における第２の配線
と直行する側辺を、前記第１の配線の幅の太い領域にお
ける前記第２の配線と直行する側辺より短かくする請求
項第２項記載の半導体装置。
（４）半導体素子が作り込まれた半導体基板と、この半
導体基板を被覆した第１の絶縁膜と、この第１の絶縁膜
上に複数本形成され、少なくとも前記半導体素子より成
る回路を構成する回路構成要素と電気的に接続された第
１の配線と、少なくとも第１の配線を被覆した第２の絶
縁膜と、この第２の絶縁膜上に形成され、前記半導体基板の周辺
に設けられたパッドと、前記第２の絶縁膜上に形成され、前記第１の配線と少な
くとも１つの交差領域を有する第２の配線とを備えた半
導体装置に於いて、前記パッドから数えて少なくとも第１番目の交差領域に
対応する前記第１の配線と前記第２の配線との重畳面積
を大きくしたことを特徴とした半導体装置。
（５）前記交差領域に対応する第１の配線と第２の配線
は、四角形の形状の幅の太い領域で重畳面積を大きくす
る請求項第４項記載の半導体装置。
（６）前記第２の配線の幅の太い領域におけるこの第２
の配線と平行である側辺を、前記第１の配線の幅の太い
領域における前記第２の配線と平行である側辺より長く
し、前記第２の配線の幅の太い領域における第２の配線
と直行する側辺を、前記第１の配線の幅の太い領域にお
ける前記第２の配線と直行する側辺より短かくする請求
項第５項記載の半導体装置。