JPH0210585B2 - - Google Patents
Info
- Publication number
- JPH0210585B2 JPH0210585B2 JP58214601A JP21460183A JPH0210585B2 JP H0210585 B2 JPH0210585 B2 JP H0210585B2 JP 58214601 A JP58214601 A JP 58214601A JP 21460183 A JP21460183 A JP 21460183A JP H0210585 B2 JPH0210585 B2 JP H0210585B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- pilot
- base layer
- emitter
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015556 catabolic process Effects 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は降服電圧をこす過電圧がアノード・カ
ソード間に印加されると安全に電圧トリガするこ
とができる過電圧保護機能付サイリスタに関す
る。
ソード間に印加されると安全に電圧トリガするこ
とができる過電圧保護機能付サイリスタに関す
る。
［発明の技術的背景とその問題点］
サイリスタのアノード・カソード間に降服電圧
をこす過電圧が印加されると、数mA〜数10mA
の微小な降服電流で破壊してしまう。過電圧印加
による誤点弧で素子が破壊することを防止するた
め、一般には電源電圧の２〜３倍の定格電圧のサ
イリスタを使う。しかし、直流送電用サイリスタ
バルブなどのように、多数のサイ、リスタを直列
接続して使う装置では、１部のサイリスタがター
ンオンに失敗すると、これらの小数のサイリスタ
に定格電圧の数倍以上の過電圧が印加され、前述
した定格電圧に余裕をみる方法では過電圧破壊を
防止することはできない。そのため、過電圧の印
加を防止する外部保護回路が必要になつていた。
このような事情から過電圧が印加されても破壊し
ない過電圧保護機能付サイリスタが強く望まれて
いた。
をこす過電圧が印加されると、数mA〜数10mA
の微小な降服電流で破壊してしまう。過電圧印加
による誤点弧で素子が破壊することを防止するた
め、一般には電源電圧の２〜３倍の定格電圧のサ
イリスタを使う。しかし、直流送電用サイリスタ
バルブなどのように、多数のサイ、リスタを直列
接続して使う装置では、１部のサイリスタがター
ンオンに失敗すると、これらの小数のサイリスタ
に定格電圧の数倍以上の過電圧が印加され、前述
した定格電圧に余裕をみる方法では過電圧破壊を
防止することはできない。そのため、過電圧の印
加を防止する外部保護回路が必要になつていた。
このような事情から過電圧が印加されても破壊し
ない過電圧保護機能付サイリスタが強く望まれて
いた。
第１図はこのような問題を解決すべく本発明者
らが先に提案したサイリスタの概略断面図であ
る。同図において、Ｐエミツタ層１１、Ｎベース
層１２、Ｐベース層１３、Ｎエミツタ層１４から
なる四層構造のＰエミツタ層１１の表面にはアノ
ード電極１５を、また、短絡Ｎエミツタ層１４の
表面にはカソード電極１５を配置してメインサイ
リスタMTを構成している。メインサイリスタ
MTの内周部には、Ｐエミツタ層１１、Ｎベース
層１２、Ｐベース層１３を共用し、補助Ｎエミツ
タ層１７と補助電極１８を設けてパイロツトサイ
リスタPTを形成している。更にパイロツトサイ
リスタPTの内周部には、湾曲部１９を持つたＰ
ベース層２０が配してある。この構造は例えば、
Ｐベース層１３を井戸型にエツチングで除去し、
その後に再度Ｐ型不純物を熱拡散しＰベース層２
０を形成するなどして実現できる。あるいは、Ｎ
型ウエハの状態で井戸型にエツチングして、これ
に両面からＰ型不純物を拡散することで同様の構
造を得ることもできる。また、この構造では、パ
イロツトサイリスタPTの補助Ｎエミツタ層１７
をメインサイリスタMTのＮエミツタ層１４より
深く拡散形成し、パイロツトサイリスタPTのＰ
ベース層横方向抵抗を大きくしている。
らが先に提案したサイリスタの概略断面図であ
る。同図において、Ｐエミツタ層１１、Ｎベース
層１２、Ｐベース層１３、Ｎエミツタ層１４から
なる四層構造のＰエミツタ層１１の表面にはアノ
ード電極１５を、また、短絡Ｎエミツタ層１４の
表面にはカソード電極１５を配置してメインサイ
リスタMTを構成している。メインサイリスタ
MTの内周部には、Ｐエミツタ層１１、Ｎベース
層１２、Ｐベース層１３を共用し、補助Ｎエミツ
タ層１７と補助電極１８を設けてパイロツトサイ
リスタPTを形成している。更にパイロツトサイ
リスタPTの内周部には、湾曲部１９を持つたＰ
ベース層２０が配してある。この構造は例えば、
Ｐベース層１３を井戸型にエツチングで除去し、
その後に再度Ｐ型不純物を熱拡散しＰベース層２
０を形成するなどして実現できる。あるいは、Ｎ
型ウエハの状態で井戸型にエツチングして、これ
に両面からＰ型不純物を拡散することで同様の構
造を得ることもできる。また、この構造では、パ
イロツトサイリスタPTの補助Ｎエミツタ層１７
をメインサイリスタMTのＮエミツタ層１４より
深く拡散形成し、パイロツトサイリスタPTのＰ
ベース層横方向抵抗を大きくしている。
このような構造において、アノード・カソード
電極間に順方向に過電圧が印加されると、湾曲部
１９に電界が集中し、そのとき湾曲部１９近傍に
発生する降服電流によつてパイロツトサイリスタ
PT、メインサイリスタMTが順次ターンオンす
る。
電極間に順方向に過電圧が印加されると、湾曲部
１９に電界が集中し、そのとき湾曲部１９近傍に
発生する降服電流によつてパイロツトサイリスタ
PT、メインサイリスタMTが順次ターンオンす
る。
過電圧によつて発生する順方向降服電流でパイ
ロツトサイリスタが安全にターンオンする条件は
発明者らがおこなつた実験によれば第２図のよう
になる。同図において横軸は電圧トリガした時の
降服電流IRで、パイロツトサイリスタPTの最小
ゲートトリガ電流IGTに等しい値である。縦軸は
電圧トリガした時の降服電流（＝IGT）に対する
各テストサンプルのdi／dt耐量である。同図から
明らかなようにIGTが小さい高感度パイロツトサ
イリスタを持つサイリスタほど電圧トリガ時の
di／dt耐量は大きくなる。しかしIGTが45mAをこ
すパイロツトサイリスタを持つサイリスタはいず
れもdi／dt耐量が突然低下し、安全に電圧トリガ
ができなくなる。これは実験に使つたテストサン
プルでは、IR＞45mAになると湾曲部１９が降服
電流の許容値をこえ、パイロツトサイリスタPT
がターンオンする前に湾曲部１９が破壊してしま
うからである。
ロツトサイリスタが安全にターンオンする条件は
発明者らがおこなつた実験によれば第２図のよう
になる。同図において横軸は電圧トリガした時の
降服電流IRで、パイロツトサイリスタPTの最小
ゲートトリガ電流IGTに等しい値である。縦軸は
電圧トリガした時の降服電流（＝IGT）に対する
各テストサンプルのdi／dt耐量である。同図から
明らかなようにIGTが小さい高感度パイロツトサ
イリスタを持つサイリスタほど電圧トリガ時の
di／dt耐量は大きくなる。しかしIGTが45mAをこ
すパイロツトサイリスタを持つサイリスタはいず
れもdi／dt耐量が突然低下し、安全に電圧トリガ
ができなくなる。これは実験に使つたテストサン
プルでは、IR＞45mAになると湾曲部１９が降服
電流の許容値をこえ、パイロツトサイリスタPT
がターンオンする前に湾曲部１９が破壊してしま
うからである。
このように、サイリスタに過電圧が印加された
時、サイリスタを安全にターンオンさせるために
はパイロツトサイリスタPTのゲート感度を高く
しなければならない。しかし、パイロツトサイリ
スタのゲート感度を高くすると、サイリスタに電
圧上昇率の高いノイズ電圧が印加された時、サイ
リスタは誤動作しやすくなる。つまり、dv／dt
耐量が低下する。したがつて、従来のような構造
ではパイロツトサイリスタPTのゲート感度を高
めるのには限界があり、大幅なdi／dt耐量の改善
は困難であつた。
時、サイリスタを安全にターンオンさせるために
はパイロツトサイリスタPTのゲート感度を高く
しなければならない。しかし、パイロツトサイリ
スタのゲート感度を高くすると、サイリスタに電
圧上昇率の高いノイズ電圧が印加された時、サイ
リスタは誤動作しやすくなる。つまり、dv／dt
耐量が低下する。したがつて、従来のような構造
ではパイロツトサイリスタPTのゲート感度を高
めるのには限界があり、大幅なdi／dt耐量の改善
は困難であつた。
［発明の目的］
本発明はこのような事情を考慮してなされたも
ので、その目的とするところはdv／dt耐量を損
うことなく過電圧の印加に対して安全にターンオ
ンできる高いdi／dt耐量を持つた過電圧保護機能
付サイリスタを提供することにある。
ので、その目的とするところはdv／dt耐量を損
うことなく過電圧の印加に対して安全にターンオ
ンできる高いdi／dt耐量を持つた過電圧保護機能
付サイリスタを提供することにある。
［発明の概要］
本発明は、ベース層に形成した集電電極に囲ま
れるように複数のパイロツトサイリスタを配し、
かつパイロツトサイリスタのエミツタ層に囲まれ
るベース層にそれぞれゲート電極を形成し、こら
の各パイロツトサイリスタのゲート電極を順次前
段のパイロツトサイリスタのエミツタ層上に設け
られたエミツタ電極に電気的に接続すると共に、
最終段のパイロツトサイリスタのエミツタ電極を
前記集電電極と共通化するように構成し、複数の
パイロツトサイリスタは、Ｎエミツタ層が主サイ
リスタのそれより深く拡散形成され、Ｐベース層
幅がウエハ中心部の第１のパイロツトサイリスタ
から順に小さくなるように設定され、かつ第１の
パイロツトサイリスタ領域の内周部に順方向阻止
電圧値が他の領域より低い電圧降服領域を設けた
ことを特徴とする。
れるように複数のパイロツトサイリスタを配し、
かつパイロツトサイリスタのエミツタ層に囲まれ
るベース層にそれぞれゲート電極を形成し、こら
の各パイロツトサイリスタのゲート電極を順次前
段のパイロツトサイリスタのエミツタ層上に設け
られたエミツタ電極に電気的に接続すると共に、
最終段のパイロツトサイリスタのエミツタ電極を
前記集電電極と共通化するように構成し、複数の
パイロツトサイリスタは、Ｎエミツタ層が主サイ
リスタのそれより深く拡散形成され、Ｐベース層
幅がウエハ中心部の第１のパイロツトサイリスタ
から順に小さくなるように設定され、かつ第１の
パイロツトサイリスタ領域の内周部に順方向阻止
電圧値が他の領域より低い電圧降服領域を設けた
ことを特徴とする。
［発明の効果］
本発明によれば、dv／dt耐量を低下させずに
パイロツトサイリスタのゲート感度を高くするこ
とが出来るため大幅なdi／dt耐量の改善が図れ、
過電圧が印加された時サイリスタを安全にターン
オンさせることができる。又、本発明では前段の
パイロツトサイリスタのオン電流が後段のパイロ
ツトサイリスタのＰベース抵抗により抑制される
ため、ターンオン初期に第１のパイロツトサイリ
スタに流れる突入電流が大幅に減少し、di／dt耐
量がさらに改善され、過電圧ターンオン時の安全
性が増加する。また複数のパイロツトサイリスタ
は、ウエハ中心部の第１のパイロツトサイリスタ
から順にベース層幅が小さく設定されているか
ら、第１のパイロツトサイリスタのゲート感度を
十分に大きいものとすることができ、dV／dt耐
量を損うことなく大幅なdi／dt耐量の改善が図ら
れる。
パイロツトサイリスタのゲート感度を高くするこ
とが出来るため大幅なdi／dt耐量の改善が図れ、
過電圧が印加された時サイリスタを安全にターン
オンさせることができる。又、本発明では前段の
パイロツトサイリスタのオン電流が後段のパイロ
ツトサイリスタのＰベース抵抗により抑制される
ため、ターンオン初期に第１のパイロツトサイリ
スタに流れる突入電流が大幅に減少し、di／dt耐
量がさらに改善され、過電圧ターンオン時の安全
性が増加する。また複数のパイロツトサイリスタ
は、ウエハ中心部の第１のパイロツトサイリスタ
から順にベース層幅が小さく設定されているか
ら、第１のパイロツトサイリスタのゲート感度を
十分に大きいものとすることができ、dV／dt耐
量を損うことなく大幅なdi／dt耐量の改善が図ら
れる。
［発明の実施例］
以下、図を参照して、本発明の一実施例につい
て説明する。第３図および第４図は、本発明の実
施例に係るサイリスタの構成を示すもので、第３
図はその平面図、第４図はその断面図である。
て説明する。第３図および第４図は、本発明の実
施例に係るサイリスタの構成を示すもので、第３
図はその平面図、第４図はその断面図である。
Ｐエミツタ層２１、Ｎベース層２２、Ｐベース
層２３、Ｎエミツタ層２４ｆの４つの積層された
半導体層からなる主サイリスタMTの上記Ｎエミ
ツタ層２４ｆに隣接するＰベース層２３表面には
集電電極２５が形成されており、この集電電極２
５に囲まれて複数のパイロツトサイリスタが形成
されている。ここでは、第１のパイロツトサイリ
スタPT1からエミツタ電極を集電電極２５と共通
化した第５のサイリスタPT5まで、計５個のパイ
ロツトサイリスタPT1〜PT5が形成されている。
集電電極２５の周辺部、つまり各パイロツトサイ
リスタPT1〜PT5の周りには、主サイリスタMT
が形成される。第１のパイロツトサイリスタPT1
は、円環状に、Ｎエミツタ層２４ａを形成し、そ
の表面に、エミツタ電極２７を配置して構成され
る。また、第２から第５までのパイロツトサイリ
スタPT2〜PT5はＰベース層２３中に、集電電極
２５に囲まれてＮエミツタ層２４ｂ，２４ｃ，２
４ｄ，２４ｅをそれぞれ形成し、これらのＮエミ
ツタ層２４ｂ，２４ｃ，２４ｄ，２４ｅ上にそれ
ぞれエミツタ電極２８，２９，３０，３１を形成
すると共に、Ｐベース層２３上に各ゲート電極３
２，３３，３４，３５を形成して構成される。こ
のうち、第５のパイロツトサイリスタPT5のエミ
ツタ電極３１は前記集電電極２５と共通化されて
いる。しかして、各段のパイロツトサイリスタ
PT2，PT3，PT4，PT5の各ゲート電極３２，３
３，３４，３５はそれぞれ前段のパイロツトサイ
リスタPT1，PT2，PT3，PT4の各エミツタ電極
２７，２８，２９，３０にAl線等のリード配線
３６により順次電気的に接続されている。
層２３、Ｎエミツタ層２４ｆの４つの積層された
半導体層からなる主サイリスタMTの上記Ｎエミ
ツタ層２４ｆに隣接するＰベース層２３表面には
集電電極２５が形成されており、この集電電極２
５に囲まれて複数のパイロツトサイリスタが形成
されている。ここでは、第１のパイロツトサイリ
スタPT1からエミツタ電極を集電電極２５と共通
化した第５のサイリスタPT5まで、計５個のパイ
ロツトサイリスタPT1〜PT5が形成されている。
集電電極２５の周辺部、つまり各パイロツトサイ
リスタPT1〜PT5の周りには、主サイリスタMT
が形成される。第１のパイロツトサイリスタPT1
は、円環状に、Ｎエミツタ層２４ａを形成し、そ
の表面に、エミツタ電極２７を配置して構成され
る。また、第２から第５までのパイロツトサイリ
スタPT2〜PT5はＰベース層２３中に、集電電極
２５に囲まれてＮエミツタ層２４ｂ，２４ｃ，２
４ｄ，２４ｅをそれぞれ形成し、これらのＮエミ
ツタ層２４ｂ，２４ｃ，２４ｄ，２４ｅ上にそれ
ぞれエミツタ電極２８，２９，３０，３１を形成
すると共に、Ｐベース層２３上に各ゲート電極３
２，３３，３４，３５を形成して構成される。こ
のうち、第５のパイロツトサイリスタPT5のエミ
ツタ電極３１は前記集電電極２５と共通化されて
いる。しかして、各段のパイロツトサイリスタ
PT2，PT3，PT4，PT5の各ゲート電極３２，３
３，３４，３５はそれぞれ前段のパイロツトサイ
リスタPT1，PT2，PT3，PT4の各エミツタ電極
２７，２８，２９，３０にAl線等のリード配線
３６により順次電気的に接続されている。
さらに、第１パイロツトサイリスタPT1の内周
部に湾曲部４０を持つたＰベース層４１が第１図
で説明した方法により形成されている。３７はカ
ソード電極、３８はアノード電極、３９はＰベー
ス短絡部である。
部に湾曲部４０を持つたＰベース層４１が第１図
で説明した方法により形成されている。３７はカ
ソード電極、３８はアノード電極、３９はＰベー
ス短絡部である。
第５図は本サイリスタの等価回路である。同図
において、Cjは中央接合部J2の接合容量、D1〜
D5は第１〜第５パイロツトサイリスタのＮエミ
ツタ２４ａ〜２４ｅとＰベース２３から成るダイ
オード、DMは集電電極２５と短絡部３９の間に
あるメインサイリスタのＮエミツタ２４ｆとＰベ
ース２３から成るダイオード、R1〜R5は第１〜
第５パイロツトサイリスタのＰベース層２３の横
方向抵抗、RMは集電電極２５と短絡部３９の間
にあるメインサイリスタのＰベース層２３の横方
向抵抗を表わしている。又、Ａはアノード電極３
８、Ｋはカソード電極３７、Ｌは集電電極２５で
ある。
において、Cjは中央接合部J2の接合容量、D1〜
D5は第１〜第５パイロツトサイリスタのＮエミ
ツタ２４ａ〜２４ｅとＰベース２３から成るダイ
オード、DMは集電電極２５と短絡部３９の間に
あるメインサイリスタのＮエミツタ２４ｆとＰベ
ース２３から成るダイオード、R1〜R5は第１〜
第５パイロツトサイリスタのＰベース層２３の横
方向抵抗、RMは集電電極２５と短絡部３９の間
にあるメインサイリスタのＰベース層２３の横方
向抵抗を表わしている。又、Ａはアノード電極３
８、Ｋはカソード電極３７、Ｌは集電電極２５で
ある。
さて、このように構成された本サイリスタのア
ノード電極３８、カソード電極３７間に順方向の
過電圧を印加すると、湾曲部４０で電界が集中し
電圧降服が起る。この電圧降服によつて発生する
降服電流IRは第１パイロツトサイリスタPT1のＰ
ベース層３２を横方向に流れ、Ｐベース層２３に
設けた集電電極２５を介したのち、Ｐベース層２
３とカソード電極３７との間に設けられた短絡部
３９を介してカソード電極３７に流れこむ。この
結果、降服電流IRは第１パイロツトサイリスタ
PT1領域のＰベース層２３の横方向抵抗に電位差
を発生させ、第１パイロツトサイリスタPT1のＮ
エミツタ層２４ａを順方向にバイアスする。この
順方向バイアス電圧値が上記Ｎエミツタ層２４ａ
とＰベース層２３との間の接合部の拡散電位値に
近づくと、上記Ｎエミツタ層２４ａから電子の注
入が急激に増加し、第１パイロツトサイリスタ
PT1は過電圧ターンオンする。この第１パイロツ
トサイリスタPT1のオン電流は配線３６を介して
第２パイロツトサイリスタPT2のゲート電極３２
にゲート電流として流れ、第２パイロツトサイリ
スタPT2をターンオンさせる。同様にして第３〜
第５のパイロツトサイリスタPT3〜PT5が順次タ
ーンオンする。そして第５パイロツトサイリスタ
PT5のターンオン電流は集電電極２５から短絡部
３９を介してカソード電極３７にメインサイリス
タMTのゲート電流として流れメインサイリスタ
がターンオンすることになる。
ノード電極３８、カソード電極３７間に順方向の
過電圧を印加すると、湾曲部４０で電界が集中し
電圧降服が起る。この電圧降服によつて発生する
降服電流IRは第１パイロツトサイリスタPT1のＰ
ベース層３２を横方向に流れ、Ｐベース層２３に
設けた集電電極２５を介したのち、Ｐベース層２
３とカソード電極３７との間に設けられた短絡部
３９を介してカソード電極３７に流れこむ。この
結果、降服電流IRは第１パイロツトサイリスタ
PT1領域のＰベース層２３の横方向抵抗に電位差
を発生させ、第１パイロツトサイリスタPT1のＮ
エミツタ層２４ａを順方向にバイアスする。この
順方向バイアス電圧値が上記Ｎエミツタ層２４ａ
とＰベース層２３との間の接合部の拡散電位値に
近づくと、上記Ｎエミツタ層２４ａから電子の注
入が急激に増加し、第１パイロツトサイリスタ
PT1は過電圧ターンオンする。この第１パイロツ
トサイリスタPT1のオン電流は配線３６を介して
第２パイロツトサイリスタPT2のゲート電極３２
にゲート電流として流れ、第２パイロツトサイリ
スタPT2をターンオンさせる。同様にして第３〜
第５のパイロツトサイリスタPT3〜PT5が順次タ
ーンオンする。そして第５パイロツトサイリスタ
PT5のターンオン電流は集電電極２５から短絡部
３９を介してカソード電極３７にメインサイリス
タMTのゲート電流として流れメインサイリスタ
がターンオンすることになる。
又、本サイリスタでは各パイロツトサイリスタ
PT1〜PT5がターンオンする過程において、前段
のパイロツトサイリスタ（第２パイロツトサイリ
スタに対し第１パイロツトサイリスタが前段、同
様にPT3に対しPT2、PT4に対しPT3、PT5に対
しPT4が前段である）のオン電流が後段のパイロ
ツトサイリスタのゲート電極に流れる時、後段の
パイロツトサイリスタのＰベース層２３の横方向
抵抗に電位差を発生させ、後段のパイロツトサイ
リスタのＮエミツタ層を順バイアスすると同時
に、前段のパイロツトサイリスタのＮエミツタ層
を逆バイアスする様に機能する。このため、この
前段のＮエミツタ層から電子の注入が抑制され、
オン電流の急激な流出を抑える働きをする。この
結果、ターンオン初期に初期点弧領域の狭い第１
パイロツトサイリスタPT1に流れる突入電流を大
幅に低減できる。
PT1〜PT5がターンオンする過程において、前段
のパイロツトサイリスタ（第２パイロツトサイリ
スタに対し第１パイロツトサイリスタが前段、同
様にPT3に対しPT2、PT4に対しPT3、PT5に対
しPT4が前段である）のオン電流が後段のパイロ
ツトサイリスタのゲート電極に流れる時、後段の
パイロツトサイリスタのＰベース層２３の横方向
抵抗に電位差を発生させ、後段のパイロツトサイ
リスタのＮエミツタ層を順バイアスすると同時
に、前段のパイロツトサイリスタのＮエミツタ層
を逆バイアスする様に機能する。このため、この
前段のＮエミツタ層から電子の注入が抑制され、
オン電流の急激な流出を抑える働きをする。この
結果、ターンオン初期に初期点弧領域の狭い第１
パイロツトサイリスタPT1に流れる突入電流を大
幅に低減できる。
次に本サイリスタにdv／dt値の大きなノイズ
電電圧を印加した場合について第５図を参照して
考える。同図に示すＡ、Ｋ間にノイズ電圧を印加
すると、Cjに変位電流が発生する。この変位電流
は各パイロツトサイリスタPT1〜PT5のＰベース
層２３の横方向抵抗R1〜R5を介したのち集電電
極２５、短絡部３９を介してカソード電極３７に
流れる。この時変位電流はR1〜R5にV1〜V5の電
圧降下を発生し、D1〜D5を順方向にバイアスす
る。このD1〜D5にかかるバイアス電圧はそれぞ
れVD1、VD2、VD3、VD4、VD5とすると次の様にな
る。
電電圧を印加した場合について第５図を参照して
考える。同図に示すＡ、Ｋ間にノイズ電圧を印加
すると、Cjに変位電流が発生する。この変位電流
は各パイロツトサイリスタPT1〜PT5のＰベース
層２３の横方向抵抗R1〜R5を介したのち集電電
極２５、短絡部３９を介してカソード電極３７に
流れる。この時変位電流はR1〜R5にV1〜V5の電
圧降下を発生し、D1〜D5を順方向にバイアスす
る。このD1〜D5にかかるバイアス電圧はそれぞ
れVD1、VD2、VD3、VD4、VD5とすると次の様にな
る。
VD1＝V1−V2
＝（R1−R2）・Cj・dv／dt
VD2＝V2−V3
＝（R2−R3）・Cj・dv／dt
VD3＝V3−V4
＝（R3−R4）・Cj・dv／dt
VD4＝V4−V5
＝（R4−R5）・Cj・dv／dt
VD5＝V5＝R5・Cj・dv／dt
このVD1〜VD5のいずれかの値がD1〜D5の拡散
電位を越すと、Ｎエミツタ層から電子の注入が急
増し、このサイリスタはdv／dtターンオンする。
この時のノイズ電圧のdv／dt値がこのサイリス
タのdv／dt耐量となる。ここで、VD1、VD2、
VD3、VD4の値がVD5と等しくなる様にR1〜R5を
設計した場合、（R1−R2）＝（R2−R3）＝（R3−R4）
＝（R4−R5）となり、R1＝5R5、R2＝4R5、R3＝
3R5、R4＝2R5となる。すなわち、本サイリスタ
のdv／dt耐量は第５パイロツトサイリスタPT5の
Ｐベース層２３の横方向抵抗R5の設定で決り、
第１パイロツトサイリスタPT1のＰベース層２３
の横方向抵抗R1はその５倍にすることができる。
この時の第１パイロツトサイリスタPT1のゲート
感度は、dv／dt耐量値を本サイリスタのdv／dt
耐量値と等しくした従来のサイリスタのゲート感
度の５倍である。
電位を越すと、Ｎエミツタ層から電子の注入が急
増し、このサイリスタはdv／dtターンオンする。
この時のノイズ電圧のdv／dt値がこのサイリス
タのdv／dt耐量となる。ここで、VD1、VD2、
VD3、VD4の値がVD5と等しくなる様にR1〜R5を
設計した場合、（R1−R2）＝（R2−R3）＝（R3−R4）
＝（R4−R5）となり、R1＝5R5、R2＝4R5、R3＝
3R5、R4＝2R5となる。すなわち、本サイリスタ
のdv／dt耐量は第５パイロツトサイリスタPT5の
Ｐベース層２３の横方向抵抗R5の設定で決り、
第１パイロツトサイリスタPT1のＰベース層２３
の横方向抵抗R1はその５倍にすることができる。
この時の第１パイロツトサイリスタPT1のゲート
感度は、dv／dt耐量値を本サイリスタのdv／dt
耐量値と等しくした従来のサイリスタのゲート感
度の５倍である。
以上説明した様に、本実施例の、サイリスタに
よればdv／dt耐量を損うことなくパイロツトサ
イリスタのゲート感度を大幅に高めることがで
き、また、ターンオン初期のパイロツトサイリス
タの突入電流を低減できるため、大幅なdi／dt耐
量の改善がはかれる。従つて、過電圧の印加に対
して安全にターンオンできる過電圧保護機能付サ
イリスタを提供することができる。具体例をあげ
れば、第１パイロツトサイリスタの内周部に直径
0.5mmの湾曲部４０を設け、ゲート感度をIGT＝
1.5mAにした時、dv／dt耐量が3000V／μs以上、
6kVの過電圧からdi／dtが300A／μs以上で安全
にターンオンすることができた。
よればdv／dt耐量を損うことなくパイロツトサ
イリスタのゲート感度を大幅に高めることがで
き、また、ターンオン初期のパイロツトサイリス
タの突入電流を低減できるため、大幅なdi／dt耐
量の改善がはかれる。従つて、過電圧の印加に対
して安全にターンオンできる過電圧保護機能付サ
イリスタを提供することができる。具体例をあげ
れば、第１パイロツトサイリスタの内周部に直径
0.5mmの湾曲部４０を設け、ゲート感度をIGT＝
1.5mAにした時、dv／dt耐量が3000V／μs以上、
6kVの過電圧からdi／dtが300A／μs以上で安全
にターンオンすることができた。
なお、本実施例では電圧降服領域として湾曲部
４０を持つたＰベース層４１を設けた例を説明し
たが、この電圧降服領域は他の方法で設けてもよ
い。例えばＮベース層の一部をＰベース層に突出
させてその接合の一部に湾曲部を設けるように構
成したり、Ｎベース層の不純物濃度やキヤリアラ
イフタイムを他の領域よりも大きくする方法でも
よい。又、パイロツトサイリスタの構成数やその
構成配置も実施例に限定されるものではない。要
は、Ｐベース層に設けられた集電電極に取囲まれ
る様に複数のパイロツトサイリスタを配し、前述
した方法で順次電気的に接続構成したサイリスタ
において第１パイロツトサイリスタの内周部に降
服電圧値が他の領域より低い領域を設けてあれば
よい。又、本発明のサイリスタでは、第１パイロ
ツトサイリスタの領域のＰベースの露出部近傍に
光トリガ信号を照射して光ターンオンさせたり、
ゲート電極を設けて電気トリガ信号でターンオン
させることも可能である。
４０を持つたＰベース層４１を設けた例を説明し
たが、この電圧降服領域は他の方法で設けてもよ
い。例えばＮベース層の一部をＰベース層に突出
させてその接合の一部に湾曲部を設けるように構
成したり、Ｎベース層の不純物濃度やキヤリアラ
イフタイムを他の領域よりも大きくする方法でも
よい。又、パイロツトサイリスタの構成数やその
構成配置も実施例に限定されるものではない。要
は、Ｐベース層に設けられた集電電極に取囲まれ
る様に複数のパイロツトサイリスタを配し、前述
した方法で順次電気的に接続構成したサイリスタ
において第１パイロツトサイリスタの内周部に降
服電圧値が他の領域より低い領域を設けてあれば
よい。又、本発明のサイリスタでは、第１パイロ
ツトサイリスタの領域のＰベースの露出部近傍に
光トリガ信号を照射して光ターンオンさせたり、
ゲート電極を設けて電気トリガ信号でターンオン
させることも可能である。
第１図は従来のサイリスタの断面図、第２図は
ゲート感度とdi／dt耐量の関係を示す図、第３図
は本発明の実施例の平面図、第４図はその断面
図、第５図はその等価回路図である。 MT…メインサイリスタ、PT1〜PT5…パイロ
ツトサイリスタ、２１…Ｐエミツタ層、２２…Ｎ
ベース層、２３，４１…Ｐベース層、２４ａ〜２
４ｆ…Ｎエミツタ層、２５…集電電極、４０…湾
曲部。
ゲート感度とdi／dt耐量の関係を示す図、第３図
は本発明の実施例の平面図、第４図はその断面
図、第５図はその等価回路図である。 MT…メインサイリスタ、PT1〜PT5…パイロ
ツトサイリスタ、２１…Ｐエミツタ層、２２…Ｎ
ベース層、２３，４１…Ｐベース層、２４ａ〜２
４ｆ…Ｎエミツタ層、２５…集電電極、４０…湾
曲部。
Claims (1)
- 【特許請求の範囲】 １ 導電型を交互に異ならせて積層された４つの
半導体層からなる主サイリスタのＰベース層中に
上記主サイリスタのＮエミツタ層を除く他の３つ
の半導体層を共有する複数のパイロツトサイリス
タのＮエミツタ層を形成してなるサイリスタにお
いて、上記各パイロツトサイリスタのＮエミツタ
層を主サイリスタのＮエミツタ層に隣接するＰベ
ース層上に設けた集電電極にそれぞれ囲まれるよ
うにリング状をなして配置し、各パイロツトサイ
リスタのＮエミツタ層に囲まれるＰベース層上に
それぞれゲート電極を形成し、これら各パイロツ
トサイリスタのゲート電極を順次前段のパイロツ
トサイリスタのＮエミツタ層上に設けられたエミ
ツタ電極に電気的に接続し、最終段のパイロツト
サイリスタのエミツタ電極を前記集電電極と共通
化すると共に、前記複数のパイロツトサイリスタ
は、Ｎエミツタ層が主サイリスタのそれより深く
拡散形成され、Ｐベース層幅がウエハ中心部の第
１のパイロツトサイリスタから順に小さくなるよ
うに設定され、かつ第１のパイロツトサイリスタ
の内周部に順方向阻止電圧値が他の領域より低い
電圧降服領域を設けたことを特徴とする過電圧保
護機能付サイリスタ。 ２ 前記電圧降服領域はＰベース層の一部をＮベ
ース層内に突出させてその接合の一部に湾曲部を
設けて構成したことを特徴とする特許請求の範囲
第１項記載の過電圧保護機能付サイリスタ。 ３ 前記複数のパイロツトサイリスタのうち第１
のパイロツトサイリスタを光トリガ信号により点
弧駆動することを特徴とする特許請求の範囲第１
項記載の過電圧保護機能付サイリスタ。 ４ 前記電圧降服領域はＮベースのキヤリアライ
フタイムを他の領域より大きくして構成したこと
を特徴とする特許請求の範囲第１項記載の過電圧
保護機能付サイリスタ。 ５ 前記電圧降服領域は、Ｎベース層の一部をＰ
ベース層内に突出させて、その接合の一部に湾曲
を設けて構成したことを特徴とする特許請求の範
囲第１項記載の過電圧保護機能付サイリスタ。 ６ 前記電圧降服領域は、Ｎベースの不純物濃度
を他の領域より大きくして構成したことを特徴と
する過電圧保護機能付サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21460183A JPS60106170A (ja) | 1983-11-15 | 1983-11-15 | 過電圧保護機能付サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21460183A JPS60106170A (ja) | 1983-11-15 | 1983-11-15 | 過電圧保護機能付サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60106170A JPS60106170A (ja) | 1985-06-11 |
| JPH0210585B2 true JPH0210585B2 (ja) | 1990-03-08 |
Family
ID=16658408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21460183A Granted JPS60106170A (ja) | 1983-11-15 | 1983-11-15 | 過電圧保護機能付サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106170A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413275A (en) * | 1977-07-01 | 1979-01-31 | Internatl Rectifier Corp Japan Ltd | Controlled rectifying element of semiconductor |
| JPS5473585A (en) * | 1977-11-25 | 1979-06-12 | Nec Corp | Gate turn-off thyristor |
| JPS5515202A (en) * | 1978-07-19 | 1980-02-02 | Toshiba Corp | Semiconductor controlling rectifier |
| JPS583282A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
| JPS583283A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
-
1983
- 1983-11-15 JP JP21460183A patent/JPS60106170A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413275A (en) * | 1977-07-01 | 1979-01-31 | Internatl Rectifier Corp Japan Ltd | Controlled rectifying element of semiconductor |
| JPS5473585A (en) * | 1977-11-25 | 1979-06-12 | Nec Corp | Gate turn-off thyristor |
| JPS5515202A (en) * | 1978-07-19 | 1980-02-02 | Toshiba Corp | Semiconductor controlling rectifier |
| JPS583282A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
| JPS583283A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60106170A (ja) | 1985-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430311A (en) | Constant-voltage diode for over-voltage protection | |
| US3947864A (en) | Diode-integrated thyristor | |
| JPS5986260A (ja) | ゲ−トタ−ンオフサイリスタ | |
| US4195306A (en) | Gate turn-off thyristor | |
| US6066864A (en) | Thyristor with integrated dU/dt protection | |
| US4595939A (en) | Radiation-controllable thyristor with multiple, non-concentric amplified stages | |
| EP0190162B1 (en) | Controlled turn-on thyristor | |
| US4122480A (en) | Light fired thyristor with faulty firing protection | |
| JPH0210585B2 (ja) | ||
| JP3909741B2 (ja) | 半導体集積回路の静電気保護装置およびそれを用いた静電気保護回路ならびにその製造方法 | |
| US4357621A (en) | Reverse conducting thyristor with specific resistor structures between main cathode and amplifying, reverse conducting portions | |
| US4176371A (en) | Thyristor fired by overvoltage | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JPH027191B2 (ja) | ||
| JPS61202465A (ja) | 過電圧保護機能付サイリスタ | |
| JPH027190B2 (ja) | ||
| JP2609608B2 (ja) | 半導体装置 | |
| CA1242034A (en) | Controlled turn-on thyristor | |
| JPS62160764A (ja) | 過電圧保護機能付半導体装置 | |
| JPH01145859A (ja) | ラテラル型フォトサイリスタ | |
| JPS5880866A (ja) | 双方向半導体スイツチ | |
| JPS6223465B2 (ja) | ||
| JP2688521B2 (ja) | 自己保護型サイリスタ | |
| JPH03217058A (ja) | 負性抵抗形半導体素子 | |
| JPH0136712B2 (ja) |