JPH0194457A - 高速スワップ イン／スワップ アウト方式 - Google Patents
高速スワップ イン／スワップ アウト方式Info
- Publication number
- JPH0194457A JPH0194457A JP62251459A JP25145987A JPH0194457A JP H0194457 A JPH0194457 A JP H0194457A JP 62251459 A JP62251459 A JP 62251459A JP 25145987 A JP25145987 A JP 25145987A JP H0194457 A JPH0194457 A JP H0194457A
- Authority
- JP
- Japan
- Prior art keywords
- swap
- storage device
- main memory
- area
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、汎用オペレーティング・システム、特にタ
イム・シェアリング−システム（Ｔｉｍｅ８ｈａｒｉｎ
ｇ Ｓｙｓｔｅｍ ；時分割システム、以下ＴＳ８と略
す）Ｋおける主記憶データ更新グラフを用いた高速スワ
ップ イン／スワップ アウト（Ｓｗａｐｉｎ ／ Ｓ
ｗａｐ ｏｕｔ ）方式に関するものである。
イム・シェアリング−システム（Ｔｉｍｅ８ｈａｒｉｎ
ｇ Ｓｙｓｔｅｍ ；時分割システム、以下ＴＳ８と略
す）Ｋおける主記憶データ更新グラフを用いた高速スワ
ップ イン／スワップ アウト（Ｓｗａｐｉｎ ／ Ｓ
ｗａｐ ｏｕｔ ）方式に関するものである。
近年、計算機システムの主記憶装置の容量増加傾向には
着し−ものがある。しかしアプリケーションプログラム
も複雑化し、そのサイズも年々増大して一条。このよう
に、アプリケーションプログラムが複雑、巨大化してい
るため、主記憶装置上にＣＰＵが実行するに必要なデー
タ群（以Ｆ、プロセスと略す）を複数個割当てるシステ
ムでは主記憶装置の不足が生じる。
着し−ものがある。しかしアプリケーションプログラム
も複雑化し、そのサイズも年々増大して一条。このよう
に、アプリケーションプログラムが複雑、巨大化してい
るため、主記憶装置上にＣＰＵが実行するに必要なデー
タ群（以Ｆ、プロセスと略す）を複数個割当てるシステ
ムでは主記憶装置の不足が生じる。
従来、このような計算機システムにおいて主記憶装置の
不足が発生すると、優先度の低いプロセスを補助記憶装
置上に退避（以下、Ｓｗａｐ ｏｕｔと略す）させ、そ
の退避させたプロセスを実行する際には、前記主記憶装
置上に予め領域を確保し、補助記憶装置から主記憶装置
へプロセスをロートスる方法（以下、 Ｓｗａｐ ｉｎ
と略す）が行なわれている。
不足が発生すると、優先度の低いプロセスを補助記憶装
置上に退避（以下、Ｓｗａｐ ｏｕｔと略す）させ、そ
の退避させたプロセスを実行する際には、前記主記憶装
置上に予め領域を確保し、補助記憶装置から主記憶装置
へプロセスをロートスる方法（以下、 Ｓｗａｐ ｉｎ
と略す）が行なわれている。
第４図は従来のＳｗａｐ Ｏｕｔの概要を示し、第５図
はＳｗａｐ ｉｎの概要を示している。第４図において
、１は主記憶装置であって、プロセスＡのデータ群Ａを
格納している。２は補助記憶装置で補助記憶装置２上の
領域確保２人が成されている。２ＢはＳｗａｐ ｏｕｔ
、２Ｃは主記憶領域の解放を示す。
はＳｗａｐ ｉｎの概要を示している。第４図において
、１は主記憶装置であって、プロセスＡのデータ群Ａを
格納している。２は補助記憶装置で補助記憶装置２上の
領域確保２人が成されている。２ＢはＳｗａｐ ｏｕｔ
、２Ｃは主記憶領域の解放を示す。
第５図におＡて、２Ｄは主記憶装置１上の領域確保を示
し、２ＥはＳｗａｐ ｉｎ、３Ａは補助記憶装置２の解
放を示している。
し、２ＥはＳｗａｐ ｉｎ、３Ａは補助記憶装置２の解
放を示している。
次に動作について説明する。まず、汎用多重プログラミ
ングシステムでは、計算機が入出力待ち等で、中央処理
装置の処理が中断される時には他の処理を行う機能を実
現している。
ングシステムでは、計算機が入出力待ち等で、中央処理
装置の処理が中断される時には他の処理を行う機能を実
現している。
これらのシステムにおいて、計算機の処理は一つのプロ
セスという形を持ち、計算機内部においては、複数のプ
ロセスが交互に移り変わシながら実行される。プロセス
は、実行時、主記憶装置１上にテキスト領域、データ領
域、スタック領域の３種類の領域に分割され展開される
。
セスという形を持ち、計算機内部においては、複数のプ
ロセスが交互に移り変わシながら実行される。プロセス
は、実行時、主記憶装置１上にテキスト領域、データ領
域、スタック領域の３種類の領域に分割され展開される
。
複数のプロセスが主記憶装置１の領域を要求し、該主記
憶装置１の容量が不足した場合を第４図を参°照し説明
する。すなわち計算機が実行するプロセスを決定し、該
計算機にプロセスを実行させる機能を持つオペレーティ
ング・システムは、主記憶装置１内にプロセスを退避す
るだめの補助記憶装置２上の領域確保２人を行ない、次
に主記憶装置１上の該当プロセスを確保さｎた補助記憶
装置２上に転送Ｓｗａｐ ｏｕｔ ’ｌ Ｂを行なう。
憶装置１の容量が不足した場合を第４図を参°照し説明
する。すなわち計算機が実行するプロセスを決定し、該
計算機にプロセスを実行させる機能を持つオペレーティ
ング・システムは、主記憶装置１内にプロセスを退避す
るだめの補助記憶装置２上の領域確保２人を行ない、次
に主記憶装置１上の該当プロセスを確保さｎた補助記憶
装置２上に転送Ｓｗａｐ ｏｕｔ ’ｌ Ｂを行なう。
続いて主記憶装置１上の該当プロセスに対し主記憶領域
の解放２Ｃを行なうことによって主記憶装置ｉｔ、１上
に空憤域を作シ、該主記憶装置１の容量不足ｔ′ｌｓ決
している。
の解放２Ｃを行なうことによって主記憶装置ｉｔ、１上
に空憤域を作シ、該主記憶装置１の容量不足ｔ′ｌｓ決
している。
また、主記憶装置１上に余裕が生じた場合、もしくはＳ
ｗａｐ ｏｕｔ ２Ｂされたプロセスが実行される場合
を第５図について説明する。Ｉず、オペレーティング・
システムは、主記憶装置１上にＳｗａｐｏｕｔ ’ｌ
ＢされているプロセスＡの主記憶装置上の領域確保２Ｄ
を行ない、次に補助記憶装置２上の該当プロセスＡを確
保された主記憶装置１上の領域に転送・Ｓｗａｐ ｉｎ
２Ｂを行な５゜次に補助記憶装置２上のプロセスＡに
対し補助記憶装置２の解放３Ａを行ない、Ｓｗａｐ ｏ
ｕｔ ２Ｂされたプロセスを再実行可能な状態に復帰さ
せている。
ｗａｐ ｏｕｔ ２Ｂされたプロセスが実行される場合
を第５図について説明する。Ｉず、オペレーティング・
システムは、主記憶装置１上にＳｗａｐｏｕｔ ’ｌ
ＢされているプロセスＡの主記憶装置上の領域確保２Ｄ
を行ない、次に補助記憶装置２上の該当プロセスＡを確
保された主記憶装置１上の領域に転送・Ｓｗａｐ ｉｎ
２Ｂを行な５゜次に補助記憶装置２上のプロセスＡに
対し補助記憶装置２の解放３Ａを行ない、Ｓｗａｐ ｏ
ｕｔ ２Ｂされたプロセスを再実行可能な状態に復帰さ
せている。
従来のＳｗａｐ ｏｕｔ ／ Ｓｗａｐ ｉｎ方式は、
以上のように構成されているので、Ｓｗａｐ ｏｕｔの
際に必ず補助記憶装置２上に領域確保が必要である。ま
たＳｗａｐ ｉｎの際にも必ず補助記憶装置２上の領域
解放が必要である。また、Ｓｗａｐ ｏｕｔの際、主記
憶装置１上のプロセスをすべて一括に補助記憶装置２に
転送を行なっているため、処理に時間がかかるという問
題点があった。
以上のように構成されているので、Ｓｗａｐ ｏｕｔの
際に必ず補助記憶装置２上に領域確保が必要である。ま
たＳｗａｐ ｉｎの際にも必ず補助記憶装置２上の領域
解放が必要である。また、Ｓｗａｐ ｏｕｔの際、主記
憶装置１上のプロセスをすべて一括に補助記憶装置２に
転送を行なっているため、処理に時間がかかるという問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、Ｓｗａｐ ｏｕｔする際のデータ転送量を削
減できるとともに、プロセスの実行開始から終了までを
、はぼ１回の補助記憶装置の領域の確保および解放に減
少できる高速スワップ アウト／スワップ イン方式を
得ることを目的とする。
たもので、Ｓｗａｐ ｏｕｔする際のデータ転送量を削
減できるとともに、プロセスの実行開始から終了までを
、はぼ１回の補助記憶装置の領域の確保および解放に減
少できる高速スワップ アウト／スワップ イン方式を
得ることを目的とする。
この発明に係る高速スワップ イン／スワップアウト方
式は主記憶装置のデータ更新時にハードウェアによって
主記憶データ更新フラグを主記憶データ更新フラグテー
ブルにセットし、２回目以降のＳｗａｐ ｏｕｔの除洗
は前記更新フラグのセット状況を参照し、フラグがセッ
トされている領域のみを補助記憶装置の該当領域にＳｗ
ａｐ ｏｕｔするようにして主記憶データを解放するも
のである。
式は主記憶装置のデータ更新時にハードウェアによって
主記憶データ更新フラグを主記憶データ更新フラグテー
ブルにセットし、２回目以降のＳｗａｐ ｏｕｔの除洗
は前記更新フラグのセット状況を参照し、フラグがセッ
トされている領域のみを補助記憶装置の該当領域にＳｗ
ａｐ ｏｕｔするようにして主記憶データを解放するも
のである。
この発明における高速スワップ イン／スワップ アウ
ト方式では同一プロセスの２回目以降のＳｗａｐ ｏｕ
ｔ時には主記憶データ更新フラグテーブルを参照し、主
記憶データ更新フラグがセットされている時にのみプロ
セスに割当てられた主記憶装置上の領域を解放する。
ト方式では同一プロセスの２回目以降のＳｗａｐ ｏｕ
ｔ時には主記憶データ更新フラグテーブルを参照し、主
記憶データ更新フラグがセットされている時にのみプロ
セスに割当てられた主記憶装置上の領域を解放する。
以下、この発明の一実施例を図について説明する。図中
、第４図と同一の部分は同一の符号をもって図示した第
１図において、３は主記憶データ更新フラグセットテー
ブル群、１人はｌプロセスに対応する主記憶データ更新
フラグテーブル、１Ｂは主記憶データ更新フラグＳｗａ
ｐ ｏｕｔ 、 Ａ 、 Ｂ 。
、第４図と同一の部分は同一の符号をもって図示した第
１図において、３は主記憶データ更新フラグセットテー
ブル群、１人はｌプロセスに対応する主記憶データ更新
フラグテーブル、１Ｂは主記憶データ更新フラグＳｗａ
ｐ ｏｕｔ 、 Ａ 、 Ｂ 。
Ｃはそれぞれのプロセスのデータ群である。
また、第２図において、２ＥはＳｗａｐ ｉｎ 、 ２
Ｆは実行時のデータ更新である。
Ｆは実行時のデータ更新である。
次に第３図のフローチャートを参照し、動作について説
明する。まず、第１図に示すように、複数のプロセスが
主記憶の解放を要求し、主記憶装置１に不足がおこり、
Ｓｗａｐ ｏｕｔ ／ Ｓｗａｐ ｉｎが頻繁におこる
場合を第２図について説明する。
明する。まず、第１図に示すように、複数のプロセスが
主記憶の解放を要求し、主記憶装置１に不足がおこり、
Ｓｗａｐ ｏｕｔ ／ Ｓｗａｐ ｉｎが頻繁におこる
場合を第２図について説明する。
優先度の低いプロセスＡのデータ群Ａは、主記憶装置１
の容量不足のために補助記憶装置２の領域確保２人が行
なわれ、その後Ｓｗａｐ ｏｕｔ ２Ｂが実行され、主
記憶領域の解放２Ｃが行なわれて、主記憶装置１の容量
不足を解決する。その後、プロセスＡの実行のために主
記憶装置１上の領域確保２Ｄが行なわれ、Ｓｗａｐ ｉ
ｎ ２Ｍを行ないプロセスＡを再実行する（但し、従来
のＳｗａｐ ｉｎのような補助記憶装置２の解放３Ａは
行なわないン。そシテ、プロセスＡの実行中にプロセス
Ａが使用している主記憶領域上で実行時のデータ更新２
Ｆがされる。プロセスＡはプロセスＡｏのようなデータ
となる。この時、第１図の主記憶データ更新フラグテー
ブル１人の該当部分にハードウェアによってフラグがセ
ットされる。
の容量不足のために補助記憶装置２の領域確保２人が行
なわれ、その後Ｓｗａｐ ｏｕｔ ２Ｂが実行され、主
記憶領域の解放２Ｃが行なわれて、主記憶装置１の容量
不足を解決する。その後、プロセスＡの実行のために主
記憶装置１上の領域確保２Ｄが行なわれ、Ｓｗａｐ ｉ
ｎ ２Ｍを行ないプロセスＡを再実行する（但し、従来
のＳｗａｐ ｉｎのような補助記憶装置２の解放３Ａは
行なわないン。そシテ、プロセスＡの実行中にプロセス
Ａが使用している主記憶領域上で実行時のデータ更新２
Ｆがされる。プロセスＡはプロセスＡｏのようなデータ
となる。この時、第１図の主記憶データ更新フラグテー
ブル１人の該当部分にハードウェアによってフラグがセ
ットされる。
再び主記憶装置１の容量不足がおこシ、プロセスＡがＳ
ｗａｐ ｏｕｔ ｌ Ｂされる際は第１図の主記憶デー
タ更新フラグテーブル１人のフラグをチエツクし、第２
図のプロセスＡとプロセスＡのデータ群ＡＯの相違部分
（実行時のデータ更新２Ｆによって更新された部分、図
では主記憶装置１内の斜線領域を示す）のみ゛を、主記
憶データ更新フラグ参照８ｗａｐ ｏｕｔ ｉ Ｂによ
って補助記憶装置２のプロセスＡの領域の該当部分（図
では補助記憶値ｆ２内の斜線領域を示す）に転送して主
記憶領域の解放２Ｃを行ない、主記憶装置１の容量不足
を補い、Ｓｗａｐ ｏｕｔ ２Ｂを完了する。
ｗａｐ ｏｕｔ ｌ Ｂされる際は第１図の主記憶デー
タ更新フラグテーブル１人のフラグをチエツクし、第２
図のプロセスＡとプロセスＡのデータ群ＡＯの相違部分
（実行時のデータ更新２Ｆによって更新された部分、図
では主記憶装置１内の斜線領域を示す）のみ゛を、主記
憶データ更新フラグ参照８ｗａｐ ｏｕｔ ｉ Ｂによ
って補助記憶装置２のプロセスＡの領域の該当部分（図
では補助記憶値ｆ２内の斜線領域を示す）に転送して主
記憶領域の解放２Ｃを行ない、主記憶装置１の容量不足
を補い、Ｓｗａｐ ｏｕｔ ２Ｂを完了する。
そして、主記憶装置１上のデータを常に補助記憶装置２
上に更新し、バックアップを取るようなシステムの場合
に主記憶装置１上で前回補助記憶装置２に更新した後、
主記憶装置１上で変更されたデータのみを補助記憶装置
２に書込むことによって補助記憶装置２と主記憶装置１
上の整合性チエツクを高速化する。
上に更新し、バックアップを取るようなシステムの場合
に主記憶装置１上で前回補助記憶装置２に更新した後、
主記憶装置１上で変更されたデータのみを補助記憶装置
２に書込むことによって補助記憶装置２と主記憶装置１
上の整合性チエツクを高速化する。
以上のように、この発明によれば、同一プロセスの２回
目以降のＳｗａｐ ｏｕｔ時に主記憶データ更新フラグ
テーブルを参照し、主記憶データ更新フラグがセットさ
れている時にのみプロセスが割当てられた主記憶装置の
領域にＳｗａｐ ｏｕｔするようにしたので、主記憶装
置から補助記憶装置へのデータ転送の削減およびＳｗａ
ｐ ｏｕｔ ／ Ｓｗａｐ ｉｎ時の補助記憶装置の領
域確保、解放の回数が削減され、高速なＳｗａｐ ｏｕ
ｔ ／ Ｓｗａｐ ｉｎ処処が実行できる効果がある。
目以降のＳｗａｐ ｏｕｔ時に主記憶データ更新フラグ
テーブルを参照し、主記憶データ更新フラグがセットさ
れている時にのみプロセスが割当てられた主記憶装置の
領域にＳｗａｐ ｏｕｔするようにしたので、主記憶装
置から補助記憶装置へのデータ転送の削減およびＳｗａ
ｐ ｏｕｔ ／ Ｓｗａｐ ｉｎ時の補助記憶装置の領
域確保、解放の回数が削減され、高速なＳｗａｐ ｏｕ
ｔ ／ Ｓｗａｐ ｉｎ処処が実行できる効果がある。
第１図はこの発明による主記憶データ更新フラグを用い
たＳｗａｐ ｏｕｔの概要を示す説明図、第２図はこの
発明による高速Ｓｗａｐ ｏｕｔ ／ Ｓｗａｐ ｉｎ
方式の全体概要を示す説明図、第３図はこの発明による
主記憶データ更新フラグを用いたＳｗａｐ ｏｕｔの７
０−チャート、第４図は従来のＳｗａｐ ｏｕｔ方式を
示す説明図、第５図はＳｗａｐ ｉｎ方式を示す説明図
である。 図において、１は主記憶装置、２は補助記憶装置、１人
は主記憶データ更新フラグテーブル、１Ｂは主記憶デー
タ更ＩＴ７ラグ参照Ｓｗａｐ Ｏｕｔ、２人は補助記憶
装置の領域確保、２ＢはＳｗａｐ ｏｕｔ 、 ２Ｃは
主記憶領域の解放、２ＥはＳｗａｐ ｉ ｎでのる。 特許出願人 三菱１ｊｔ機株式会社 、ｒ＝Ｚ 代理人 弁理士 １）澤 博 昭・ （外２名） １１ 図 ２ニア市旦ｐ記境、公直 第２図 ２Ｅ：Ｓｗａｐ ｉｎ 第３図 第４図
たＳｗａｐ ｏｕｔの概要を示す説明図、第２図はこの
発明による高速Ｓｗａｐ ｏｕｔ ／ Ｓｗａｐ ｉｎ
方式の全体概要を示す説明図、第３図はこの発明による
主記憶データ更新フラグを用いたＳｗａｐ ｏｕｔの７
０−チャート、第４図は従来のＳｗａｐ ｏｕｔ方式を
示す説明図、第５図はＳｗａｐ ｉｎ方式を示す説明図
である。 図において、１は主記憶装置、２は補助記憶装置、１人
は主記憶データ更新フラグテーブル、１Ｂは主記憶デー
タ更ＩＴ７ラグ参照Ｓｗａｐ Ｏｕｔ、２人は補助記憶
装置の領域確保、２ＢはＳｗａｐ ｏｕｔ 、 ２Ｃは
主記憶領域の解放、２ＥはＳｗａｐ ｉ ｎでのる。 特許出願人 三菱１ｊｔ機株式会社 、ｒ＝Ｚ 代理人 弁理士 １）澤 博 昭・ （外２名） １１ 図 ２ニア市旦ｐ記境、公直 第２図 ２Ｅ：Ｓｗａｐ ｉｎ 第３図 第４図
Claims (1)
- 主記憶装置と補助記憶装置とを備え、該主記憶装置上に
複数のプロセスを割当てる高速スワツプイン／スワツプ
アウト方式において、前記主記憶装置のデータ更新時に
主記憶データ更新フラグテーブルの該当部分にハードウ
ェアによつてフラグをセットし、前記スワツプアウトが
２回目以降の時に前記主記憶更新フラグテーブルのフラ
グセット状況を参照するようにし、前記補助記憶装置上
の該当領域に主記憶上のデータの更新部分のみをスワツ
プアウトするようにしたことを特徴とする高速スワツプ
イン／スワツプアウト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251459A JPH0194457A (ja) | 1987-10-07 | 1987-10-07 | 高速スワップ イン／スワップ アウト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251459A JPH0194457A (ja) | 1987-10-07 | 1987-10-07 | 高速スワップ イン／スワップ アウト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194457A true JPH0194457A (ja) | 1989-04-13 |
Family
ID=17223135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251459A Pending JPH0194457A (ja) | 1987-10-07 | 1987-10-07 | 高速スワップ イン／スワップ アウト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194457A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969380A2 (en) * | 1990-06-11 | 2000-01-05 | Cray Research, Inc. | Method for efficient non-virtual main memory management |
| US6473842B1 (en) | 1999-01-04 | 2002-10-29 | Nec Corporation | Virtual memory managing system for managing swap-outs by page units and a batch swap-out by task units |
-
1987
- 1987-10-07 JP JP62251459A patent/JPH0194457A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969380A2 (en) * | 1990-06-11 | 2000-01-05 | Cray Research, Inc. | Method for efficient non-virtual main memory management |
| EP0969380A3 (en) * | 1990-06-11 | 2000-02-02 | Cray Research, Inc. | Method for efficient non-virtual main memory management |
| US6473842B1 (en) | 1999-01-04 | 2002-10-29 | Nec Corporation | Virtual memory managing system for managing swap-outs by page units and a batch swap-out by task units |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1014264B1 (en) | A system and method for facilitating safepoint synchronization in a multithreaded computer system | |
| JPH0194457A (ja) | 高速スワップ イン／スワップ アウト方式 | |
| KR100294314B1 (ko) | 데이터처리시스템및방법과그런시스템과의통신시스템 | |
| JPH03194641A (ja) | アプリケーションプログラム共用方式 | |
| JPS6231386B2 (ja) | ||
| JPH06187312A (ja) | マルチｃｐｕシステムにおける処理方法および装置 | |
| JPH0329041A (ja) | 分散ページング制御方式 | |
| JPS5882344A (ja) | 割込み制御方式 | |
| JPH11161506A (ja) | 情報処理装置のディスパッチ方法、情報処理装置及びその記録媒体 | |
| JPH0329049A (ja) | マルチプロセッサシステム | |
| JPH05173811A (ja) | 動的資源割当・解放システム | |
| JPS5938855A (ja) | Ｏｓの制御方式 | |
| JPH076045A (ja) | 多重処理システムにおけるメモリ管理方法 | |
| JPS61136131A (ja) | 情報処理装置 | |
| JPS6022785B2 (ja) | 高速重複デ−タ完全性維持方式 | |
| JPH02234268A (ja) | ベクトル命令処理方式 | |
| JPS6039265A (ja) | デ−タ転送方式 | |
| JPS6320552A (ja) | 記憶制御方式 | |
| JPH02122334A (ja) | 資源再割当て方式 | |
| JPS6022784B2 (ja) | 重複デ−タの完全性維持方式 | |
| JPH0365574B2 (ja) | ||
| JPS63501987A (ja) | 大型デ−タ処理システムにおいて多くの作動システム機能をオフロ−ドするための特殊目的プロセッサ | |
| JPH0431422B2 (ja) | ||
| JPS5885986A (ja) | 記憶装置 | |
| JPH03296834A (ja) | メモリダンプ収集方式 |