JPH01745A - Wiring structure of semiconductor devices - Google Patents
Wiring structure of semiconductor devicesInfo
- Publication number
- JPH01745A JPH01745A JP62-155696A JP15569687A JPH01745A JP H01745 A JPH01745 A JP H01745A JP 15569687 A JP15569687 A JP 15569687A JP H01745 A JPH01745 A JP H01745A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductive material
- layer
- etching
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 31
- 238000000034 method Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の構造に関し、特に配線の構造に関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the structure of a semiconductor device, and particularly to the structure of wiring.
半導体装置に用いられる配線の断面形状は、絶′ａ層の
被覆性を向上させるため、側壁全体かその一部にテーパ
ー、あるいはそれに準じる形状をもつことが要求される
。The cross-sectional shape of interconnects used in semiconductor devices is required to have a tapered or similar shape on the entire sidewall or a portion thereof in order to improve the coverage of the absolute a layer.
従来の側壁にテーパーを有する配線の形成は、一般に等
方的にエツチングが進行するウェットエツチングと異方
的なエツチングが可能なドライエッチフグを併用する方
法で行われてきた。！２図（ａ）〜（ｅ）にその概要と
、それによって得られる配線の断面形状を示す。Conventional wiring having tapered side walls has generally been formed by a method that uses a combination of wet etching, which allows etching to proceed isotropically, and dry etching, which allows etching to proceed anisotropically. ! Figures 2(a) to 2(e) show the outline and the cross-sectional shape of the wiring obtained thereby.
まず第２図（ａ）に示すように、ウェハー基板２０１上
に絶縁層２０２、導電材料層２０３、フォトンジス）８
２０４を形成する。 次に第２図（ｂ）に示すようにフ
ォトレジスト層２０４を露光現像することによりパター
ニングする。次に第２図（Ｃ）に示すように導電材料Ｆ
ｉ ２０３を一完全だけウェットエツチングする。ウェ
ットエツチングは等方的にエツチングが進行するため、
フォトレジストが除去された部分とともに、バターニン
グされたフォトンシスト２０４のエツジ部の下が円弧伏
にエツチングされる。 （図中２０５は導電材料層の
円弧杖にエツチングされた部分である）。次に第２図（
ｄ）に示すように導電材料層２０３をドライエツチング
にて異方的にエツチングし・配線２０４を形成し、最後
に第２図（ｅ）に示すように配線上に残されていたフォ
トレジスト２０４を除去する。First, as shown in FIG. 2(a), on a wafer substrate 201, an insulating layer 202, a conductive material layer 203, a photon film 8
204 is formed. Next, as shown in FIG. 2(b), the photoresist layer 204 is patterned by exposure and development. Next, as shown in FIG. 2(C), conductive material F
Wet etch i 203 only once. Wet etching progresses isotropically, so
Along with the portion where the photoresist has been removed, the bottom of the edge portion of the patterned photon cyst 204 is etched in an arcuate manner. (In the figure, 205 is a portion of the conductive material layer etched into a circular arc). Next, Figure 2 (
As shown in d), the conductive material layer 203 is etched anisotropically by dry etching to form a wiring 204, and finally, as shown in FIG. 2(e), the photoresist 204 left on the wiring is removed. remove.
以上の工程をもって側壁の上部に円弧状の部分を持った
配線が形成される。このような断面形状を持った配線は
ドライエツチングのみで形成された側壁全体が垂直な配
線より絶縁層の被覆性などの点で卓れている。Through the above steps, a wiring having an arcuate portion on the upper part of the side wall is formed. Wiring having such a cross-sectional shape is superior in terms of insulating layer coverage, etc., than wiring formed only by dry etching and whose side walls are entirely vertical.
また他の、配線断面のテーパー化を行う手段として、レ
ジストを逆テーパー状に形成した後ドライエツチングを
行う方法や、ｏ、添加の反応ガスを用いてレジストと導
電材料層を同時にエツチングする手段などがあり、いず
れも同様の効果を得ることができる。Other methods for tapering the cross section of the wiring include forming the resist into a reverse tapered shape and then performing dry etching, and etching the resist and the conductive material layer simultaneously using an added reactive gas. Both can produce similar effects.
しかし前述の従来の技術により形成された配線は以下に
示す２つの問題点をもつ。However, the wiring formed by the above-mentioned conventional technique has the following two problems.
第１として配線の側壁がテーパー状でなく円弧状であり
、かつその位置が側壁上部に限定されるため、絶縁層の
被覆性の向上の効果が限定されることである。First, the sidewall of the wiring is not tapered but arcuate, and its position is limited to the upper part of the sidewall, so the effect of improving coverage of the insulating layer is limited.
第２として、バターニングされた７オトレジストの下側
を一部エッチングするため、異方的にエツチングのみで
形成された配線よりも断面積が減少し、エレクトロマイ
グレーショ７等による断線の危険が生じることである。Second, because the lower side of the patterned 7 photoresist is partially etched, the cross-sectional area is smaller than that of wiring formed only by etching anisotropically, and there is a risk of disconnection due to electromigration 7, etc. It is something that happens.
前述のフォトレジストを逆テーパー状として、ドライエ
ツチングのみで配線を形成する方法は側壁全体にテーパ
ーを付けることも可能だが、配線の断面積が縮小すると
いう欠点はさけられない。In the method described above in which the photoresist is formed into a reverse tapered shape and wiring is formed only by dry etching, the entire sidewall can be tapered, but the drawback is that the cross-sectional area of the wiring is reduced.
本発明はこの様な問題−点を解決するもので、その目的
とするところは配線の断面積を減少させることなく、絶
縁層の被覆性の向上が可能となる配Ｄ Ｉ＋Ｗ造を提供
するところにある。The present invention is intended to solve these problems, and its purpose is to provide a DI+W structure that can improve the coverage of the insulating layer without reducing the cross-sectional area of the wiring. It is in.
本発明による配線の構造は、第１の導電材料より形成さ
れた配線の周囲あるいは側面のみに、前記第１の導電材
料と同−社、あるいは別種の材料からなる第２の導電材
料により形成された部分を有する構造であることを特徴
とする。In the wiring structure according to the present invention, a second conductive material made of the same company as the first conductive material or a different material is formed only around or on the side of the wire made of the first conductive material. It is characterized by a structure having a
本発明に基づくような断面構造を有する配線構造を実現
する手段として最も適当と思われるもののひとつとして
、第１の導電材料層をバターニングした後、第２の導電
材料層をウェハー全面に形成し再度エツチングするエッ
チバック法がある。One of the most suitable means for realizing a wiring structure having a cross-sectional structure according to the present invention is to pattern the first conductive material layer and then form a second conductive material layer over the entire surface of the wafer. There is an etch-back method that involves re-etching.
以下このエツチング法について図面に基づき説明する。This etching method will be explained below based on the drawings.
２１層１図（ａ）〜（ｄ）は本発明の実施例を工程順に
示す図である。まず第１図（ａ）に示すようにウェハー
１０１（あるいはウェハー上に形成された半導体素子）
上に絶縁層１ｏ２、第１の導電性材１１層１０３、フォ
トレジスト層１０４を形成する。21 Layer 1 Figures (a) to (d) are diagrams showing an example of the present invention in the order of steps. First, as shown in FIG. 1(a), a wafer 101 (or a semiconductor element formed on a wafer)
An insulating layer 1o2, a first conductive material 11 layer 103, and a photoresist layer 104 are formed thereon.
次に第１図（ｂ）に示すようにフォトエツチング工程に
より前記４ＴＬ材料層１０３の一部を除去することによ
り配線ｉ ０５を形成する。Next, as shown in FIG. 1(b), a portion of the 4TL material layer 103 is removed by a photoetching process to form a wiring i05.
次に第１図（Ｃ）に示すように前記配置、１０５の形成
された前記絶縁層１０２上に第２の導電材料層１０６を
形する。Next, as shown in FIG. 1C, a second conductive material layer 106 is formed on the insulating layer 102 in which the arrangement 105 is formed.
次に第１図（ｄ）に示すように前記第２の導電材料層１
０６をフォト工程を経ずに、前記配線１０５間に絶縁層
１０２が露出するまでエツチングすることにより、前記
配線１０５の周囲にのみ前記第２の導電材料層を残す。Next, as shown in FIG. 1(d), the second conductive material layer 1 is
06 is etched until the insulating layer 102 is exposed between the wirings 105 without going through a photo process, thereby leaving the second conductive material layer only around the wirings 105.
（１０７）以上の工程を経て周囲を第２の導電材料で囲
まれた配線を形成することができる。(107) Through the above steps, a wiring surrounded by the second conductive material can be formed.
第１の導電材料（配線材料）と第２の導電材料層の材質
は同種でも別種でもかまわないが、第２の導電材料層を
配線材料に対して選択的にエツチングできる材質で形成
した場合、第２の導電材料層を配線上面が表われるまで
エツチングすることにより、配線膜厚を変化させずに配
線側壁にのみ第２の導電材料を残すことが可能である。The first conductive material (wiring material) and the second conductive material layer may be of the same type or different types, but if the second conductive material layer is formed of a material that can be selectively etched with respect to the wiring material, By etching the second conductive material layer until the upper surface of the wiring is exposed, it is possible to leave the second conductive material only on the sidewalls of the wiring without changing the thickness of the wiring.
以上、本発明による配線構造を実現する手段としてエッ
チバック法を利用する手段を示したが、この他にも配線
の周囲にのみ導電材料を選択的に形成することにより、
エッチバック法を用いずに本発明による配線構造を実現
することも可能である。Above, a method using an etch-back method has been shown as a means of realizing the wiring structure according to the present invention, but in addition to this, by selectively forming a conductive material only around the wiring,
It is also possible to realize the wiring structure according to the present invention without using the etch-back method.
実施例、あるいはその他の方法に基づき本発明による断
面構造を「する配線を実現した場合、以下の２つの効果
を仔する。When wiring having a cross-sectional structure according to the present invention is realized based on the embodiments or other methods, the following two effects will be obtained.
■ 配線形成後、 バッジベージｇノ膜あるいは層間絶
縁膜の形成時にその被覆性が向上し、半導体装置の信頼
性を向上させることが可能となる。(2) After the wiring is formed, the coverage of the badge-base gnome film or the interlayer insulating film is improved, making it possible to improve the reliability of the semiconductor device.
■ 同一レベルの露光、現像技術を用いて行′われるフ
ォトエツチング工程において、−型形成した配線の周囲
に再度導電材料を形成することによって、より断面積の
大きな配線が形成でき、その結果、耐エレクトロマイグ
レーシコｙ性の向上が可能となり、半導体ＨｉＭの信頼
性を向上させることが可能となる。■ In the photo-etching process, which is performed using the same level of exposure and development technology, by forming a conductive material again around the -type-formed wiring, wiring with a larger cross-sectional area can be formed, resulting in improved durability. It becomes possible to improve the electromigration properties, and it becomes possible to improve the reliability of the semiconductor HiM.
第１図（ａ）〜（ｄ）は本発明による実施例を示す半導
体装置の配線構造の配線の形成法の製造工程断面図であ
る。
第２図（ａ）〜（ｅ）は従来の技術による配、腺の形成
法の製造工程断面図である。
ｌｏｔ・・（半導体素子の形成された）ウェハー１０２
・・絶縁層
１０３・・・導電材ｆａＦ層
１０４・・・フォトレジスト
１０５・・・配線
１０Ｂ・・・ｍ２の導電材料層
１０７・・・配線側壁に残された導電材料層２０１・・
・（半導体素子の形成された）ウェハー２０２・・・絶
縁層
２０３・・・導電材料層
２０〆ｌ・・・フォトレジスト
２０５・・・等方性エツチングで形成された部分２０Ｇ
・・・配線
以 上
出願人 セイコーエプソン株式会社
代理人 弁理士 没 上 務 他１名 ・ζｅＪ）
７１ 記
（ｅ）
菩２石FIGS. 1(a) to 1(d) are sectional views showing manufacturing steps of a method for forming wiring in a wiring structure of a semiconductor device, showing an embodiment of the present invention. FIGS. 2(a) to 2(e) are cross-sectional views of the manufacturing process of a conventional method for forming a gland. lot...wafer 102 (on which semiconductor elements are formed)
...Insulating layer 103...Conductive material faF layer 104...Photoresist 105...Wiring 10B...Conductive material layer 107 of m2...Conductive material layer 201 left on the wiring side wall...
- Wafer 202 (on which semiconductor elements are formed)... Insulating layer 203... Conductive material layer 20l... Photoresist 205... Portion 20G formed by isotropic etching
・・・Wiring and above Applicant: Seiko Epson Co., Ltd. agent, patent attorney, and 1 other person ・ζeJ) 71 (e) Bodhisattva 2 stones
Claims (2)
いは側面のみに、第２の導電材料により形成された部分
を有する半導体装置の配線構造。(1) A wiring structure of a semiconductor device having a portion formed of a second conductive material only around or on the side of the wiring formed of the first conductive material.
種あるいは別種の材料である特許請求の範囲第１項に記
載の半導体装置の配線構造。(2) The wiring structure of a semiconductor device according to claim 1, wherein the first conductive material and the second conductive material are the same type of material or different types of materials.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-155696A JPH01745A (en) | 1987-06-23 | Wiring structure of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-155696A JPH01745A (en) | 1987-06-23 | Wiring structure of semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS64745A JPS64745A (en) | 1989-01-05 |
| JPH01745A true JPH01745A (en) | 1989-01-05 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645457A (en) | Method for manufacture of contact via in integrated circuit | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| JPH098039A (en) | Formation of buried wiring and buried wiring | |
| JPH06318578A (en) | Forming method for contact hole in semiconductor element | |
| JP3457277B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR19980020482A (en) | Wiring Structure and Method of Semiconductor Device | |
| JPH01745A (en) | Wiring structure of semiconductor devices | |
| JPH09306992A (en) | Semiconductor device and manufacture thereof | |
| JPH0799198A (en) | Manufacture for semiconductor device | |
| JP3034538B2 (en) | Method of forming wiring structure | |
| JPS6254427A (en) | Manufacture of semiconductor device | |
| KR960006703B1 (en) | Wire manufacturing method of semiconductor device | |
| JP3435317B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPS61187251A (en) | Manufacture of semiconductor device | |
| KR100197657B1 (en) | Method of manufacturing fine contact hole in semiconductor device | |
| JP2874070B2 (en) | Method for manufacturing semiconductor device | |
| KR100204910B1 (en) | Interconnecting method of semiconductor device | |
| JPH02206115A (en) | Manufacture of semiconductor device | |
| JPS62293644A (en) | Manufacture of semiconductor device | |
| JPS6149439A (en) | Manufacture of semiconductor device | |
| JPH05121405A (en) | Manufacture of semiconductor device | |
| JPS61264738A (en) | Semiconductor device and manufacture thereof | |
| JPS6216547B2 (en) | ||
| JPH03248533A (en) | Semiconductor integrated circuit device | |
| JPS59161026A (en) | Etching |