JPH0159836B2 - - Google Patents
Info
- Publication number
- JPH0159836B2 JPH0159836B2 JP57108036A JP10803682A JPH0159836B2 JP H0159836 B2 JPH0159836 B2 JP H0159836B2 JP 57108036 A JP57108036 A JP 57108036A JP 10803682 A JP10803682 A JP 10803682A JP H0159836 B2 JPH0159836 B2 JP H0159836B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000605 extraction Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
この発明は、低い駆動電圧で必要なレベルの整
流出力を得る整流回路に関する。
流出力を得る整流回路に関する。
一般に、オーデイオ信号の整流には固体ダイオ
ード等が用いられているが、固体ダイオードは順
方向降下電圧を持つているため、3V程度の低電
圧で駆動する機器ではその電圧が大きな障害とな
り、必要なレベルの整流電圧を得ることができな
い。
ード等が用いられているが、固体ダイオードは順
方向降下電圧を持つているため、3V程度の低電
圧で駆動する機器ではその電圧が大きな障害とな
り、必要なレベルの整流電圧を得ることができな
い。
従来、固体ダイオードに代えてトランジスタ等
で構成した整流回路では、トランジスタの温度特
性が整流出力に影響し、安定した出力を得ること
が困難であつた。
で構成した整流回路では、トランジスタの温度特
性が整流出力に影響し、安定した出力を得ること
が困難であつた。
そこで、この発明は、低電圧での駆動を実現す
るとともに、微弱交流信号の整流を可能にし、且
つ温度特性の影響を回避した整流回路の提供を目
的とする。
るとともに、微弱交流信号の整流を可能にし、且
つ温度特性の影響を回避した整流回路の提供を目
的とする。
即ち、この発明の整流回路は、エミツタが共通
に接続されて入力交流電圧の正振幅側で導通する
第１のトランジスタと、前記入力交流電圧の負振
幅側で導通する第２のトランジスタとからなる差
動回路と、この差動回路の前記第１のトランジス
タ及び前記第２のトランジスタの各コレクタ側に
個別に定電流を流し込むとともに、各トランジス
タのエミツタ側から定電流を引き込む定電流回路
と、前記第１のトランジスタの導通に応じて前記
入力交流電圧の正振幅を表す正振幅電流を取り出
す第１の電流取出回路と、前記第２のトランジス
タの導通に応じて前記入力交流電圧の負振幅を表
す負振幅電流を取り出す第２の電流取出回路と、
前記第１の電流取出回路から正振幅電流、前記第
２の電流取出回路から負振幅電流をベースで受け
るトランジスタを有し、そのエミツタ側に接続さ
れたコンデンサを通じて全波整流出力電圧を発生
する電流電圧変換回路とから構成したものであ
る。
に接続されて入力交流電圧の正振幅側で導通する
第１のトランジスタと、前記入力交流電圧の負振
幅側で導通する第２のトランジスタとからなる差
動回路と、この差動回路の前記第１のトランジス
タ及び前記第２のトランジスタの各コレクタ側に
個別に定電流を流し込むとともに、各トランジス
タのエミツタ側から定電流を引き込む定電流回路
と、前記第１のトランジスタの導通に応じて前記
入力交流電圧の正振幅を表す正振幅電流を取り出
す第１の電流取出回路と、前記第２のトランジス
タの導通に応じて前記入力交流電圧の負振幅を表
す負振幅電流を取り出す第２の電流取出回路と、
前記第１の電流取出回路から正振幅電流、前記第
２の電流取出回路から負振幅電流をベースで受け
るトランジスタを有し、そのエミツタ側に接続さ
れたコンデンサを通じて全波整流出力電圧を発生
する電流電圧変換回路とから構成したものであ
る。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第１図は、この発明の整流回路の実施例を示
す。
す。
入力端子２には整流すべき入力交流電圧として
入力交流信号が図示しない信号源より加えられ、
この入力交流信号は差動回路としての差動増幅器
４に入力される。この差動増幅器４にはバイアス
回路６より一定のバイアス入力が加えられてい
る。この増幅器４はこのバイアス入力により入力
交流信号に応動し、その正振幅に対応して正振幅
電流、負振幅に対応して負振幅電流を発生する。
そして、正振幅電流は第１の電流取出回路８から
取り出されるとともに、負振幅電流は第２の電流
取出回路１０から取り出される。各電流取出回路
８，１０の出力電流は、出力回路を成す電流電圧
変換回路１２に電圧変換入力として加えられ、電
流電圧変換回路１２はトランジスタ１４、ダイオ
ード１６、抵抗１８及びコンデンサ２０で構成さ
れている。直列に接続されている抵抗１８及びダ
イオード１６には、各電流取出回路８，１０から
の各電流が流れて電圧が発生し、この電圧がトラ
ンジスタ１４のベースに加えられている。トラン
ジスタ１４に対する整流出力は、トランジスタ１
４のエミツタと基準電位点との間に外部より接続
されたコンデンサ２０で平滑された後、トランジ
スタ１４のエミツタに形成された出力端子２２よ
り取り出される。なお、トランジスタ１４のコレ
クタに形成された端子２４には、トランジスタ１
４を駆動するための直流電圧Vccが印加される。
入力交流信号が図示しない信号源より加えられ、
この入力交流信号は差動回路としての差動増幅器
４に入力される。この差動増幅器４にはバイアス
回路６より一定のバイアス入力が加えられてい
る。この増幅器４はこのバイアス入力により入力
交流信号に応動し、その正振幅に対応して正振幅
電流、負振幅に対応して負振幅電流を発生する。
そして、正振幅電流は第１の電流取出回路８から
取り出されるとともに、負振幅電流は第２の電流
取出回路１０から取り出される。各電流取出回路
８，１０の出力電流は、出力回路を成す電流電圧
変換回路１２に電圧変換入力として加えられ、電
流電圧変換回路１２はトランジスタ１４、ダイオ
ード１６、抵抗１８及びコンデンサ２０で構成さ
れている。直列に接続されている抵抗１８及びダ
イオード１６には、各電流取出回路８，１０から
の各電流が流れて電圧が発生し、この電圧がトラ
ンジスタ１４のベースに加えられている。トラン
ジスタ１４に対する整流出力は、トランジスタ１
４のエミツタと基準電位点との間に外部より接続
されたコンデンサ２０で平滑された後、トランジ
スタ１４のエミツタに形成された出力端子２２よ
り取り出される。なお、トランジスタ１４のコレ
クタに形成された端子２４には、トランジスタ１
４を駆動するための直流電圧Vccが印加される。
このような構成によれば、整流すべき入力交流
信号の正振幅又は負振幅に応じて差動増幅器４の
各出力が第１及び第２の電流取出回路８，１０に
印加され、この結果、各成分に対応した整流電流
はこれら第１及び第２の電圧電流変換回路８，１
０の出力部で合成され、その合成電流は電流電圧
変換回路１２に入力されて電圧に変換され、整流
出力として出力端子２２より取り出すことができ
る。
信号の正振幅又は負振幅に応じて差動増幅器４の
各出力が第１及び第２の電流取出回路８，１０に
印加され、この結果、各成分に対応した整流電流
はこれら第１及び第２の電圧電流変換回路８，１
０の出力部で合成され、その合成電流は電流電圧
変換回路１２に入力されて電圧に変換され、整流
出力として出力端子２２より取り出すことができ
る。
次に、第２図は、この整流回路の具体的な回路
構成例を示す。この実施例において、第１図の実
施例と同一部分には同一符号が付してある。差動
増幅器４は、第１のトランジスタ２６及び第２の
トランジスタ２８とともに、トランジスタ３０，
３２，３４，３８，４０で構成されている。そし
て、トランジスタ２６，２８にトランジスタ３
０，３２を通じて定電流を流し込むとともに、ト
ランジスタ３８，４０側から定電流を引き込む定
電流回路１３が設置されている。即ち、定電流回
路１３は定電流源４４及びトランジスタ３４，３
６，４２で構成されており、トランジスタ３０，
３２，３４でカレントミラー回路が構成され、ま
た、トランジスタ３６，３８，４０，４２でカレ
ントミラー回路が構成されている。したがつて、
差動増幅器４には、定電流回路１３の定電流源４
４によつて定電流が供給される。
構成例を示す。この実施例において、第１図の実
施例と同一部分には同一符号が付してある。差動
増幅器４は、第１のトランジスタ２６及び第２の
トランジスタ２８とともに、トランジスタ３０，
３２，３４，３８，４０で構成されている。そし
て、トランジスタ２６，２８にトランジスタ３
０，３２を通じて定電流を流し込むとともに、ト
ランジスタ３８，４０側から定電流を引き込む定
電流回路１３が設置されている。即ち、定電流回
路１３は定電流源４４及びトランジスタ３４，３
６，４２で構成されており、トランジスタ３０，
３２，３４でカレントミラー回路が構成され、ま
た、トランジスタ３６，３８，４０，４２でカレ
ントミラー回路が構成されている。したがつて、
差動増幅器４には、定電流回路１３の定電流源４
４によつて定電流が供給される。
そして、トランジスタ２６のベースには入力端
子２Ａが形成され、この入力端子２Ａと、バイア
ス回路６よりバイアス電位が加えられる入力端子
２Ｂとの間には、抵抗４６とともに整硫すべき交
流信号の信号源４８が接続されている。トランジ
スタ２６に対応してトランジスタ２８のベースに
はバイアス回路６より一定のバイアス入力が加え
られている。
子２Ａが形成され、この入力端子２Ａと、バイア
ス回路６よりバイアス電位が加えられる入力端子
２Ｂとの間には、抵抗４６とともに整硫すべき交
流信号の信号源４８が接続されている。トランジ
スタ２６に対応してトランジスタ２８のベースに
はバイアス回路６より一定のバイアス入力が加え
られている。
第１の電流取出回路はトランジスタ５０，５２
で構成され、トランジスタ２６の動作に応動して
電流出力を発生する。また、第２の電流取出回路
１０はトランジスタ５４，５６で構成され、トラ
ンジスタ２８の動作に応動して電流出力を発生す
る。なお、端子５８は基準電位点（GND）に接
続される。
で構成され、トランジスタ２６の動作に応動して
電流出力を発生する。また、第２の電流取出回路
１０はトランジスタ５４，５６で構成され、トラ
ンジスタ２８の動作に応動して電流出力を発生す
る。なお、端子５８は基準電位点（GND）に接
続される。
以上の構成に基づき、その動作を第３図に示す
動作波形を参照して説明する。
動作波形を参照して説明する。
第３図のＡに示す交流信号電圧が信号源４８よ
り入力端子２Ａ，２Ｂに加えられるものとする
と、この交流信号電圧に応動してトランジスタ２
６には、第３図のＢに示すコレクタ電流が流れ、
一方、トランジスタ２８には、第３図のＣに示す
コレクタ電流が流れる。これら電流のピーク値は
（Ｉ＋I′）、（Ｉ−I′）であり、その合成電流値がト
ランジスタ３８，４０に引き込まれる定電流2Iに
成る。なお、Ｉは無信号時の電流値であり、I′は
信号源４８より加えられた交流信号による電流の
変化分である。
り入力端子２Ａ，２Ｂに加えられるものとする
と、この交流信号電圧に応動してトランジスタ２
６には、第３図のＢに示すコレクタ電流が流れ、
一方、トランジスタ２８には、第３図のＣに示す
コレクタ電流が流れる。これら電流のピーク値は
（Ｉ＋I′）、（Ｉ−I′）であり、その合成電流値がト
ランジスタ３８，４０に引き込まれる定電流2Iに
成る。なお、Ｉは無信号時の電流値であり、I′は
信号源４８より加えられた交流信号による電流の
変化分である。
このような電流波形に応動し、トランジスタ５
２には、第３図のＤに示すコレクタ電流が流れ、
一方のトランジスタ５６には、第３図のＥに示す
コレクタ電流が流れる。即ち、第３図のＤに示す
電流は入力交流信号の正振幅に同期して増減し、
第３図のＥに示す電流は入力交流信号の負振幅に
同期して増減している。これらの波形のピーク値
は（Ｉ＋Ｉ−I′）、（Ｉ−Ｉ＋I′）となり、その合
成電流値は定電流2Iと成る。
２には、第３図のＤに示すコレクタ電流が流れ、
一方のトランジスタ５６には、第３図のＥに示す
コレクタ電流が流れる。即ち、第３図のＤに示す
電流は入力交流信号の正振幅に同期して増減し、
第３図のＥに示す電流は入力交流信号の負振幅に
同期して増減している。これらの波形のピーク値
は（Ｉ＋Ｉ−I′）、（Ｉ−Ｉ＋I′）となり、その合
成電流値は定電流2Iと成る。
こうして電流取出回路８，１０で取り出された
各電流は、電流電圧変換回路１２で合成されて整
流出力となり、この電流はトランジスタ１４のベ
ースに加えられるとともに、抵抗１８及びダイオ
ード１６に通流する。この結果、トランジスタ１
４のベースには、第３図のＦに示す波形の電圧が
発生する。ここで、抵抗１８の抵抗値をＲ、ダイ
オード１６の順方向降下信号をVFとすると、ト
ランジスタ１４のベース電位は（VF＋I′・Ｒ）と
なり、第３図のＦに示すような電圧配分と成る。
この結果、トランジスタ１４のエミツタ側の出力
端子２２には、第３図のＧに示す波形の整流出力
が発生する。この電圧V0のピーク値はI′・Ｒで与
えられる。
各電流は、電流電圧変換回路１２で合成されて整
流出力となり、この電流はトランジスタ１４のベ
ースに加えられるとともに、抵抗１８及びダイオ
ード１６に通流する。この結果、トランジスタ１
４のベースには、第３図のＦに示す波形の電圧が
発生する。ここで、抵抗１８の抵抗値をＲ、ダイ
オード１６の順方向降下信号をVFとすると、ト
ランジスタ１４のベース電位は（VF＋I′・Ｒ）と
なり、第３図のＦに示すような電圧配分と成る。
この結果、トランジスタ１４のエミツタ側の出力
端子２２には、第３図のＧに示す波形の整流出力
が発生する。この電圧V0のピーク値はI′・Ｒで与
えられる。
この実施例の差動増幅器４にオフセツト電圧
ΔV0を持たせた場合には、このオフセツト電圧
ΔV0分が出力から除かれ、第３図のＨに示す波形
の出力を得ることができる。即ち、整流出力のピ
ーク値はオフセツト電圧ΔV0を任意に設定するこ
とで自由に変更することができる。
ΔV0を持たせた場合には、このオフセツト電圧
ΔV0分が出力から除かれ、第３図のＨに示す波形
の出力を得ることができる。即ち、整流出力のピ
ーク値はオフセツト電圧ΔV0を任意に設定するこ
とで自由に変更することができる。
この実施例から明らかなように、回路構成上ト
ランジスタは対を成すとともに、電流電圧変換回
路１２のトランジスタ１４のベースにはダイオー
ド１６が挿入されていることにより、トランジス
タ１４とダイオード１６とも対応しており、整流
出力は温度特性の影響を受けないものである。
ランジスタは対を成すとともに、電流電圧変換回
路１２のトランジスタ１４のベースにはダイオー
ド１６が挿入されていることにより、トランジス
タ１４とダイオード１６とも対応しており、整流
出力は温度特性の影響を受けないものである。
また、従来の回路ではダイオードの降下電圧が
その整流出力に影響していたため、低電圧駆動の
回路では十分な電圧値を持つ整流出力を得ること
ができなかつたが、この発明の整流回路では出力
電流I0は第１及び第２の電流取出回路８，１０に
より決り、抵抗１８の値には影響されないので、
抵抗１８の値を大きく設定することにより、大き
な整流出力を得ることができる。即ち、整流すべ
き交流入力が微小信号である場合にも、十分な整
流出力を得ることができる。
その整流出力に影響していたため、低電圧駆動の
回路では十分な電圧値を持つ整流出力を得ること
ができなかつたが、この発明の整流回路では出力
電流I0は第１及び第２の電流取出回路８，１０に
より決り、抵抗１８の値には影響されないので、
抵抗１８の値を大きく設定することにより、大き
な整流出力を得ることができる。即ち、整流すべ
き交流入力が微小信号である場合にも、十分な整
流出力を得ることができる。
以上説明したように、この発明によれば、低電
圧駆動に適するとともに、微弱交流信号の整流が
でき、しかも温度特性の影響を回避することがで
きる。
圧駆動に適するとともに、微弱交流信号の整流が
でき、しかも温度特性の影響を回避することがで
きる。
第１図はこの発明の整流回路の実施例を示す回
路図、第２図はこの発明の整流回路の具体的な回
路構成を示す図、第３図は第２図に示した整流回
路の動作波形を示す説明図である。 ４……差動増幅器（差動回路）、８……第１の
電流取出回路、１０……第２の電流取出回路、１
２……電流電圧変換回路、１３……定電流回路、
２６……第１のトランジスタ、２８……第２のト
ランジスタ。
路図、第２図はこの発明の整流回路の具体的な回
路構成を示す図、第３図は第２図に示した整流回
路の動作波形を示す説明図である。 ４……差動増幅器（差動回路）、８……第１の
電流取出回路、１０……第２の電流取出回路、１
２……電流電圧変換回路、１３……定電流回路、
２６……第１のトランジスタ、２８……第２のト
ランジスタ。
Claims (1)
- 【特許請求の範囲】 １ エミツタが共通に接続されて入力交流電圧の
正振幅側で導通する第１のトランジスタと、前記
入力交流電圧の負振幅側で導通する第２のトラン
ジスタとからなる差動回路と、 この差動回路の前記第１のトランジスタ及び前
記第２のトランジスタの各コレクタ側に個別に定
電流を流し込むとともに、各トランジスタのエミ
ツタ側から定電流を引き込む定電流回路と、 前記第１のトランジスタの導通に応じて前記入
力交流電圧の正振幅を表す正振幅電流を取り出す
第１の電流取出回路と、 前記第２のトランジスタの導通に応じて前記入
力交流電圧の負振幅を表す負振幅電流を取り出す
第２の電流取出回路と、 前記第１の電流取出回路から正振幅電流、前記
第２の電流取出回路から負振幅電流をベースで受
けるトランジスタを有し、そのエミツタ側に接続
されたコンデンサを通じて全波整流出力電圧を発
生する電流電圧変換回路とからなることを特徴と
する整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10803682A JPS58224569A (ja) | 1982-06-23 | 1982-06-23 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10803682A JPS58224569A (ja) | 1982-06-23 | 1982-06-23 | 整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58224569A JPS58224569A (ja) | 1983-12-26 |
| JPH0159836B2 true JPH0159836B2 (ja) | 1989-12-19 |
Family
ID=14474318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10803682A Granted JPS58224569A (ja) | 1982-06-23 | 1982-06-23 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58224569A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS579266A (en) * | 1980-06-16 | 1982-01-18 | Mitsubishi Electric Corp | Full-wave rectifying circuit |
-
1982
- 1982-06-23 JP JP10803682A patent/JPS58224569A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS579266A (en) * | 1980-06-16 | 1982-01-18 | Mitsubishi Electric Corp | Full-wave rectifying circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58224569A (ja) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602322A (en) | Transistor rectifier | |
| US4574202A (en) | Rectifier circuit with attack time variable in response to an input signal level | |
| EP0028454B1 (en) | Full wave rectifier | |
| US4685048A (en) | AC-DC transformation circuit | |
| JPH0159836B2 (ja) | ||
| JPS57160206A (en) | Fine current source circuit | |
| JPH0622304B2 (ja) | 対数ｉｆ増幅回路 | |
| JPS6133483B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JP3288755B2 (ja) | 整流回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH0210905B2 (ja) | ||
| JP2910207B2 (ja) | 電源装置 | |
| JPH041524B2 (ja) | ||
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPH0226238Y2 (ja) | ||
| JPH0216042B2 (ja) | ||
| JPS6314517Y2 (ja) | ||
| JPS6150406B2 (ja) | ||
| JPH0226405B2 (ja) | ||
| JPH026246B2 (ja) | ||
| JPS58121814A (ja) | 振幅制限回路 | |
| JPH0226239Y2 (ja) | ||
| JPS594330Y2 (ja) | 基準電圧回路 | |
| JPS61269076A (ja) | 整流回路 |