JPH0155472B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、オートリズム等の自動演奏のテン
ポを鍵盤演奏のテンポに追従して制御するように
したテンポ制御装置に関し、押すべき鍵の数に応
じてテンポ修正度を異にしてテンポ制御を行なう
ことにより鍵盤演奏を容易にしたものである。

従来、メモリから読出した符長データの示す押
鍵すべきタイミングに対して鍵盤での押鍵タイミ
ングがどの位ずれているか検知し、そのずれ分に
応じて自動演奏のテンポを制御するようにしたテ
ンポ制御装置が知られている。

しかしながら、この種のテンポ制御装置は押す
べき鍵が１個の場合を対象にしたもので、同時に
押すべき鍵が複数ある場合にはそのまま適用する
ことができない。実際に、音楽演奏にあつては、
一声部演奏と二声部演奏とが交互に行なわれた
り、和音演奏時のように三声部演奏又は四声部演
奏が行なわれたりすることがあり、このような場
合に対処するには、上記した従来装置では不十分
であつた。

すなわち、上記のような従来装置を複数押鍵の
場合にも単純に応用するとすれば、ある楽曲の演
奏進行中に単数押鍵の個所と複数押鍵の個所とで
ほぼ同一のタイミングずれ分に対して同程度のテ
ンポ修正が行なわれるようになる。このようなテ
ンポ制御方式によると、演奏行進中に単数押鍵に
比べて鍵操作が困難な複数押鍵の個所にさしかか
るたびにテンポの遅れが顕著となり、その後に続
く単数押鍵の個所では比較的速いテンポでの演奏
練習にスムーズに移れないという問題点がある。

この発明の目的は、単数押鍵個所及び複数押鍵
個所を含むような楽曲の演奏練習をスムーズに行
なえるようにすることにある。

この発明は、テンポクロツク信号を発生する手
段と、前記テンポクロツク信号に基づいてその周
波数に対応したテンポで自動演奏を行なう自動演
奏手段とをそなえた自動演奏装置において、 (a) 所望の楽曲の演奏進行に従つて各演奏タイミ
ング毎に１又は複数の音高データとこの音高デ
ータに関する符長データとを記憶した記憶装置
と、 (b) 押鍵操作に応じて押された鍵と音高及び数に
おいて対応する押鍵データを発生する鍵盤手段
と、 (c) 前記記憶手段から音高データ及び符長データ
を読出す読出手段であつて、ある演奏タイミン
グに対応する音高データ及び符長データを読出
すたびに該音高データと前記鍵盤手段からの押
鍵データとが音高において一致するか判定し、
その一致を条件にして次の演奏タイミングに対
応する音高データ及び符長データを読出すもの
と、 (d) 前記記憶装置から音高データが読出されるた
びに該音高データに基づいて押すべき鍵の数を
検知してその数に対応した鍵数信号を送出する
鍵数検知手段と、 (e) 前記記憶装置から符長データが読出されるた
びに該符長データの示す押鍵すべきタイミング
に対する前記鍵盤手段からの押鍵データの示す
押鍵タイミングのずれ分を検知してそのずれ分
に対応したずれ分データを送出するずれ分検知
手段と、 (f) 前記鍵数検知手段からの鍵数信号に基づいて
前記ずれ分検知手段からのずれ分データを所定
のテンポ変更量を示すテンポ制御データに変換
する変換手段であつて、該所定のテンポ変更量
は、同一のずれ分に対して押すべき鍵が単数の
ときのテンポ変更量より押すべき鍵が複数のと
きのテンポ変更量の方が少なくなるように予め
定められているものと、 (g) 前記変換手段からのテンポ制御データの示す
テンポ変更量に対応して前記テンポクロツク信
号の周波数を変更制御する制御手段と を設けてテンポ制御装置を構成したものである。

このような構成において、前記変換手段では、
押すべき鍵が複数のときのテンポ変更量を予めゼ
ロとなるように定めておいてもよい。また、前記
読出手段では、判定に係る音高データ及び押鍵デ
ータが音高のみならず数においても一致するか判
定するようにしてもよい。

この発明の構成によれば、ある楽曲の演奏進行
中に複数押鍵の個所にさしかかると、単数押鍵の
場合と同一のタイミングずれ分に対して少ないテ
ンポ変更量に対応して自動演奏のテンポが制御さ
れるようになり、予めテンポ変更量をゼロとして
おけばテンポ変更は行なわれない。従つて、鍵操
作が困難な複数押鍵の個所において、テンポの遅
れは少ないか又は皆無となり、その後に続く単数
押鍵の個所では比較的速いテンポでの演奏練習に
スムーズに移ることができる。

以下、添付図面に示す実施例についてこの発明
を詳述する。

第１図は、この発明の一実施例による電子楽器
を示すものである。

楽譜シート１０は、表面に所定の楽曲が音楽記
号法にしたがつて記載されているもので、表面下
端近傍には磁気テープ等の記録媒体１０ａが貼付
されている。記録媒体１０ａには、シート表面の
楽曲のための楽譜データが記録されており、この
楽譜データには一例として音高データ、符長デー
タ及びテンポデータが含まれる。

データ読取装置１２は、楽譜シート１０の記録
媒体１０ａから楽譜データを読取るもので、読取
データのうち音高・符長データMDはRAM（ラン
ダム・アクセス・メモリ）からなるデータメモリ
１４に書込まれる。このときのデータ書込みは、
データ読取装置１２からの書込制御信号WCに応
答する読出・書込制御回路１６によつて制御され
る。

また、データ読取装置１２による読取データの
うちテンポデータTMPはテンポ制御回路１８に
供給され、同回路１８内のテンポデータレジスタ
に初期セツトされる。この初期セツトに応じてテ
ンプ制御回路１８内の可変テンポ発振器がテンポ
クロツク信号を発生するが、これについては後述
する。

ところで、データメモリ１４に書込まれた音
高・符長データMDのフオーマツトは第２図に示
すように発音すべき音符に対応する音高データ及
び符長データが発音順（読出順）N₁，N₂，N₃，
N₄…に従つて順次に配置され、各データはデー
タビツトDBとマークビツト（下位数ビツト）
MBとからなつている。ここで、各音高データは
データビツトDBが音高に対応したキーコード
KCを表わすと共にマークビツトMBが発音チヤ
ンネルに対応したチヤンネルナンバCH１，CH
２，CH３…のいずれかを表わすようになつてい
る。また、各符長データはデータビツトDBが音
符長LNGを表わすと共にマークビツトMBが符
長マークLMを表わすようになつている。なお、
第２図において、１つの発音順位（例えばN₁，
N₃等）に複数のキーコードKCが属しているの
は、同時に押鍵又は発音されるべき音が複数ある
ことを意味する。

いま、スタート・ストツプスイツチ（図示せ
ず）をスタート位置にセツトするものとすると、
読出・書込制御回路１６はデータメモリ１４から
発音順位N₁の音高・符長データを順次に読出す
べく動作する。メモリ１４から読出される各デー
タのうち、データビツトDBの信号は発音チヤン
ネル数に対応する複数のチヤンネルを有するレジ
スタ２０に供給され、マークビツトMBの信号は
マーク検出回路２２に供給される。

マーク検出回路２２はマークビツトMBの信号
内容に応じてチヤンネル検出信号CK₁〜CK_o（ｎ
は発音チヤンネル数に対応する整数）のいずれか
又は符長マーク検出信号LMKを発生するもので、
発音順位N₁のデータについてはチヤンネル検出
信号CK₁，CK₂，CK₃を順次に発生した後符長マ
ーク検出信号LMKを発生する。

チヤンネル検出信号CK₁〜CK₃は取込・出力制
御回路２４に供給される。取込・出力制御回路２
４は高速クロツク信号を計数するチヤンネルカウ
ンタ２６の出力に応答するもので、チヤンネル検
出信号CK₁〜CK₃を受信すると、レジスタ２０内
のチヤンネルナンバCH１〜CH３に対応した記
憶チヤンネルに発音順位N₁の３つのキーコード
データKCを順位に取込むのを可能にする。

チヤンネル検出信号CK₁〜CK₃はまたORゲー
ト２８を介して、カウンタ等を含む鍵数検知回路
３０に供給される。鍵数検知回路３０は押すべき
鍵の数（読出されるキーコードデータの数に対
応）を検知するもので、チヤンネル検出信号CK₁
〜CK₃に応じて鍵数信号KN＝“１”を発生する。
このときの鍵数信号KN＝“１”は押すべき鍵が
複数あることを意味し、押すべき鍵の数が単数で
あれば信号KNは“０”となる。鍵数信号KNは
テンポ制御回路１８に供給される。

発音順位N₁の符長データの読出しに応じて発
生される符長マーク検出信号LMKはラツチ回路
３２にロード信号LDとして供給され、これに応
じてラツチ回路３２は発音順位N₁の音符長デー
タLNGをラツチする。また、符長マーク検出信
号LMKは読出・書込制御回路１６に供給され、
これに応じて同回路１６はメモリ１４からのデー
タ読出しを一時的に停止する。

ここで、第３図を参照するに、ダウンカウンタ
３４は、前述のスタート・ストツプスイツチのス
タート位置へのセツトに応じて初期セツトされる
ので、カウンタ３４の出力を受信するORゲート
３６の出力信号は“１”となり、この出力信号
“１”に応じてANDゲート３８が導通する。前述
したように、データ読取装置１２からのテンポデ
ータレジスタ４０に初期セツトされるので、レジ
スタ４０のテンポデータは分周比メモリ４２によ
つて分周比データに変換されて可変テンポ発振器
４４に供給され、可変テンポ発振器４４はテンポ
データTMPの示す基準テンポに対応した周波数
でテンポクロツク信号TCLを発生している。こ
のテンポクロツク信号TCLはORゲート３６の出
力信号“１”によつて導通したANDゲート３８
を介してカウンタ３４に供給されるので、カウン
タ３４はテンポクロツク信号HCLを計数する。

また、可変テンポ発振器４４からのテンポクロ
ツク信号TCLは、ORゲート３６の出力信号
“１”によつて導通したANDゲート４６を介して
第１図のリズムパターン発生回路４８に供給され
る。

このとき、リズム選択スイツチ（図示せず）を
オンしてあると、リズムパターン発生回路４８は
選択されたリズムに対応するリズムパターンデー
タをテンポクロツク信号TCLに応じてメモリか
ら読出すことによりリズムパルス信号を発生す
る。そして、リズムパターン発生回路４８からの
リズムパルス信号はリズム音源回路５０に供給さ
れ、各種のリズム音源を駆動する。このため、リ
ズム音源回路５０からは選択されたリズムに対応
してリズム音信号が発生され、このリズム音信号
は出力アンプ５２を介してスピーカ５４に供給さ
れる。従つて、スピーカ５４からは、前述のスタ
ート・ストツプスイツチのスタート位置へのセツ
トとほぼ同時にオートリズム音がテンポデータ
TMPの示す基準テンポに対応したテンポで奏出
される。

メモリ１４から読出された発音順位N₁の３つ
のキーコードデータKCは、前述したようにレジ
スタ２０に取込まれるばかりでなく、デコーダ５
６でデコードされてレジスタ５８にも取込まれ
る。すなわち、レジスタ５８は鍵盤６０の鍵数に
対応した多数の記憶部を有するもので、ORゲー
ト２８からチヤンネル検出信号CK₁〜CK₃をロー
ド信号LDとして順次に受信すると、発音順位N₁
の３つのキーコードデータKCの示す３鍵に対応
する記憶部にそれぞれ信号“１”がストアされ
る。なお、レジスタ５８は記憶データを保持した
まま到来データを記憶するようになつている。

レジスタ５８からの３鍵分の信号“１”は鍵表
示回路６２に供給され、これに応じて鍵表示回路
６２は鍵盤６０の多数の鍵にそれぞれ対応して配
置された多数の表示ランプ６４のうちレジスタ５
８の出力によつて指定される３鍵に対応した表示
ランプを点灯制御し、それによつて最初に押すべ
き３つの鍵を指示させる。

この後、演奏者は、前述したオートリズムに合
わせて、しかも必要ならば上記鍵表示を参照して
押鍵操作を開始することができる。

いま、鍵盤６０において、点灯した表示ランプ
に対応した３つの鍵を同時に押したものとする
と、鍵盤６０の多数の鍵にそれぞれ連動した鍵ス
イツチ回路６６が押された鍵を示す押鍵データを
発生し、押鍵検出割当回路６８に供給する。

押鍵検出割当回路６８は、スイツチ回路６６か
らの出力データに基づいて押鍵のたびにキーオン
信号NKOを発生すると共に離鍵のたびにキーオ
フ信号NKFを発生するようになつており、押鍵
データについてはこれをキーコードデータに変換
して楽音形成回路７０及びデコーダ７２に供給
し、特に楽音形成回路７０に供給されるキーコー
ドデータについては発音チヤンネルを指定するよ
うになつている。

このため、鍵スイツチ回路６６が最初の３鍵分
の押鍵データを発生すると、楽音形成回路７０に
は該押鍵データに対応する３鍵分のキーコードデ
ータが発音チヤンネルを指定された形で供給さ
れ、これに応じて楽音形成回路７０は押された３
鍵に対応する楽音信号を指定の３つの発音チヤン
ネルでそれぞれ形成する。形成された３鍵分の楽
音信号は出力アンプ５２を介してスピーカ５４に
供給されるので、スピーカ５４からは最初の押鍵
とほぼ同時に最初の３つの楽音が発生される。

一方、デコーダ７２に供給された３鍵分のキー
コードデータはデコードされてレジスタ７４に取
込まれる。すなわち、レジスタ７４は鍵盤６０の
多数の鍵に対応した多数の記憶部を有するもの
で、押鍵検出割当回路６８から最初の押鍵に対応
したキーオン信号NKOを受信すると、最初に押
された３鍵に対応する記憶部に信号“１”がスト
アされる。なお、レジスタ７４はキーオン信号
NKOで既記憶データを保持したまま新たなデー
タを記憶すると共にキーオフ信号NKFに応じて
離鍵に係る記憶データをクリアするようになつて
いる。

レジスタ７４の出力データはレジスタ５８の出
力データと共に比較回路７６に供給され、鍵盤６
０の全鍵についてオン・オフ状態が一致している
か（正押鍵がなされているか）判定される。前述
した押鍵例では正押鍵がなされたもので、比較回
路７６は一致信号EQを発生する。

一致信号EQは微分回路７８で立上り微分され、
一致パルス信号EQ₁に変換される。この一致パル
ス信号EQ₁は取込・出力制御回路２４に出力指令
信号として供給されると共に取込制御回路８０に
取込指令信号として供給されるので、レジスタ２
０からこれと同様な構成のレジスタ８２にはチヤ
ンネルカウンタ２６の出力に応じて高速で３つの
キーコードデータが転送され、これらのキーコー
ドデータはレジスタ８２内のチヤンネルナンバ
CH１〜CH３に対応した３つの記憶チヤンネル
にロードされる。このとき、一致パルス信号EQ₁
はレジスタ２０の各記憶チヤンネルをクリアす
る。

レジスタ８２にロードされた３つのキーコード
データは楽音形成回路８４に供給され、これに応
じて楽音形成回路８４は３つの楽音信号をレジス
タ８２の３つの記憶チヤンネルに対応する発音チ
ヤンネルでそれぞれ形成する。形成された３つの
楽音信号は出力アンプ５２を介してスピーカ５４
に供給されるので、スピーカ５４からは、前述し
た押鍵データに基づく３音とほぼ同時に読出デー
タに基づく３音が発生される。

一致パルス信号EQ₁はまた、鍵数検知回路３０
をリセツトさせると共にレジスタ５８をリセツト
させる。

一致パルス信号EQ₁はＤ−フリツプフロツプ８
６で若干遅延され、一致パルス信号EQ₂として送
出される。前述したチヤンネルカウンタ２６の動
作は一致パルス信号EQ₁が発生された後一致パル
ス信号EQ₂が発生されるより前にレジスタ２０か
らレジスタ８２へのデータ転送が完了する程度に
高速である。

一致パルス信号EQ₂は読出・書込制御回路１６
に読出指令信号として供給されるので、同回路１
６はメモリ１４から発音順位N₂の音高・符長デ
ータを読出すべく動作する。メモリ１４からの読
出データのうち、キーコードデータKCは前回同
様にして、チヤンネル検出信号CK₂に応じてレジ
スタ２０のチヤンネルナンバCH₂の記憶チヤンネ
ルに取込まれ、音符長データLNGは符長マーク
検出信号LMKに応じてラツチ回路３２にロード
される。また、ラツチ回路３２にラツチされてい
た最初の音符長データLNGは符長マーク検出信
号LMKをプリセツト信号PSとして受信するカウ
ンタ３４（第３図）にプリセツトされる。鍵数検
知回路３０はORゲート２８からのチヤンネル検
出信号CK₂に応じて鍵数信号KN＝“０”を発生
する。デコーダ５６は発音順位N₂のキーコード
データKCをデコードしてレジスタ５８に供給し、
レジスタ５８はチヤンネル検出信号CK₂に応じて
デコーダ５６の出力を取込む。このため、２番目
に押すべき鍵の表示が可能になる。なお、上記し
たようなデータ読出動作は、この後も押鍵のたび
に同様にくりかえされる。

カウンタ３４は、上記符長データのプリセツト
の後テンポクロツク信号TCLを計数し、その計
数値は０に向けて徐々に減少していく。カウンタ
３４の計数値が０になるタイミングが２番目の押
鍵をなすべきタイミングに対応する。

カウンタ３４の出力はリミツタ８８を介してテ
ンポ修正データメモリ９０に供給されるようにな
つている。リミツタ８８はカウンタ３４の出力の
上限値を定めるために設けられたものである。メ
モリ９０はカウンタ３４からリミツタ８８を介し
て供給されるずれ分データをテンポ修正データに
変換するためのもので、押鍵タイミングの押鍵す
べきタイミングからのずれ分に応じて第４図の第
１象限に示すようなテンポ修正度を示すテンポ修
正データが記憶されている。

すなわち、メモリ９０は鍵数信号KNが“０”
のとき（押すべき鍵の数が単数のとき）第４図
A₁に示すようなテンポ修正度を示すテンポ修正
データを発生し、鍵数信号KNが“１”のとき
（押すべき鍵の数が複数のとき）追従選択スイツ
チ９２が接点ａにセツトされていれば第４図B₁
に示すようなテンポ修正度を示すテンポ修正デー
タを、スイツチ９２が接点ｂにセツトされていれ
ば第４図Ｃに示すように修正度ゼロを示すテンポ
修正データをそれぞれ発生するようになつてい
る。そして、メモリ９０からのテンポ修正データ
はセレクタ９４に入力Ａとして供給される。な
お、第４図においては、A₁とB₁を対比すれば明
らかなように複数押鍵の場合のテンポ修正度が単
数押鍵の場合のそれより小さくなつている。これ
は複数押鍵の場合の方が鍵操作の困難度が高いこ
とを考慮したものである。

いま、２番目の押鍵が押鍵すべきタイミング
（カウンタ３４の計数値が０になるタイミング）
より前になされたものとしてテンポ制御動作を述
べる。比較回路７６は２番目の押鍵が正押鍵であ
ることを検知して一致信号EQを発生し、この一
致信号EQは前述したように一致パルス信号EQ₁
及びEQ₂に変換される。

このときの一致パルス信号EQ₂は前述したよう
にメモリ１４から発音順位N₃の音高・符長デー
タを読出すのを可能にする。また、鍵数検知回路
３０は一致パルス信号EQ₁によるリセツトの後の
ORゲート２８からのチヤンネル検出信号CK₁及
びCK₂に応じて鍵数信号KN＝“１”を第３図の
メモリ９０に供給する。

一致パルス信号Q₂はORゲート３６の出力信号
“１”によつて導通したANDゲート９６を介して
セレクタ９４に選択信号SAとして供給されるの
で、セレクタ９４は入力Ａを選択し、加算回路９
８に供給する。このとき、入力Ａとしてはメモリ
９０から２番目の押鍵時のカウンタ３４の計数値
に対応したテンポ修正度を示すテンポ修正データ
が供給され、このテンポ修正データは鍵数信号
KNが“１”なので追従選択スイツチ９２が接点
ａにセツトされていれば第４図の線B₁上の特定
の修正度を示し、スイツチ９２が接点ｂにセツト
されていれば修正度ゼロを示す。

加算回路９８はセレクタ９４から供給されるテ
ンポ修正データとレジスタ４０からのテンポデー
タとを加算する。そして、レジスタ４０には加算
回路９８からの加算データが一致パルス信号EQ₂
に応じてロードされる。

このときにレジスタ４０にロードされたデータ
はスイツチ９２が接点ｂにセツトされていた場合
には前回と同じものであり、以下に述べるような
テンポ修正動作は行なわれない。しかし、スイツ
チ９２が接点ａにセツトされていた場合にはレジ
スタ４０のデータは前回よりテンポ修正度分だけ
大きな値を示すものであり、分周比メモリ４２に
よつて前回より小さな値の分周比データに変換さ
れて可変テンポ発振器４４に供給される。このた
め、可変テンポ発振器４４から発生されるテンポ
クロツク信号TCLの周波数はテンポ修正度に対
応して上昇し、この周波数上昇分に対応してオー
トリズムのテンポが速くなる。

上記したのは、２番目の押鍵タイミングが最初
の符長データの示す押鍵すべきタイミングより早
かつた早押鍵の場合のテンポ制御動作であるが、
２番目の押鍵タイミングが最初の符長データの示
す押鍵すべきタイミングより遅い遅押鍵の場合の
テンポ制御動作は次のようになる。すなわち、カ
ウンタ３４の計数値が０になると、ORゲート３
６の出力信号が“０”になり、この出力信号
“０”に応じてANDゲート３８が非導通になる。
このため、ANDゲート３８からカウンタ３４へ
のテンポクロツク信号TCLの供給は禁止される。
また、ORゲート３６の出力信号“０”はANDゲ
ート４６を非導通にするので、ANDゲート４６
からリズムパターン発生回路４８へのテンポクロ
ツク信号TCLの供給が禁止され、この結果とし
てオートリズムは一時的に停止される。

一方、ORゲート３６の出力信号“０”はアツ
プカウンタ１００をリセツト解除する。カウンタ
１００はリセツト解除の後ANDゲート１０２か
らのテンポクロツク信号TCLを計数し、その計
数値は徐々に増大していく。しかし、カウンタ１
００の計数値は所定の上限値を越えないようにな
つている。すなわち、上限検知回路１０４はカウ
ンタ１００の出力の値が上限値に達したとき出力
信号“１”を発生する。この出力信号“１”はイ
ンバータ１０６を介してANDゲート１０２に供
給され、同ゲート１０２を非導通にする。このた
め、ANDゲート１０２からカウンタ１００への
テンポクロツク信号TCLの供給が禁止され、カ
ウンタ１００の計数値は上限値をこえることがな
い。

テンポ修正データメモリ１０８はカウンタ１０
０からのずれ分データをテンポ修正データに変換
するために設けられたもので、押鍵タイミングの
押鍵すべきタイミングからのずれ分に応じて第４
図の第３象限に示すようなテンポ修正度を示すテ
ンポ修正データが記憶されている。

すなわち、メモリ１０８は鍵数信号KNが
“０”のとき（押すべき鍵の数が単数のとき）第
４図A₂に示すようなテンポ修正度を示すテンポ
修正データを発生し、鍵数信号KNが“１”のと
き（押すべき鍵の数が複数のとき）追従選択スイ
ツチ９２が接点ａにセツトされていれば第４図
B₂に示すようなテンポ修正度を示すテンポ修正
データを、スイツチ９２が接点ｂにセツトされて
いれば第４図Ｃに示すように修正度ゼロを示すテ
ンポ修正データをそれぞれ発生するようになつて
いる。そして、メモリ１０８からのテンポ修正デ
ータはセレクタ９４に入力Ｂとして供給される。
なお、第４図においては、A₁とA₂、又はB₁とB₂
を対比すれば明らかなように遅押鍵の場合のテン
ポ修正度は早押鍵の場合のそれより小さくなつて
いる。これは、ミスタツチ等によるテンポ下降を
すみやかに元に戻すのを可能にするためである。
また、前述したA₁とB₁との関係と同様に複数押
鍵の場合のテンポ修正度（B₂）は単数押鍵のそ
れ（A₂）より小さくなつている。

いま、カウンタ１００の計数値増加中に２番目
の押鍵がなされたものとすると、前述の早押鍵の
場合と同様に一致パルス信号EQ₁及びEQ₂が発生
され、鍵数信号KN＝“１”が発生される。

一致パルス信号EQ₂は、ORゲート３６の出力
信号“０”をインバータ１１０で反転した信号に
よつて導通したANDゲート１１２を介してセレ
クタ９４に選択信号SBとして供給されるので、
セレクタ９４は入力Ｂを選択し、加算回路９８に
供給する。このとき、入力Ｂとしてはメモリ１０
８から２番目の押鍵時のカウンタ１００の計数値
に対応したテンポ修正度を示すテンポ修正データ
が供給され、このテンポ修正データは鍵数信号
KNが“１”なので追従選択スイツチ９２が接点
ａにセツトされていれば第４図の線B₂上の特定
の修正度を示し、スイツチ９２が接点ｂにセツト
されていれば修正度ゼロを示す。

加算回路９８はセレクタ９４から供給されるテ
ンポ修正データとレジスタ４０からのテンポデー
タとを加算する。この場合の加算はテンポ修正度
がマイナス符号を有するので、実質的な減算とな
る。レジスタ４０には加算回路９８からの加算デ
ータが一致パルス信号EQ₂に応じてロードされ
る。

このときにレジスタ４０にロードされたデータ
はスイツチ９２が接点ｂにセツトされていた場合
には前回と同じものであり、以下に述べるような
テンポ修正動作は行なわれない。しかし、スイツ
チ９２が接点ａにセツトされていた場合にはレジ
スタ４０のデータは前回よりテンポ修正分だけ小
さな値を示すものであり、分周比メモリ４２によ
つて前回より大きな値の分周比データに変換され
て可変テンポ発振器４４に供給される。このた
め、可変テンポ発振器４４から発生されるテンポ
クロツク信号TCLの周波数はテンポ修正度に対
応して低下する。

一致パルス信号EQ₂はメモリ１４から発音順位
N₃の音高・符長データを読出すのを可能にする
ので、このデータ読出しに伴つて発生される符長
マーク検出信号LMKに応じてカウンタ３４には
３番目の符長データLNGがプリセツトされる。
このため、ORゲート３６の出力信号は“１”と
なり、これに応じてカウンタ３４はテンポクロツ
ク信号の計数を開始し、カウンタ１００はリセツ
ト状態となる。また、ORゲート３６の出力信号
“１”はANDゲート４６を導通させるので、
ANDゲート４６からリズムパターン発生回路４
８にはテンポクロツク信号TCLが供給される。
このため、オートリズムはテンポクロツク信号の
周波数低下分に対応して遅くなつたテンポで再開
されるようになる。

２番目の押鍵に関して上述したようなテンポ制
御動作は３番目以降の各押鍵についても同様にし
て行なわれる。

以上のように、この発明によれば、記憶装置か
ら読出される音高データに基づいて押すべき鍵の
数を検知すると共に押すべき鍵の数が単数のとき
より複数のときの方が少ないテンポ変更量となる
ように自動演奏のテンポを制御するようにしたの
で、押すべき鍵の数に応じて最適のテンポ制御を
行なうことができ、特に演奏進行に伴い難度の高
い複数押鍵から難度の低い単数押鍵に移行する際
にはテンプ遅れなしか又は少ないテンポ遅れで演
奏練習を続行することができる。従つて、単数押
鍵個所及び複数押鍵個所を含むような楽曲の演奏
練習をスムーズに行なえる効果が得られるもので
ある。

【図面の簡単な説明】

第１図は、この発明の一実施例による電子楽器
のブロツク図、第２図は、音高・符長データのフ
オーマツトを示す図、第３図は、テンポ制御回路
の回路図、第４図は、押鍵タイミングずれとテン
ポ修正度との関係を示すグラフである。 １４…データメモリ、１８…テンポ制御回路、
３０…鍵数検知回路、３４…ダウンカウンタ、４
０…テンポデータレジスタ、４２…分周比メモ
リ、４４…可変テンポ発振器、７６…正押鍵検知
用比較回路、９０，１０８…テンポ修正データメ
モリ、９４…セレクタ、９８…加算回路、１００
…アツプカウンタ。

Claims (1)

1. 【特許請求の範囲】 １ テンポクロツク信号を発生する手段と、前記
   テンポクロツク信号に基づいてその周波数に対応
   したテンポで自動演奏を行なう自動演奏手段とを
   そなえた自動演奏装置において、 (a) 所望の楽曲の演奏進行に従つて各演奏タイミ
   ング毎に１又は複数の音高データとこの音高デ
   ータに関する符長データとを記憶した記憶装置
   と、 (b) 押鍵操作に応じて押された鍵と音高及び数に
   おいて対応する押鍵データを発生する鍵盤手段
   と、 (c) 前記記憶手段から音高データ及び符長データ
   を読出す読出手段であつて、ある演奏タイミン
   グに対応する音高データ及び符長データを読出
   すたびに該音高データと前記鍵盤手段からの押
   鍵データとが音高において一致するか判定し、
   その一致を条件にして次の演奏タイミングに対
   応する音高データ及び符長データを読出すもの
   と、 (d) 前記記憶装置から音高データが読出されるた
   びに該音高データに基づいて押すべき鍵の数を
   検知してその数に対応した鍵数信号を送出する
   鍵数検知手段と、 (e) 前記記憶装置から符長データが読出されるた
   びに該符長データの示す押鍵すべきタイミング
   に対する前記鍵盤手段からの押鍵データの示す
   押鍵タイミングのずれ分を検知してそのずれ分
   に対応したずれ分データを送出するずれ分検知
   手段と、 (f) 前記鍵数検知手段からの鍵数信号に基づいて
   前記ずれ分検知手段からのずれ分データを所定
   のテンポ変更量を示すテンポ制御データに変換
   する変換手段であつて、該所定のテンポ変更量
   は、同一のずれ分に対して押すべき鍵が単数の
   ときのテンポ変更量より押すべき鍵が複数のと
   きのテンポ変更量の方が少なくなるように予め
   定められているものと、 (g) 前記変換手段からのテンポ制御データの示す
   テンポ変更量に対応して前記テンポクロツク信
   号の周波数を変更制御する制御手段と を設けたことを特徴とするテンポ制御装置。 ２ 前記変換手段では、前記押すべき鍵が複数の
   ときのテンポ変更量がゼロとなるように予め定め
   られていることを特徴とする特許請求の範囲第１
   項に記載のテンポ制御装置。 ３ 前記読出手段では、判定に係る音高データ及
   び押鍵データが音高のみならず数においても一致
   するか判定するようになつていることを特徴とす
   る特許請求の範囲第１項に記載のテンポ制御装
   置。